JPH0246248U - - Google Patents
Info
- Publication number
- JPH0246248U JPH0246248U JP12403888U JP12403888U JPH0246248U JP H0246248 U JPH0246248 U JP H0246248U JP 12403888 U JP12403888 U JP 12403888U JP 12403888 U JP12403888 U JP 12403888U JP H0246248 U JPH0246248 U JP H0246248U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- boards
- board
- stored contents
- assigned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 claims description 2
- 230000005856 abnormality Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 claims 1
- 230000006870 function Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Description
第1図及び第2図は本考案のI/Oボードのボ
ード情報割付検査装置の1実施例のブロツク図及
び動作説明用フローチヤート、第3図は従来例の
動作説明用フローチヤートである。 1…I/Oボード、2…CPU、4…第1のメ
モリ、5…第2のメモリ、6…比較手段。
ード情報割付検査装置の1実施例のブロツク図及
び動作説明用フローチヤート、第3図は従来例の
動作説明用フローチヤートである。 1…I/Oボード、2…CPU、4…第1のメ
モリ、5…第2のメモリ、6…比較手段。
Claims (1)
- 【実用新案登録請求の範囲】 信号入出力用の複数のI/Oボードと、 パワーオンリセツト、ハードウエアリセツトな
どの初期リセツト時に前記各I/Oボードの種類
、枚数、機能などのボード情報を前記各I/Oボ
ードに割り付ける中央処理部と、 前記初期リセツト時に前記各I/Oボードに割
り付けられたボード情報を記憶する第1のメモリ
と、 前記各I/Oボードに割り付けられたボード情
報を定期的に更新記憶する第2のメモリと、 前記第1のメモリの記憶内容と前記第2のメモ
リの更新された記憶内容とを比較し、前記両記憶
内容が一致しないときに異常検知信号を出力する
比較手段と を備えたI/Oボードのボード情報割付検査装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12403888U JPH0246248U (ja) | 1988-09-22 | 1988-09-22 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12403888U JPH0246248U (ja) | 1988-09-22 | 1988-09-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0246248U true JPH0246248U (ja) | 1990-03-29 |
Family
ID=31373426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12403888U Pending JPH0246248U (ja) | 1988-09-22 | 1988-09-22 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0246248U (ja) |
-
1988
- 1988-09-22 JP JP12403888U patent/JPH0246248U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920004996A (ko) | 전자기기장치 | |
KR840006880A (ko) | 전원 시스템(System) | |
EP0061324A3 (en) | Computer memory management | |
KR880003252A (ko) | 마이크로 프로세서 | |
JPH0246248U (ja) | ||
JPH01173854U (ja) | ||
JPS6466721A (en) | Resetting circuit | |
JPS6426935A (en) | Data processor | |
JPH0214152U (ja) | ||
JPS5786970A (en) | Doubled computer system | |
JPS6470848A (en) | Picture display control system | |
JPS60126829U (ja) | マイクロコンピユ−タのリセツト回路 | |
KR910021042A (ko) | 타이머 시스템 | |
JPH02123637U (ja) | ||
JPS57150038A (en) | Address designating circuit | |
JPS61269545A (ja) | 計算機システム | |
JPH0447855B2 (ja) | ||
KR910020588A (ko) | 영상과 그래픽 중첩회로 | |
KR920003184A (ko) | 멀티미디어 지식정보처리용 컴퓨터구조 | |
JPH0433145U (ja) | ||
JPS63126947U (ja) | ||
JPS6439536U (ja) | ||
JPH0325942U (ja) | ||
JPS55162159A (en) | Information processor | |
JPS63163541U (ja) |