JPH0246112Y2 - - Google Patents
Info
- Publication number
- JPH0246112Y2 JPH0246112Y2 JP1983107757U JP10775783U JPH0246112Y2 JP H0246112 Y2 JPH0246112 Y2 JP H0246112Y2 JP 1983107757 U JP1983107757 U JP 1983107757U JP 10775783 U JP10775783 U JP 10775783U JP H0246112 Y2 JPH0246112 Y2 JP H0246112Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- level
- transistor
- circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000926 separation method Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- 238000005513 bias potential Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
本考案は、第一のパルスが第一のハイ(または
ロウ)レベルとなる期間中に、この第一のパルス
のパルス幅よりせまいパルス幅をもち前記第一の
ハイ(またはロウ)レベルより高い(または低
い)第二のハイ(またはロウ)レベルとなる第二
のパルスが重畳された合成パルスからもとの第一
と第二のパルスに分離する回路に関するものであ
る。[Detailed description of the invention] The invention provides a first high level pulse having a pulse width narrower than that of the first pulse during a period in which the first pulse is at the first high (or low) level. This relates to a circuit that separates a synthesized pulse into the original first and second pulses from which a second pulse with a second high (or low) level higher (or lower) than the second high (or low) level is superimposed. be.
特に欧州におけるテレビ受像機において第2図
aに示すようなブランキングパルスにゲートパル
スを重ね合わせたパルス(以後サンドキヤツスル
パルスと称す)を使用する場合、これを処理しブ
ランキングパルスとゲートパルスに分離する回路
が必要である。 In particular, when TV receivers in Europe use a pulse in which a gate pulse is superimposed on a blanking pulse (hereinafter referred to as a sandcast pulse) as shown in Figure 2a, this is processed and the blanking pulse and gate pulse are superimposed. A circuit is required to separate the pulses into pulses.
第1図にこのようなパルス分離回路の従来例を
示す。19はサンドキヤツスルパルス入力端子で
あり、これは差動回路より成る第一の比較回路を
構成するトランジスタ15のベースに接続される
と共に、差動回路より成る第二の比較回路を構成
するトランジスタ9のベースに接続される。トラ
ンジスタ15のコレクタは接地されエミツタは他
方のトランジスタ14のエミツタに接続されると
共に定電流用トランジスタ13のコレクタに接続
される。トランジスタ14のコレクタは抵抗17
を介して接地され、ベースには抵抗1,3,4,
5、ダイオード2から成るバイアス源の抵抗4と
5の接続点に得られる第1のバイアスが与えられ
る。トランジスタ13のエミツタは抵抗12を介
して電源18に接続され、ベースはバイアス源の
ダイオード2と抵抗3の接続点に接点される。抵
抗1と12、ダイオード2、トランジスタ7,1
3とから2つのカレントミラー回路が構成され
る。また抵抗6,11、トランジスタ7,8,9
から成る第二の比較回路はトランジスタ9と差動
回路をなすトランジスタ8のベースが第二のバイ
アス、抵抗3と4の接続点に接続されること以
外、第一の比較回路と同様の接続構成をなす。 FIG. 1 shows a conventional example of such a pulse separation circuit. Reference numeral 19 denotes a sandcast pulse input terminal, which is connected to the base of the transistor 15 constituting a first comparator circuit consisting of a differential circuit, and also constituting a second comparator circuit consisting of a differential circuit. Connected to the base of transistor 9. The collector of the transistor 15 is grounded, and the emitter is connected to the emitter of the other transistor 14 and to the collector of the constant current transistor 13. The collector of transistor 14 is resistor 17
is grounded through the base, and the base has resistors 1, 3, 4,
5. The first bias obtained is applied to the connection point between the resistors 4 and 5 of the bias source consisting of the diode 2. The emitter of the transistor 13 is connected to the power supply 18 via the resistor 12, and the base is connected to the connection point between the diode 2 of the bias source and the resistor 3. Resistors 1 and 12, diode 2, transistors 7 and 1
3 constitute two current mirror circuits. Also, resistors 6, 11, transistors 7, 8, 9
The second comparator circuit has the same connection configuration as the first comparator circuit, except that the base of transistor 8, which forms a differential circuit with transistor 9, is connected to the second bias and the connection point between resistors 3 and 4. to do.
次にこの分離回路の動作説明を行う。第一の比
較回路のスレツシヨルド、第一のバイアス電位は
第2図aのレベルAより低く設定され、第二の比
較回路のスレツシヨルド第二のバイアス電位は第
2図aのレベルAより高くレベルBより低く設定
されている。サンドキヤツスルパルスが入力され
てない場合、入力端子19は接地状態になつてお
り、トランジスタ9および15が導通し、定電流
用トランジスタ7および13からの電流はそれぞ
れトランジスタ9および15に流れる。したがつ
てブランキングパルス出力16およびゲートパル
ス出力10には何も出力されない。サンドキヤツ
スルパルスが入力された場合、第一の比較回路は
第一のバイアス電位をこえたレベルの期間t1のみ
反転し、トランジスタ14が導通し抵抗17に電
流が流れ、ブランキングパルス出力16として第
2図bに示すパルスが得られる。また第二の比較
回路は第二のバイアス電位をこえたレベル期間t2
のみ反転し、トランジスタ8が導通し抵抗11に
電流が流れ、ゲートパルス出力10として第2図
cに示すパルスが得られる。このようにしてサン
ドキヤツスルパルスから2つのパルスが分離され
る。 Next, the operation of this separation circuit will be explained. The threshold and first bias potential of the first comparator circuit are set lower than level A in FIG. 2a, and the threshold and second bias potential of the second comparator circuit are set to level B higher than level A in FIG. 2a. is set lower. When the sandcast pulse is not input, input terminal 19 is in a grounded state, transistors 9 and 15 are conductive, and current from constant current transistors 7 and 13 flows to transistors 9 and 15, respectively. Therefore, nothing is output to the blanking pulse output 16 and the gate pulse output 10. When a sand catastrophe pulse is input, the first comparator circuit is inverted only during the period t1 during which the level exceeds the first bias potential, the transistor 14 becomes conductive, current flows through the resistor 17, and a blanking pulse is output. 16, the pulse shown in FIG. 2b is obtained. Moreover, the second comparison circuit has a level period t 2 exceeding the second bias potential.
is inverted, transistor 8 becomes conductive, current flows through resistor 11, and a pulse shown in FIG. 2c is obtained as gate pulse output 10. In this way two pulses are separated from the sandcast pulse.
しかしながらこの従来の分離回路ではサンドキ
ヤツスルパルスの有無にかかわらずバイアス源と
二つの比較回路に常に電流を流しておかねばなら
ない。テレビ信号処理回路の集積化が進むにつ
れ、消費電力の低減が下可欠となり、このような
分離回路では電力が浪費されるという欠点があ
る。また消費電力を減らすためには抵抗値を大き
くすればよいが、これではペレツト面積が大きく
なり好ましくない。 However, in this conventional isolation circuit, current must always flow through the bias source and the two comparison circuits regardless of the presence or absence of the sandcast pulse. As the integration of television signal processing circuits increases, it becomes imperative to reduce power consumption, and such separation circuits have the disadvantage of wasting power. Further, in order to reduce power consumption, it is possible to increase the resistance value, but this increases the pellet area, which is not preferable.
本考案の目的は上述の欠点をなくし低消費電力
のパルス分離回路を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks and provide a pulse separation circuit with low power consumption.
本考案のパルス分離回路は、定電流源と、第一
のパルスが第一のハイ(またはロウ)レベルとな
る期間中に、この第一のパルスのパルス幅よりせ
まいパルス幅をもち前記第一のハイ(またはロ
ウ)レベルより高い(または低い)第二のハイ
(またはロウ)レベルとなる第二のパルスが重畳
された合成パルスを入力とし、前記第一のパルス
のパルス幅の期間だけ前記定電流源を動作させる
スイツチ手段と、前記定電流源の電流を検出して
前記第一のパルスを出力する検出手段と、前記定
電流源から動作電流を供給され前記第一及び第二
のハイ(またはロウ)レベルの中間のレベルと前
記合成パルスとを比較して前記第二のパルスを出
力する比較手段とを有することを特徴とする。 The pulse separation circuit of the present invention includes a constant current source and a pulse width that is narrower than the pulse width of the first pulse during the period in which the first pulse is at the first high (or low) level. input a composite pulse on which a second pulse having a second high (or low) level higher (or lower) than the high (or low) level of a switch means for operating the constant current source; a detection means for detecting the current of the constant current source and outputting the first pulse; and a switch means for detecting the current of the constant current source and outputting the first pulse; (or low) level and comparing means for comparing the synthesized pulse and outputting the second pulse.
第3図に本考案の一実施例を示す。尚、第3図
において第1図と同一の部分は同一の参照符号を
つけて示す。サンドキヤツスルパルス入力端子1
9はトランジスタ9のベースに接続されると共に
抵抗23を介してスイツチング用トランジスタ2
2のベースに接続される。トランジスタ22のエ
ミツタは接地され、コレクタは抵抗21を介して
ダイオード2と定電流用トランジスタ7,13の
ベースに接続される。ダイオード2は抵抗1を介
して電源に接続され、抵抗1,6,12、ダイオ
ード2、トランジスタ7,13は二つのカレント
ミラー回路を構成する。トランジスタ13のコレ
クタは抵抗17を介して接地される。差動構成を
なす比較回路のトランジスタ8のベースは第1図
のトランジスタ8のベースに接続される第二のバ
イアスと同一電位のバイアス源20に接続され
る。 FIG. 3 shows an embodiment of the present invention. In FIG. 3, the same parts as in FIG. 1 are designated with the same reference numerals. Sandcastle pulse input terminal 1
9 is connected to the base of transistor 9 and connected to switching transistor 2 via resistor 23.
Connected to the base of 2. The emitter of the transistor 22 is grounded, and the collector is connected via the resistor 21 to the diode 2 and the bases of the constant current transistors 7 and 13. Diode 2 is connected to a power supply via resistor 1, and resistors 1, 6, and 12, diode 2, and transistors 7 and 13 constitute two current mirror circuits. The collector of transistor 13 is grounded via resistor 17. The base of transistor 8 of the comparison circuit having a differential configuration is connected to a bias source 20 having the same potential as a second bias connected to the base of transistor 8 in FIG.
次に第3図の動作説明を行う。サンドキヤツス
ルパルスが入力されない場合、入力端子19は接
地状態であるのでトランジスタ22は導通せず、
抵抗1,21、ダイオード2に電流が流れず、し
たがつて二つのカレントミラー回路は動作せず、
ブランキングパルス出力16およびゲートパルス
出力10には出力は現われない。 Next, the operation of FIG. 3 will be explained. When the sandcast pulse is not input, the input terminal 19 is in a grounded state, so the transistor 22 is not conductive.
No current flows through resistors 1 and 21 and diode 2, so the two current mirror circuits do not operate.
No output appears at blanking pulse output 16 and gate pulse output 10.
サンドキヤツスルパルスが入力された場合、ト
ランジスタ22はサンドキヤツスルパルスの入力
期間t1(第2図aに示す)のみ導通し、抵抗1,
21ダイオード2に電流が流れ、二つのカレント
ミラー回路が動作する。トランジスタ13が導通
し抵抗17に電流が流れ、第2図bに示すブラン
キングパルスが出力16として取り出される。ま
たトランジスタ7が導通し抵抗6,11、トラン
ジスタ8,9からなる比較回路が動作し、バイア
ス源20の電位より高い入力期間t2のみ反転しト
ランジスタ8が導通し、抵抗11に電流が流れ、
第2図cに示すゲートパルスが出力10として取
り出される。このようにして、この分離回路では
サンドキヤツスルパルスが入力された時のみ回路
が動作し、ブランキングパルスとゲートパルスを
それぞれ取り出すことができる。 When a sandcast pulse is input, the transistor 22 is conductive only during the input period t 1 of the sandcast pulse (shown in FIG. 2a), and the resistors 1,
A current flows through the 21 diode 2, and two current mirror circuits operate. Transistor 13 becomes conductive, current flows through resistor 17, and a blanking pulse shown in FIG. 2b is taken out as output 16. Also, the transistor 7 becomes conductive, and the comparison circuit consisting of the resistors 6 and 11 and the transistors 8 and 9 operates, and only the input period t2 , which is higher than the potential of the bias source 20, is inverted, the transistor 8 becomes conductive, and a current flows through the resistor 11.
The gate pulse shown in FIG. 2c is taken out as output 10. In this way, this separation circuit operates only when the sandcast pulse is input, and the blanking pulse and gate pulse can be extracted respectively.
また上述した回路ではバイアス源20を一つし
か使用しないため、半導体集積化されたテレビ信
号処理回路の他の適当なバイアスを使用すること
ができる。 Further, since the circuit described above uses only one bias source 20, other suitable biases of semiconductor integrated television signal processing circuits can be used.
以上述べたように本考案によれば従来例のよう
に常に電流を流す必要がなく消費電力を低減する
ことができる。 As described above, according to the present invention, it is not necessary to constantly flow current as in the conventional example, and power consumption can be reduced.
第1図は従来のパルス分離回路の一例を示す回
路図、第2図は第1図の回路の動作説明のための
波形図、第3図は本考案のパルス分離回路の一実
施例を示す回路図である。
1,3,4,5,6,11,12,17,2
1,23……抵抗、2……ダイオード、7,8,
9,13,14,15,22……トランジスタ、
18……電源、19……パルス入力端子、20…
…バイアス源、A,B……パルスのレベル、t1,
t2……パルス入力期間。
Fig. 1 is a circuit diagram showing an example of a conventional pulse separation circuit, Fig. 2 is a waveform diagram for explaining the operation of the circuit in Fig. 1, and Fig. 3 shows an embodiment of the pulse separation circuit of the present invention. It is a circuit diagram. 1, 3, 4, 5, 6, 11, 12, 17, 2
1, 23...Resistor, 2...Diode, 7,8,
9, 13, 14, 15, 22...transistor,
18...Power supply, 19...Pulse input terminal, 20...
...bias source, A, B...pulse level, t 1 ,
t 2 ...Pulse input period.
Claims (1)
はロウ)レベルとなる期間中に、この第一のパル
スのパルス幅よりせまいパルス幅をもち前記第一
のハイ(またはロウ)レベルより高い(または低
い)第二のハイ(またはロウ)レベルとなる第二
のパルスが重畳された合成パルスを入力とし、前
記第一のパルスのパルス幅の期間だけ前記定電流
源を動作させるスイツチ手段と、前記定電流源の
電流を検出して前記第一のパルスを出力する検出
手段と、前記定電流源から動作電流を供給され前
記第一及び第二のハイ(またはロウ)レベルの中
間のレベルと前記合成パルスとを比較して前記第
二のパルスを出力する比較手段とを有することを
特徴とするパルス分離回路。 a constant current source, and during the period when the first pulse is at the first high (or low) level, the pulse width is narrower than the pulse width of the first pulse and is lower than the first high (or low) level. A switch means that receives as input a composite pulse on which a second pulse having a second high (or low) level is superimposed, and operates the constant current source for a period of pulse width of the first pulse. a detection means for detecting the current of the constant current source and outputting the first pulse; and a detection means for detecting the current of the constant current source and outputting the first pulse; A pulse separation circuit comprising: comparison means for comparing a level with the synthetic pulse and outputting the second pulse.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10775783U JPS6017031U (en) | 1983-07-12 | 1983-07-12 | Pulse separation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10775783U JPS6017031U (en) | 1983-07-12 | 1983-07-12 | Pulse separation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6017031U JPS6017031U (en) | 1985-02-05 |
JPH0246112Y2 true JPH0246112Y2 (en) | 1990-12-05 |
Family
ID=30251665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10775783U Granted JPS6017031U (en) | 1983-07-12 | 1983-07-12 | Pulse separation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6017031U (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2842588B2 (en) * | 1987-01-26 | 1999-01-06 | 日本電気株式会社 | Voltage detection circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54141553A (en) * | 1978-04-26 | 1979-11-02 | Matsushita Electric Ind Co Ltd | Signal separation circuit |
-
1983
- 1983-07-12 JP JP10775783U patent/JPS6017031U/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54141553A (en) * | 1978-04-26 | 1979-11-02 | Matsushita Electric Ind Co Ltd | Signal separation circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS6017031U (en) | 1985-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5559451A (en) | Bicmos push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit | |
US4463379A (en) | Synchro separation circuit | |
JPH0246112Y2 (en) | ||
US5075577A (en) | Tristate output circuit with input protection | |
JP2751320B2 (en) | Emitter follower circuit | |
JPS5836537B2 (en) | Noise suppression circuit | |
JPH0611624Y2 (en) | Muting circuit | |
JPH0793444A (en) | Comparator circuit device for integrator | |
JPS6040730B2 (en) | emitter follower circuit | |
US4712026A (en) | Delay circuit | |
JPH0575418A (en) | Overcurrent detecting circuit | |
JPH03746Y2 (en) | ||
JPS59218039A (en) | Monolithic switch circuit | |
JP2567015B2 (en) | Input voltage detection circuit | |
JP2927997B2 (en) | TTL circuit noise prevention circuit | |
JPH0513064Y2 (en) | ||
JP2545730Y2 (en) | IC interface circuit | |
JPH0247639Y2 (en) | ||
JPS603726A (en) | Reference power source | |
JPS595747A (en) | Coil driving circuit | |
JPH08181885A (en) | Clamp circuit and synchronizing signal elimination circuit using the same | |
JPH0316644B2 (en) | ||
JPH0671176B2 (en) | Output circuit | |
JPH0629802A (en) | Switching circuit | |
JPH02283060A (en) | Semiconductor integrated circuit device |