JPS59218039A - Monolithic switch circuit - Google Patents

Monolithic switch circuit

Info

Publication number
JPS59218039A
JPS59218039A JP9363183A JP9363183A JPS59218039A JP S59218039 A JPS59218039 A JP S59218039A JP 9363183 A JP9363183 A JP 9363183A JP 9363183 A JP9363183 A JP 9363183A JP S59218039 A JPS59218039 A JP S59218039A
Authority
JP
Japan
Prior art keywords
terminal
signal
collector
switch circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9363183A
Other languages
Japanese (ja)
Inventor
Naoyuki Kato
直之 加藤
Makoto Morishita
誠 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9363183A priority Critical patent/JPS59218039A/en
Publication of JPS59218039A publication Critical patent/JPS59218039A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To extend the amplitude of an operating signal by using a transistor (TR) having a structure where the collector is grounded and a signal is applied to the emitter in an AC signal switch circuit. CONSTITUTION:The collector of the N conduction is grounded to the substrate via a terminal 8 in a monolithic switch circuit where the saturated region of the NPN TR is made conductive and the cutoff region is made nonconductive. Further, the emitter is connected to a terminal 7 to which an AC signal is applied and a control signal is supplied via a terminal 4. Since the terminal 7 of the signal side and the substrate are separated completely through the constitution above, the limitation of the amplitude of signal due to a diode existing between the substrate and the collector is eliminated.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はP型導電性基板にP−N接合分離瞳術を用いて
構成されたモノリシック集積回路におけるモノリシック
スイッチ回路に係り、特にNPNトランジスタの飽和領
域を導通とし、遮断領域を非導通として用いる交流スイ
ッチ・回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a monolithic switch circuit in a monolithic integrated circuit constructed using a P-N junction split pupil technique on a P-type conductive substrate, and in particular to a monolithic switch circuit in a monolithic integrated circuit constructed using a P-N junction separation pupil technique on a P-type conductive substrate, and in particular to This relates to an AC switch/circuit that uses a conductive region and a non-conductive region.

本発明の説明に供するスイッチ回路の一例を第1図に示
す。本発明の理解全容易にするため、まず、これについ
て説明する。
FIG. 1 shows an example of a switch circuit for explaining the present invention. In order to make it easier to understand the present invention, this will be explained first.

図において(1)は交流信号が印加される入力端子であ
る。(2)はこの入力端子(1)に接続された抵抗、(
3)はこの抵抗(2)に接続されたコンデンサで、これ
らは分圧回路を構成している。(4)は制御信号が印加
される端子、(5)はこの制御信号によって制御される
スイッチ回路で、このスイッチ回路(5)はコンデンサ
(3)に接続された端子(7)と接地された端子(8)
との間に挿入されている。(6)は出力信号が得られる
出力端子である。
In the figure, (1) is an input terminal to which an AC signal is applied. (2) is the resistor connected to this input terminal (1), (
3) is a capacitor connected to this resistor (2), and these constitute a voltage dividing circuit. (4) is a terminal to which a control signal is applied, (5) is a switch circuit controlled by this control signal, and this switch circuit (5) is connected to the terminal (7) connected to the capacitor (3) and grounded. Terminal (8)
It is inserted between. (6) is an output terminal from which an output signal is obtained.

このように容赦された回路において、入力端子(1)に
印加された交流信号は端子(7)と端子(8)との間に
挿入されたスイッチ回路の開Φ閉によシ、抵抗(2)と
コンデンサ(3)による分圧回路で非減衰または減衰さ
せられて出力端子(6)に得られる。
In the circuit thus tolerated, the AC signal applied to the input terminal (1) opens and closes the switch circuit inserted between the terminals (7) and (8), and the resistance (2 ) and a capacitor (3), the resultant signal is unattenuated or attenuated and obtained at the output terminal (6).

本発明は、このスイッチ回路(5)をモノリシック集積
回路に適した簡便なトランジスタ回路で実現しようとす
るものである。
The present invention aims to realize this switch circuit (5) with a simple transistor circuit suitable for a monolithic integrated circuit.

〔従来技術〕[Prior art]

この種のスイッチ回路における従来のトランジスタの接
続態様の一例を第2図に示し説明すると、この第2図は
前述のスイッチ回路として用いるNPN )ランジスタ
を示し、第3図にスイッチとして動作させることを説明
するために、このトランジスタの出力特性を示したもの
である。
An example of the connection mode of conventional transistors in this type of switch circuit is shown in FIG. 2 and will be explained. FIG. 2 shows an NPN transistor used as the above-mentioned switch circuit, and FIG. 3 shows how it operates as a switch. For the purpose of explanation, the output characteristics of this transistor are shown.

第2図において、(9)はNPN )ランジスタで、そ
のコレクタは第1図に示す端子(7)に接続され、エミ
ッタは端子(8)を介して接地され、ベースは制御信号
が印加される端子(4)に接続されている。なお、(1
0)はNPNI−,7ンジスタ(9)のコレクタfll
lをカソードとするダイオードである。
In Fig. 2, (9) is an NPN) transistor whose collector is connected to the terminal (7) shown in Fig. 1, its emitter is grounded via the terminal (8), and its base is applied with a control signal. Connected to terminal (4). In addition, (1
0) is the collector fll of NPNI-, 7 register (9)
It is a diode with l as the cathode.

このような構成の回路において、NPN  )ランジス
タ(9)に十分なベース電流を供給すると、そのコレク
ターエミッタ間の電流・電圧特性は横軸にコレクタ・ペ
ース電圧Vexs縦軸にコレクタ電流Icをとって表わ
した第3図に示されるように飽和領域に入り、太@ (
11)にて示すように、コレクタ飽和抵抗で電導度が決
まる導通状態となる。
In a circuit with such a configuration, when a sufficient base current is supplied to the NPN transistor (9), the collector-emitter current/voltage characteristics are expressed as follows: collector-to-emitter current/voltage characteristics are plotted on the horizontal axis with the collector-pace voltage Vex and on the vertical axis with the collector current Ic. As shown in Fig. 3, it enters the saturation region and thick @ (
As shown in 11), a conductive state is established in which the conductivity is determined by the collector saturation resistance.

また、NPNトランジスタ(9)のペース電流を遮断す
れは遮断領域に入シ、太a (12)に示されるように
、非導通状態となる。この導通、非導通の状態をスイッ
チとして用いることができる。
Furthermore, when the pace current of the NPN transistor (9) is cut off, it enters the cut-off region and becomes non-conductive, as shown by thick a (12). This conductive/non-conductive state can be used as a switch.

そして、前述の第1図に示したスイッチ回路(5)にこ
の第2図に示すNPN )ランジスタ(9)を適用すれ
ば、スイッチの閉じた状態、すなわち、NPNトランジ
スタ(9)が導通した状態ではNPN )ランジスタ(
9)の飽和抵抗値をgt図に示す抵抗(2)の抵抗値よ
り十分小さくなるようにしておけば、NPNトランジス
タ(9)のコレクターエミッタ間での信号電圧降下は十
分小さくなり、第3図に示す太線(11)の非直線性は
無視することができ、十分スイッチとして実用できるも
のである。
If the NPN transistor (9) shown in FIG. 2 is applied to the switch circuit (5) shown in FIG. Then, NPN ) transistor (
If the saturation resistance value of resistor (9) is made sufficiently smaller than the resistance value of resistor (2) shown in the gt diagram, the signal voltage drop between the collector and emitter of the NPN transistor (9) will be sufficiently small, as shown in Figure 3. The nonlinearity shown by the thick line (11) can be ignored, and the switch can be put to practical use.

しかしながら、この第2図に示すNPN )ランジスタ
(9)を一般に用いられるP型環電性基板上にP−N接
合分離技術を用いたモノリシック集積回路で実現する場
合、NPN )ランジスタ(9)のコレクタが接続され
る端子(7)と基板間に存在する基板側をアノードとし
、NPNトランジスタ(9)のコレクタ側をカソードと
するダイオード(1o)のため、NPN )ランジスタ
(9)のコレクタに印加し得る電圧の範囲が制限される
という不都合があった。すなわち、コレクタが接続され
る端子(ηに印加し得る電圧振幅は基板電位よりダイオ
−、ド(10)の順方向電圧降下を越える値とすること
はできないという欠点があった。
However, if the NPN ) transistor (9) shown in FIG. Since the diode (1o) has an anode on the substrate side between the terminal (7) to which the collector is connected and the substrate, and a cathode on the collector side of the NPN transistor (9), the voltage is applied to the collector of the NPN transistor (9). This has the disadvantage that the range of possible voltages is limited. That is, there is a drawback that the voltage amplitude that can be applied to the terminal (.eta.) to which the collector is connected cannot be set to a value that exceeds the forward voltage drop of the diode (10) from the substrate potential.

このような欠点である電圧振幅の制限を回避するために
は、NPN I・ランジスタ(9)のエミッタが接続さ
れる端子(8)よりP型導電性基板には低い電圧を印加
しておく必毀がある。これは、第1図に示すスイッチ回
路(5)へNPN )ランジスタ(9)をそのまま適用
すると、このNPNトランジスタ(9)のエミッタが接
続された端子(8)を交流信号アースとし、集積回路基
板にはこのアースとは別のより負のバイアス電圧を与え
ておく必要があることを意味する。
In order to avoid this drawback of limiting voltage amplitude, it is necessary to apply a lower voltage to the P-type conductive substrate than to the terminal (8) to which the emitter of the NPN I transistor (9) is connected. There is damage. If the NPN transistor (9) is applied as is to the switch circuit (5) shown in Figure 1, the terminal (8) connected to the emitter of the NPN transistor (9) will be connected to the AC signal ground, and the integrated circuit board This means that it is necessary to apply a more negative bias voltage separate from this ground.

〔発明の概要〕[Summary of the invention]

本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すぺへなされたもので、その目的
はスイッチ回路に印加する交流信号振f@ヲ制限するこ
となく拡げることができるモノリシックスイッチ回路を
提供することにアル。
In view of the above points, the present invention has been made to solve such problems and eliminate such drawbacks, and its purpose is to expand the AC signal amplitude applied to the switch circuit without limiting it. Al is committed to providing a monolithic switch circuit that can.

このような目的を達成するため、本発明はN型導電性の
コレクタを基板と接続して接地し、同じくN型導電性の
エミッタと上記コレクタ間の電導度をベースへ流し込む
電流によって制御するようにしたものでめる。
In order to achieve such an object, the present invention connects an N-type conductive collector to the substrate and grounds it, and controls the electrical conductivity between the N-type emitter and the collector by a current flowing into the base. You can use the one you made.

〔発明の実施例〕 以下、図面に基づき本発明の実施例を詳細に説明する。[Embodiments of the invention] Embodiments of the present invention will be described in detail below based on the drawings.

第4図は本発明によるモノリシックスイッチ回路に用い
るトランジスタの接続態様を示す構成図である。
FIG. 4 is a configuration diagram showing a connection mode of transistors used in a monolithic switch circuit according to the present invention.

この第4図において、第2図と同一符号のものは相当部
分を示し、(9)はNPN )ランジスタで、そのコレ
クタは端子(8)を介して接地され、エミッタは交流信
号が印加される端子(信号端子)(7)に接続され、ベ
ースには端子(4)を介して制御信号が供給されるよう
に構成されている。
In Fig. 4, the same reference numerals as in Fig. 2 indicate corresponding parts, and (9) is an NPN transistor whose collector is grounded via the terminal (8) and whose emitter is applied with an alternating current signal. It is connected to a terminal (signal terminal) (7) and is configured so that a control signal is supplied to the base via the terminal (4).

このように構成されたトランジスタの接続において、第
2図と比較して明らかなように、交流信号が印加される
信号端子側の端子(7)は基板とは完全に分離されてい
るため、前述の基板−コレクタ間のダイオードはもはや
、このスイッチ回路に印加される交流信号振幅を制限す
るものではない。
In the connection of the transistor configured in this way, as is clear from a comparison with FIG. 2, the terminal (7) on the signal terminal side to which an AC signal is applied is completely separated from the substrate, so The substrate-to-collector diode no longer limits the AC signal amplitude applied to this switch circuit.

したがって、交流信号幅は第2図のダイオードの順方向
電圧降下(通常、約0.7 V )からトランジスタの
エミッターベース間の逆方向耐圧(通常約6V)まで拡
けることができる。
Therefore, the AC signal width can be expanded from the forward voltage drop of the diode shown in FIG. 2 (usually about 0.7 V) to the reverse breakdown voltage between the emitter and base of the transistor (usually about 6 V).

第5図は本発明によるモノリシックスイッチ回路の一実
施例を示す回路図で、第4図に示すNPNトランジスタ
(9)の導通・非導通を制御するためにとのNPN )
ランジスタ(9)のベースに電流を供給する駆動回路も
含めた場合を示すものである。
FIG. 5 is a circuit diagram showing an embodiment of the monolithic switch circuit according to the present invention, in which the NPN transistor (9) shown in FIG.
This shows a case in which a drive circuit that supplies current to the base of the transistor (9) is also included.

この第5図において第4図と同一符号のものは相当部分
を示し、(12)はPNP )ランジスク、(14、(
1,5)は抵抗、(16)はNPN  )ランジスタ、
(17)は抵抗で、これらは電圧を電流に変換する変換
回路を形成し、その変換利得は抵抗で蓮切な値に設定さ
れるように構成されている。(18) 、 (Ig)は
抵抗、(20)はダイオードで、これらは分圧回路を構
成している。なお、(11)は電流制限用の抵抗、(1
3)は電源端子、(21)は制御信号が印加される制御
入力端子である。
In Fig. 5, the same numbers as in Fig. 4 indicate corresponding parts, (12) is PNP), (14, (
1, 5) are resistors, (16) are NPN) transistors,
(17) is a resistor, and these form a conversion circuit that converts voltage into current, and the conversion gain is set to an appropriate value by the resistor. (18) and (Ig) are resistors, and (20) is a diode, which constitute a voltage dividing circuit. Note that (11) is a current limiting resistor, (1
3) is a power supply terminal, and (21) is a control input terminal to which a control signal is applied.

そして、NPN )ランジスタ(16)のコレクタは抵
抗(15) 、 (14)を直列に介して電源端子(1
3)に接続され、エミッタは抵抗(17)を介して接地
され、ベースL抵抗(19)とダイオード(妬)を直列
に介して制御入力端子(21)に接続されている。
The collector of the NPN transistor (16) is connected to the power supply terminal (1) through the resistors (15) and (14) in series.
3), its emitter is grounded via a resistor (17), and its base is connected to a control input terminal (21) via a series L resistor (19) and a diode.

そして、このNPN)ランジスタ(16)のベースと抵
抗(19)の接続点は抵抗(18)を介して接地されて
いる。
The connection point between the base of the NPN transistor (16) and the resistor (19) is grounded via the resistor (18).

また、PNP )ランジスタ(12)のエミッタは電源
端子(13)に接続され、コレクタは抵抗(11)を介
してNPN  )ランジスタ(9)のベースに接続され
、PNP )ランジスタ(12)のベースは上記抵抗(
14)と抵抗(15)の接続点に接続されている。
Also, the emitter of the PNP ) transistor (12) is connected to the power supply terminal (13), the collector is connected to the base of the NPN ) transistor (9) via the resistor (11), and the base of the PNP ) transistor (12) is connected to the power supply terminal (13). The above resistance (
14) and the connection point of the resistor (15).

つぎにこの第5図に示す実施例の動作を説明する。Next, the operation of the embodiment shown in FIG. 5 will be explained.

まず、制御入力端子(21)に直流制御電圧を印加する
と、その電圧はダイオード(20)と抵抗(19)。
First, when a DC control voltage is applied to the control input terminal (21), the voltage is applied to the diode (20) and the resistor (19).

(18)からなる分圧回路で分圧され、その分圧出力に
よってNPN )ランジスタ(16)は駆動され、オン
の状態に移行する。ここで、このダイオード(20〕と
抵抗(19) 、 (18)からなる分圧回路L1駆動
回路の動作しきい値電圧と制御入力端子(21)に印加
される制御入力電圧とを適切にレベル調節する機能を備
えている。
(18), and the NPN transistor (16) is driven by the divided voltage output and turns on. Here, the operating threshold voltage of the voltage divider circuit L1 drive circuit consisting of this diode (20) and resistors (19) and (18) and the control input voltage applied to the control input terminal (21) are adjusted to an appropriate level. It has the ability to adjust.

つぎに、NPN )ランジスタ(16)がオンすると、
PNP )ランジスタ(12)は尼勤され、オンの状態
に移行し、抵抗(14) 、 (15)とPNP )ラ
ンジスタ(12)を経て電流に父換されてNPN トラ
ンジスタ(9)を駆動してオンの状態に移行させる。
Next, when the NPN ) transistor (16) turns on,
The PNP transistor (12) is activated and turns on, and the current is converted through the resistors (14) and (15) and the PNP transistor (12) to drive the NPN transistor (9). transition to the on state.

そして、制御入力端子(21)に制御入力電圧が印加さ
れない場合には、これらの駆動回路は動作せず、NPN
トランジスタ(9)はオフの状態にるる。
When no control input voltage is applied to the control input terminal (21), these drive circuits do not operate and the NPN
Transistor (9) is turned off.

このように、制御入力端子(21)に正の電圧を印加す
ることで、NPN )ランジスタ(9)を導通、す力わ
ち、スイッチ回路を閉じることができる。
In this way, by applying a positive voltage to the control input terminal (21), the NPN transistor (9) can be made conductive, that is, the switch circuit can be closed.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明によれば、交流
信号に対するスイッチ回路において、トランジスタの飽
和領域と遮断領域を利用するにあたって、コレクタを接
地してエミッタに信号を印加するような構造のトランジ
スタを用いているので、スイッチ回路に印加する交流信
号振幅を制限すること表<、拡けることができると共に
動作信号振幅を大きくすることができ、また、交流信号
アースと基板との電位を同じとして別のバイアス電源を
必要とせず、モノリシック集積回路に適した簡便なト2
;/ジスタ回路で実現することができるので、笑用土の
効果は極めて大である。
As is clear from the above description, according to the present invention, in a switch circuit for AC signals, when utilizing the saturation region and cutoff region of a transistor, a transistor having a structure in which the collector is grounded and a signal is applied to the emitter is used. Because it uses a A convenient two-way switch that does not require a separate bias power supply and is suitable for monolithic integrated circuits.
;/Since it can be realized with a resistor circuit, the effect of this method is extremely large.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の説明に供するスイッチ回路の構成図、
第2図はスイッチ回路へのトランジスタの接続態様の従
来例を示ず構成図、第3図は第2図のスイッチ動作説明
図、第4図は本発明によるモノリシックスイッチ回路に
用いるトランジスタの接続態様を示す構成図、第5図は
本発明の一実施例を示す回路図である。 (9)・・・・NPN )ランジスタ、(12)・・・
・PNP )ランジスタ、(14) 、 (15)・・
・・抵抗、(16)・・・−NPN )ランジスタ、(
17)〜(19)・・・・抵抗、(20)−・・・ダイ
オード。 代理人 大岩増雄 第1図 第3図 ! 第4図 第5図
FIG. 1 is a configuration diagram of a switch circuit used to explain the present invention;
FIG. 2 is a configuration diagram, not showing a conventional example of how transistors are connected to a switch circuit, FIG. 3 is an explanatory diagram of the switch operation in FIG. 2, and FIG. 4 is a connection state of transistors used in a monolithic switch circuit according to the present invention. FIG. 5 is a circuit diagram showing an embodiment of the present invention. (9)...NPN) transistor, (12)...
・PNP) transistor, (14), (15)...
...Resistor, (16)...-NPN) transistor, (
17) to (19)...Resistor, (20)-...Diode. Agent Masuo Oiwa Figure 1 Figure 3! Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] P型導電性基板にP−N接合分離技術を用いて構成され
たモノリシック集積回路において、N型導電性のコレク
タを前記基板と接続して接地し、前記N型導電性のエミ
ッタと前記コレクタ間の電導度をベースへ流し込む電流
によって制御するようにしfcことを特徴とするモノリ
シックスイッチ回路。
In a monolithic integrated circuit constructed using a P-N junction separation technique on a P-type conductive substrate, an N-type conductive collector is connected to the substrate and grounded, and a connection is made between the N-type conductive emitter and the collector. A monolithic switch circuit characterized in that the conductivity of fc is controlled by a current flowing into the base.
JP9363183A 1983-05-25 1983-05-25 Monolithic switch circuit Pending JPS59218039A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9363183A JPS59218039A (en) 1983-05-25 1983-05-25 Monolithic switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9363183A JPS59218039A (en) 1983-05-25 1983-05-25 Monolithic switch circuit

Publications (1)

Publication Number Publication Date
JPS59218039A true JPS59218039A (en) 1984-12-08

Family

ID=14087676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9363183A Pending JPS59218039A (en) 1983-05-25 1983-05-25 Monolithic switch circuit

Country Status (1)

Country Link
JP (1) JPS59218039A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455739U (en) * 1987-10-01 1989-04-06

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455739U (en) * 1987-10-01 1989-04-06

Similar Documents

Publication Publication Date Title
US4954917A (en) Power transistor drive circuit with improved short circuit protection
JPH0121703B2 (en)
US4525638A (en) Zener referenced threshold detector with hysteresis
GB1500364A (en) Dc static switch circuit with transistor surge current pass capability
USRE34107E (en) Power transistor drive circuit with improved short circuit protection
US4645999A (en) Current mirror transient speed up circuit
EP0091119A2 (en) Monolithic semiconductor integrated A.C. switch circuit
JPH0633715Y2 (en) Transistor-transistor logic circuit
JPS59218039A (en) Monolithic switch circuit
JPH05243504A (en) Integrated bridge device optimizing conduction power loss
US3980901A (en) Trigger pulse generator circuit
JP2586601B2 (en) Current mirror circuit
JPH029373Y2 (en)
US4260955A (en) Current amplifier with regenerative latch switch
JPH0513064Y2 (en)
JPH08181885A (en) Clamp circuit and synchronizing signal elimination circuit using the same
JPH0246112Y2 (en)
JPH0749541Y2 (en) Transistor switch circuit
JPH0611624Y2 (en) Muting circuit
JPS641783Y2 (en)
JP2591320B2 (en) Semiconductor integrated circuit
JPH0347775B2 (en)
JPH0542850B2 (en)
JPH0583929A (en) Driver circuit for electrostatic induction thyristor
JPH05268024A (en) Switching circuit