JPH0241764B2 - - Google Patents

Info

Publication number
JPH0241764B2
JPH0241764B2 JP14851984A JP14851984A JPH0241764B2 JP H0241764 B2 JPH0241764 B2 JP H0241764B2 JP 14851984 A JP14851984 A JP 14851984A JP 14851984 A JP14851984 A JP 14851984A JP H0241764 B2 JPH0241764 B2 JP H0241764B2
Authority
JP
Japan
Prior art keywords
integer
shift register
bit
shift
contents
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14851984A
Other languages
Japanese (ja)
Other versions
JPS6128135A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP14851984A priority Critical patent/JPS6128135A/en
Publication of JPS6128135A publication Critical patent/JPS6128135A/en
Publication of JPH0241764B2 publication Critical patent/JPH0241764B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/552Powers or roots, e.g. Pythagorean sums

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Numerical Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、整数の平方根の3倍の近似値を、簡
単且つ高速に発生させる関数発生装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a function generator that easily and quickly generates an approximate value of three times the square root of an integer.

本発明は、例えばロボツト等のサーボ制御等に
おいて、目標位置に制御対象の位置を追従させる
様な制御に好適に利用される。
INDUSTRIAL APPLICATION This invention is suitably utilized for control which makes the position of a controlled object follow a target position, for example in the servo control of robots, etc.

〔従来の技術〕[Conventional technology]

一定の加速度で制御対象を移動させる場合、制
御対象の速度はその位置の平方根に比例する。制
御対象の位置はエンコーダ等で読取ることができ
るが、速度は読取つた位置を示す整数値に基づい
て平方根を計算することにより得られる。この計
算の精度は高くなくてもよいが、リアルタイムで
目標位置の数値を発生させるために高速性が要求
される。
When a controlled object is moved with a constant acceleration, the speed of the controlled object is proportional to the square root of its position. The position of the controlled object can be read with an encoder or the like, and the speed can be obtained by calculating the square root based on an integer value indicating the read position. Although the accuracy of this calculation does not need to be high, high speed is required in order to generate the numerical value of the target position in real time.

従来、上記の平方根の計算のために、特別の高
速動作をするハードウエアを用いたり、あるい
は、前もつて計算された平方根を関数テーブルに
記憶させていた。
Conventionally, special high-speed hardware has been used to calculate the square root, or previously calculated square roots have been stored in a function table.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、高速動作をする特別のハードウ
エアを用意することにより、装置全体の価格が高
くなるという問題がある。また、関数テーブルに
記憶させるためには、大容量のメモリが必要にな
り、やはり装置価格が高くなるとともに、装置規
模が大きいという問題がある。
However, there is a problem in that the cost of the entire device increases due to the provision of special hardware that operates at high speed. Furthermore, in order to store the function table, a large capacity memory is required, which again raises the cost of the device and causes problems in that the scale of the device is large.

本発明の目的は、上記従来技術における問題に
鑑み、汎用のマイクロプロセツサを用いて高速に
整数のべき乗値を計算することにより、その整数
の平方根の3倍の近似値を、小規模のハードウエ
アで、且つ高速に得ることができる関数発生装置
を提供することにある。
In view of the above-mentioned problems in the prior art, an object of the present invention is to calculate the power value of an integer at high speed using a general-purpose microprocessor, and thereby calculate an approximate value of three times the square root of the integer using a small-scale hardware processor. The object of the present invention is to provide a function generating device that can be obtained quickly using hardware.

〔問題点を解決するための手段〕[Means for solving problems]

上記の問題点を解決するために、本発明により
提供されるものは、初期状態で所与の整数を格納
し、第1の周期で与えられる第1のシフト指令信
号に応じて整数を下位ビツト方向に1ビツトずつ
シフトする第1のシフトレジスタ、初期状態で整
数と同値の整数を格納し、第1の周期の2倍の周
期で与えられる第2のシフト指令信号に応じて整
数を下位ビツト方向に1ビツトずつシフトする第
2のシフトレジスタ、初期状態で整数2を格納
し、第2のシフト指令信号に応じて整数2を上位
ビツト方向に1ビツトずつシフトする第3のシフ
トレジスタ、第1のシフトレジスタの内容が零に
なつたことを検出する零判定回路、及び、零判定
回路の検出出力に応じて、該第2のシフトレジス
タの内容と第3のシフトレジスタの内容とを加算
する加算回路を具備し、該加算回路の出力に、初
期状態での所与の整数の平方根の3倍の近似値を
得るようにした関数発生装置である。
In order to solve the above problems, the present invention provides a method for storing a given integer in an initial state and converting the integer to lower bits according to a first shift command signal given in a first cycle. A first shift register that shifts one bit at a time in the direction, stores an integer with the same value as an integer in the initial state, and shifts the integer to lower bits in response to a second shift command signal given at twice the period of the first period. a second shift register that stores the integer 2 in the initial state and shifts the integer 2 one bit at a time in the direction of the upper bit in response to the second shift command signal; A zero judgment circuit detects that the contents of the first shift register become zero, and according to the detection output of the zero judgment circuit, the contents of the second shift register and the contents of the third shift register are added. This function generating device is provided with an adder circuit that obtains an approximate value three times the square root of a given integer in an initial state as the output of the adder circuit.

〔作用〕[Effect]

整数xが22jと22j+2の間にあることを零判定回
路が判定し、その時のy=3√の近似値x/
22j+22j+1の第1項は第2のシフトレジスタに存
在しており、第2項は第3のシフトレジスタに存
在しており、加算回路によつて上計近似値が演算
される。
The zero judgment circuit judges that the integer x is between 2 2j and 2 2j+2 , and then the approximate value x/ of y=3√
The first term of 2 2j +2 2j+1 exists in the second shift register, the second term exists in the third shift register, and the approximate value of the sum is calculated by the adder circuit. .

〔実施例〕〔Example〕

以下、本発明の実施例を図面によつて説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例による関数発生装置
を示すブロツク図である。同図において、初期状
態で整数xが右シフトレジスタ1及び2に格納さ
れ、整数2が左シフトレジスタ3に格納される。
右シフトレジスタ1の内容は、周期T1のシフト
指令信号C1の各クロツク信号に応じて1ビツト
ずつ下位ビツト方向にシフトされる。下位ビツト
方向への1ビツトのシフトは、シフトレジスタの
内容に1/2を乗ずることと等価であるので、シフ
ト指令信号C1の2j番目のクロツク信号によるシフ
トの後には、シフトレジスタ1の内容はx/22j
となつている。
FIG. 1 is a block diagram showing a function generator according to an embodiment of the present invention. In the figure, in the initial state, integer x is stored in right shift registers 1 and 2, and integer 2 is stored in left shift register 3.
The contents of the right shift register 1 are shifted one bit at a time toward the lower bits in response to each clock signal of the shift command signal C1 of period T1 . Shifting one bit in the direction of the lower bit is equivalent to multiplying the contents of the shift register by 1/2, so after the shift by the 2jth clock signal of shift command signal C1 , the contents of shift register 1 is x/2 2j
It is becoming.

右シフトレジスタ2の内容は、周期T1の2倍
の周期T2をもつシフト指令信号C2の各クロツク
信号に応じて1ビツトずつ下位ビツト方向にシフ
トされる。従つて、シフト指令信号C1の2j番目の
クロツク信号と同じタイミングで発生するシフト
指令信号C2のj番目のクロツク信号によるシフ
トの後には、シフトレジスタ2の内容はx/2j
なつている。
The contents of the right shift register 2 are shifted one bit at a time toward the lower bits in response to each clock signal of the shift command signal C2 having a period T2 that is twice the period T1. Therefore, after shifting by the j-th clock signal of the shift command signal C 2 , which occurs at the same timing as the 2j-th clock signal of the shift command signal C 1 , the contents of the shift register 2 become x/2 j . There is.

左シフトレジスタ3の内容は、シフト指令信号
C2の各クロツク信号に応じて1ビツトずつ上位
ビツト方向にシフトされる。上位ビツト方向への
1ビツトのシフトは、シフトレジスタの内容を2
倍することと等価であるので、シフト指令信号
C2のj番目のクロツク信号によるシフトの後に
は、シフトレジスタ3の内容は2j+1となつてい
る。
The contents of left shift register 3 are the shift command signal
The bits are shifted one bit at a time in the direction of the upper bit in response to each clock signal of C2 . A shift of 1 bit towards the upper bit changes the contents of the shift register by 2.
Since it is equivalent to multiplying the shift command signal
After the shift by the jth clock signal of C2 , the contents of shift register 3 are 2j +1 .

右シフトレジスタ1の内容は、零判定回路4に
よつて零になつたか否か判定され、零になつたと
判定されると加算器5にイネーブル信号ENを与
える。加算器5はイネーブル信号ENを受け取つ
た時点で、右シフトレジスタ2と左シフトレジス
タ3の内容を加算して出力する。すなわち、シフ
ト指令信号C1の2j番目のクロツク信号により右シ
フトレジスタ1の内容が零になつたとすると、そ
の時の右シフトレジスタ2の内容であるx/2j
左シフトレジスタ3の内容である2j+1とが加算さ
れ、その出力に y=x/2j+2j+1 ……(1) が得られる。
The content of the right shift register 1 is judged by a zero judgment circuit 4 whether it has become zero or not, and when it is judged that the content has become zero, an enable signal EN is given to the adder 5. When the adder 5 receives the enable signal EN, it adds the contents of the right shift register 2 and the left shift register 3 and outputs the result. In other words, if the contents of the right shift register 1 become zero due to the 2jth clock signal of the shift command signal C 1 , then the contents of the right shift register 2 at that time are x/ 2j and the contents of the left shift register 3. 2 j+1 is added, and the output is y=x/2 j +2 j+1 (1).

次に上式(1)で示される値yが整数xの平方根の
3倍の近似値となつていることを説明する。
Next, it will be explained that the value y shown in the above equation (1) is an approximate value of three times the square root of the integer x.

第2図は本発明の適用分野の1つであるロボツ
トのサーボ制御における制御対象の位置と速度の
関係の一例を示すグラフである。第2図に示され
るように、制御対象の現在位置がr0にあつてこれ
を目標位置rx迄移動させる場合、位置r0からr1
は一定の加速度aで徐々に速度を上げながら移動
させ、r1からr2の間は一定速度で移動させ、r2
らrx迄は一定の減速度で徐々に速度を落して目標
位置rxに到達せしめるという制御が通常は行われ
る。
FIG. 2 is a graph showing an example of the relationship between the position and speed of a controlled object in servo control of robots, which is one of the fields of application of the present invention. As shown in Fig. 2, when the current position of the controlled object is r 0 and it is moved to the target position r Control is usually performed such that the target position is moved at a constant speed from r 1 to r 2 and the speed is gradually reduced at a constant deceleration from r 2 to r x to reach the target position r x .

この制御において、前述の如く速度を計算する
必要がある。加速度がaのとき、位置xと速度y
の関係は y=√2 ……(2) である。
In this control, it is necessary to calculate the speed as described above. When acceleration is a, position x and velocity y
The relationship is y=√2...(2).

第3図は式(2)において、√2=3とした場合、
すなわちy=3√のグラフである。第3図にお
いて、横軸は2の2の倍数乗、すなわち22n(n=
0、1、2、…、j)で区切られている。従つ
て、横軸は20=1、22=4、24=16、26=64、…
…の点で区分されている。xの値が22jのときの
yの値は3・2j+1であり、xの値が22j+2のときの
yの値は3・2j+1である。横軸の点22jと22j+2の間
の区間に対応するyの値は点(22j、3・2j)と
(22j+2、3・2j+1)とを結ぶ直線上のyの値で近
似される。この直線は、 y=3(2j+1−2j)/22j+2−22j(x−22j
)+3・2j=1/2j+2j+1…(3) で表わされる。
Figure 3 shows that in equation (2), when √2=3,
In other words, it is a graph of y=3√. In Figure 3, the horizontal axis is 2 to the power of 2, that is, 2 2n (n=
0, 1, 2, ..., j). Therefore, the horizontal axis is 2 0 = 1, 2 2 = 4, 2 4 = 16, 2 6 = 64,...
It is divided in terms of... When the value of x is 2 2j , the value of y is 3·2 j+1 , and when the value of x is 2 2j+2 , the value of y is 3·2 j+1 . The value of y corresponding to the section between points 2 2j and 2 2j+2 on the horizontal axis is the straight line connecting the points (2 2j , 3・2 j ) and (2 2j+2 , 3・2 j+1 ) It is approximated by the value of y above. This straight line is y=3(2 j+1 −2 j )/2 2j+2 −2 2j (x−2 2j
)+3・2 j = 1/2j+2 j+1 (3).

式(1)と式(3)とは同じであることに着目される。
すなわち、式(1)は第3図のグラフにおいて、xが
2jと22j+2の間にあるときのy=3√の近似値を
表わしていることになる。
It is noted that equation (1) and equation (3) are the same.
In other words, equation (1) means that x is
This represents an approximate value of y=3√ when it is between 2j and 2 2j+2 .

第1図において、右シフトレジスタ1と零判定
回路4の役割は、整数xが第3図の横軸上のどの
区間にあるかを判定することにある。すなわち、
xを2ビツト右にシフトさせて零になればxは22
より小さい数、すなわち1、2、3のいずれかで
あり、4ビツト右シフトさせて零になればxは24
より小さい数、すなわち1、2、…、15のいずれ
かである。一般に、xを2jビツト右へシフトさせ
て零になればxは22より小さい数である。よつ
て、xを2ビツトずつ順番に右へシフトさせて零
になるかどうかを調べれば、22jで区切つた区間
のいずれかにxが含まれるかがわかる。
In FIG. 1, the role of the right shift register 1 and the zero determination circuit 4 is to determine in which interval on the horizontal axis of FIG. 3 the integer x is located. That is,
If x is shifted to the right by 2 bits and becomes zero, x becomes 2 2
If it is a smaller number, i.e. 1, 2, or 3, and is shifted to the right by 4 bits and becomes zero, then x is 2 4
It is a smaller number, i.e. 1, 2,..., 15. Generally, if x is shifted to the right by 2j bits and becomes zero, then x is a number smaller than 22 . Therefore, by sequentially shifting x to the right by 2 bits and checking whether it becomes zero, it can be determined whether x is included in any of the intervals divided by 2 2j .

第4図は第1図に示した装置の動作を示すフロ
ーチヤートである。第4図において、ステツプS1
でレジスタ1及び2に整数xをセツトし、レジス
タ3に整数2をセツトする。ステツプS2でレジス
タ1の内容を右に2ビツトシフトする。ステツプ
S3でレジスタ1の内容が零か否か判定する。零で
あれば、ステツプS4でレジスタ2とレジスタ3の
内容を加算する。ステツプS3で零でなければ、ス
テツプS5でレジスタ2の内容を右に1ビツトシフ
トし、レジスタ3の内容を左へ1ビツトシフトす
る。レジスタ1の内容が零になる迄、ステツプ
S2、ステツプS3、ステツプS5のループが繰り返
される。
FIG. 4 is a flowchart showing the operation of the apparatus shown in FIG. In Figure 4, step S 1
Integer x is set in registers 1 and 2, and integer 2 is set in register 3. In step S2 , the contents of register 1 are shifted to the right by 2 bits. step
In S3 , it is determined whether the contents of register 1 are zero. If it is zero, the contents of register 2 and register 3 are added in step S4 . If it is not zero in step S3 , the contents of register 2 are shifted to the right by 1 bit, and the contents of register 3 are shifted to the left by 1 bit in step S5 . Step until the contents of register 1 become zero.
The loop of S2, step S3 , and step S5 is repeated.

次に、上記近似計算による誤差eを求めてお
く。
Next, the error e from the above approximate calculation is determined.

xの値が22jと22j+2の間の区間におけるyの誤
差eは、 e=3√−(x/2j+2j+1) と表わされる。従つて、この区間における誤差が
最大となるには、 の時である。式(4)を解くと、 x=9/422j …(5) の時に誤差が最大となる。
The error e of y in the interval where the value of x is between 2 2j and 2 2j+2 is expressed as e=3√−(x/2 j +2 j+1 ). Therefore, to maximize the error in this interval, It's time. When formula (4) is solved, the error becomes maximum when x=9/42 2j (5).

3√に対する誤差eの割合、すなわち相対誤
差Eはe/3√である。式(5)で表わされるxの
値の時の相対誤差Eは となりjに無関係となつて、いずれの区間でも
1/185.56%である。
The ratio of the error e to 3√, that is, the relative error E is e/3√. The relative error E for the value of x expressed by equation (5) is Therefore, it is 1/185.56% in both sections, which is unrelated to j.

第1図の装置による実際の演算では、右シフト
レジスタ2により下位ビツト方向へのjビツトの
シフトで小数点以下が切り拾てられるので、上記
の相対誤差より若干大きくなるが、いずれにして
も、ロボツト等のサーボ制御においては、この程
度の誤差は許容範囲内にある。
In the actual calculation by the apparatus shown in FIG. 1, the right shift register 2 shifts j bits toward the lower bits and cuts off the decimal part, so the relative error is slightly larger than the above, but in any case, In servo control of robots and the like, this degree of error is within the permissible range.

以上の説明により、第1図に示した装置によつ
て整数xの平方根の3倍の近似値がその出力に得
られることがわかる。
From the above explanation, it can be seen that the apparatus shown in FIG. 1 provides an approximate value of three times the square root of the integer x at its output.

なお、一般にK√(Kは定数)の近似値を得
るには、3√の近似値を第1図に示した装置に
より求め、この結果にK/3を乗算器等により乗
算すれば得られる。
Generally, to obtain an approximate value of K√ (K is a constant), you can obtain an approximate value of 3√ using the device shown in Figure 1, and then multiply this result by K/3 using a multiplier, etc. .

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、整数を
2の2の倍数乗で区切ることにより、計算機で実
行の速いシフト演算と加算のみで整数の平方根の
近似計算を、小規模のハードウエアで、且つ高速
に実現でき、しかも誤差を整数のいずれの区間で
もほぼ同程度に収めることのできる関数発生装置
が得られる。
As explained above, according to the present invention, by dividing integers into multiples of 2 to the power of 2, approximation of the square root of an integer can be performed using small-scale hardware using only shift operations and additions that are quick to execute on a computer. , a function generator can be obtained that can be realized at high speed and can keep errors to approximately the same level in any interval of integers.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例による関数発生装置
を示すブロツク図、第2図は本発明の適用分野の
1つであるロボツトのサード制御における制御対
象の位置と速度の関係の一例を示すグラフ、第3
図はy=3√のグラフ、第4図は第1図に示し
た装置の動作を示すフローチヤートである。 1……右シフトレジスタ、2……右シフトレジ
スタ、3……左シフトレジスタ、4……零判定回
路、5……加算回路、C1,C2……シフト指令信
号。
FIG. 1 is a block diagram showing a function generator according to an embodiment of the present invention, and FIG. 2 shows an example of the relationship between the position and speed of a controlled object in third-party control of a robot, which is one of the fields of application of the present invention. Graph, 3rd
The figure is a graph for y=3√, and FIG. 4 is a flowchart showing the operation of the apparatus shown in FIG. 1...Right shift register, 2...Right shift register, 3...Left shift register, 4...Zero determination circuit, 5...Addition circuit, C1 , C2 ...Shift command signal.

Claims (1)

【特許請求の範囲】 1 初期状態で所与の整数を格納し、第1の周期
で与えられる第1のシフト指令信号に応じて該整
数を下位ビツト方向に1ビツトずつシフトする第
1のシフトレジスタ、 初期状態で該整数と同値の整数を格納し、該第
1の周期の2倍の周期で与えられる第2のシフト
指令信号に応じて該整数を下位ビツト方向に1ビ
ツトずつシフトする第2のシフトレジスタ、 初期状態で整数2を格納し、該第2のシフト指
令信号に応じて該整数2を上位ビツト方向に1ビ
ツトずつシフトする第3のシフトレジスタ、 該第1のシフトレジスタの内容が零になつたこ
とを検出する零判定回路、及び 該零判定回路の検出出力に応じて、該第2のシ
フトレジスタの内容と該第3のシフトレジスタの
内容とを加算する加算回路を具備し、該加算回路
の出力に、該初期状態での所与の整数の平方根の
3倍の近似値を得るようにした関数発生装置。
[Claims] 1. A first shift in which a given integer is stored in an initial state and the integer is shifted one bit at a time in the direction of lower bits in response to a first shift command signal given in a first cycle. A register, which stores an integer having the same value as the integer in an initial state, and shifts the integer one bit at a time toward the lower bits in response to a second shift command signal given at a cycle twice as long as the first cycle. a third shift register that stores an integer 2 in an initial state and shifts the integer 2 bit by bit in the direction of higher bits in response to the second shift command signal; a zero judgment circuit that detects that the content has become zero; and an addition circuit that adds the contents of the second shift register and the third shift register according to the detection output of the zero judgment circuit. A function generating device, comprising: obtaining an approximate value three times the square root of a given integer in the initial state as the output of the adding circuit.
JP14851984A 1984-07-19 1984-07-19 Function generator Granted JPS6128135A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14851984A JPS6128135A (en) 1984-07-19 1984-07-19 Function generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14851984A JPS6128135A (en) 1984-07-19 1984-07-19 Function generator

Publications (2)

Publication Number Publication Date
JPS6128135A JPS6128135A (en) 1986-02-07
JPH0241764B2 true JPH0241764B2 (en) 1990-09-19

Family

ID=15454587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14851984A Granted JPS6128135A (en) 1984-07-19 1984-07-19 Function generator

Country Status (1)

Country Link
JP (1) JPS6128135A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084742A (en) * 1994-04-06 2000-07-04 Fujitsu Limited Drive control apparatus for a disk drive

Also Published As

Publication number Publication date
JPS6128135A (en) 1986-02-07

Similar Documents

Publication Publication Date Title
KR940001571B1 (en) Digital pwm waveform generator
JPH0627653B2 (en) Position and speed detection method and device
CN115509135A (en) Laser scanning galvanometer model prediction control method and system
US4243924A (en) System for interpolating an arc for a numerical control system
KR920003479B1 (en) Method and apparatus for piecewise curve approximation
JPH0241764B2 (en)
JPS63184135A (en) Elementary function arithmetic unit
JPS6228872A (en) Trigonometric function generating processor
JP2538645B2 (en) Curved line approximation device
JPH0326858B2 (en)
JPS59191608A (en) Improvement in processing through put speed
JPS60156107A (en) Track correcting method of robot hand
JPS59117479A (en) Speed detecting system for servo motor
JPH07209017A (en) Signal evaluation device
SU602918A1 (en) Circular interpolator
SU1305671A1 (en) Device for calculating values of function z=arccos y/x
KR100228576B1 (en) Array type coordination rotary digital computer circuit
SU792261A1 (en) Digital apparatus for calculating trigonometric coefficients
SU1070571A1 (en) Cyclic correlator
SU1476462A1 (en) Sine and cosine function pipeline computer
JPH0560808A (en) Period measuring instrument, frequency measuring instrument, period and frequency measuring method, and meter driving device
JPH02148102A (en) Controller
SU1233109A1 (en) Device for checking amplitude and phase frequency characteristics of mechanical systems
SU1571624A1 (en) Device for restoration of function
JPS5926970B2 (en) Digital differential analyzer