JPH0240599Y2 - - Google Patents
Info
- Publication number
- JPH0240599Y2 JPH0240599Y2 JP1982173382U JP17338282U JPH0240599Y2 JP H0240599 Y2 JPH0240599 Y2 JP H0240599Y2 JP 1982173382 U JP1982173382 U JP 1982173382U JP 17338282 U JP17338282 U JP 17338282U JP H0240599 Y2 JPH0240599 Y2 JP H0240599Y2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- flip
- flop circuit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Management Or Editing Of Information On Record Carriers (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
【考案の詳細な説明】
本考案は、曲間に無信号部分を自動的に設ける
曲間無信号録音制御回路に関し、特に曲間無信号
録音の進行中にその動作を解除して、そく録音の
開始が行なえる曲間無信号録音制御回路に関する
ものである。[Detailed description of the invention] The present invention relates to an inter-song no-signal recording control circuit that automatically creates no-signal portions between songs, and in particular, cancels its operation while inter-song no-signal recording is in progress to prevent recording. This invention relates to a control circuit for recording without a signal between songs, which can start the recording without any signal between songs.
曲間無信号録音制御回路は、テープレコーダの
録音時にその曲間部に予め定められた一定時間に
わたつて無信号部分を記録するためのものであ
り、再生時にこの無信号部分を検出することによ
つて曲間検出が容易に行なえるものである。 The inter-song no-signal recording control circuit records a no-signal portion for a predetermined period of time between songs during recording with a tape recorder, and detects this no-signal portion during playback. This makes it easy to detect between songs.
この場合、従来一般に用いられている曲間無信
号録音制御回路は、録音中の曲の終了時にオート
エデイタスイツチを一瞬オンすると、自動的に無
信号録音が一定時間行なわれた後に自動的に停止
またはポーズ状態となるものである。 In this case, the commonly used no-signal recording control circuit between songs automatically stops recording after a certain period of time when the auto editor switch is turned on momentarily at the end of the song being recorded. Or it is in a pause state.
しかしながら、上記構成による曲間無信号録音
制御回路は、曲間無信号録音が開始されると、そ
の途中においてはかかる動作の解除は停止または
ポーズ動作にセツトしない限り行なうことができ
ない。この結果、例えばFM放送の録音時等のよ
うに、曲間無信号録音の途中において急拠録音を
行なう場合には、停止またはポーズにセツトする
ことにより曲間無信号録音を解除した後に録音セ
ツトを行なう必要があり、その操作が2重になつ
て操作が繁雑なものとなつてしまう問題を有して
いる。 However, in the inter-song no-signal recording control circuit having the above configuration, once inter-song no-signal recording is started, such operation cannot be canceled during the inter-song no-signal recording unless it is stopped or set to a pause operation. As a result, when performing emergency recording in the middle of no-signal recording between songs, such as when recording FM broadcasts, it is necessary to cancel the no-signal recording between songs by setting to stop or pause, and then set recording. However, there is a problem in that the operations are duplicated and become complicated.
この考案の目的は、曲間無信号録音中において
も、録音操作によつて直接録音が行なえる曲間無
信号録音制御回路を提供することである。 The purpose of this invention is to provide an inter-music no-signal recording control circuit that allows direct recording by a recording operation even during inter-music no-signal recording.
以下、図面を用いてこの考案による曲間無信号
録音制御回路を詳細に説明する。 Hereinafter, the inter-song no-signal recording control circuit according to this invention will be explained in detail with reference to the drawings.
図はこの考案による曲間無信号制御回路の一実
施例を示す回路図である。同図においてS1はプル
アツプ抵抗R1を介して電源Vccとアース間に接続
されたエデイタスイツチ、S2はプルアツプ抵抗
R2を介して電源Vccとアース間に接続された録音
スイツチ、FF1は録音スイツチS2の出力によつて
セツトされるフリツプフロツプ回路であつて、図
示しない停止スイツチから供給されるリセツト入
力信号Aによりリセツトされる。G1はエデイタ
スイツチS1の出力とフリツプフロツプ回路FF1の
リセツト出力とを入力とするナンドゲート、
FF2はナンドゲートG1の出力によりセツトされる
フリツプフロツプ回路、Tはフリツプフロツプ回
路FF2のセツト出力によつてトリガされ、予め定
められた曲間無信号期間としての時間tを計時す
るタイマ、G2は録音スイツチS2の出力とフリツ
プフロツプ回路FF2のリセツト出力を入力とす
るアンドゲート、G3はタイマTの出力とアンド
ゲートG2の出力を入力として、その出力によつ
てフリツプフロツプ回路FF2をリセツトするノア
ゲート、Bはテープレコーダであつて、フリツプ
フロツプ回路FF1のセツト出力QとタイマTの出
力によつて制御される入力部Xと、フリツプフロ
ツプ回路FF2のセツト出力Qとフリツプフロツプ
回路FF1のセツト出力Qによつて制御される録音
信号系Yとによつて構成されている。そして、こ
の場合における入力部Xは電子制御によつて駆動
されるものである。 The figure is a circuit diagram showing an embodiment of the inter-music no-signal control circuit according to this invention. In the figure, S1 is an editor switch connected between the power supply Vcc and ground via a pull-up resistor R1 , and S2 is a pull-up resistor.
The recording switch FF1 connected between the power supply Vcc and ground via R2 is a flip-flop circuit set by the output of the recording switch S2 , and the reset input signal A is supplied from a stop switch (not shown). It is reset by G1 is a NAND gate whose inputs are the output of editor switch S1 and the reset output of flip-flop circuit FF1 ;
FF2 is a flip-flop circuit that is set by the output of the NAND gate G1 , T is a timer that is triggered by the set output of the flip-flop circuit FF2 and measures a predetermined time t as a no-signal period between songs, and G2. is an AND gate whose inputs are the output of the recording switch S2 and the reset output of the flip-flop circuit FF2 , and G3 is an AND gate whose inputs are the output of the timer T and the output of the AND gate G2 . The resetting NOR gate, B, is a tape recorder with an input X controlled by the set output Q of the flip-flop circuit FF1 and the output of the timer T, and the set output Q of the flip-flop circuit FF2 and the output of the flip-flop circuit FF1 . The recording signal system Y is controlled by the set output Q. The input section X in this case is driven by electronic control.
このように構成された回路において、まず録音
スイツチS2が操作されてオンすると、その出力が
“L”となつてフリツプフロツプ回路FF1がセツ
トされる。フリツプフロツプ回路FF1がセツトさ
れると、そのセツト出力Qによつて入力部Xおよ
び録音信号系Yが制御されてテープレコーダBが
録音モードにセツトされる。 In the circuit constructed as described above, when the recording switch S2 is first operated and turned on, its output becomes "L" and the flip-flop circuit FF1 is set. When the flip-flop circuit FF1 is set, its set output Q controls the input section X and the recording signal system Y, and the tape recorder B is set to the recording mode.
この状態で目的とする曲の録音が行なわれ、曲
の終了に応じてエデイタスイツチS1が閉じられる
と、フリツプフロツプ回路FF1のリセツト出力
は“L”であるために、ナンドゲートG1の出力
によつてフリツプフロツプ回路FF2がセツトされ
る。このようにしてフリツプフロツプ回路FF2が
セツトされると、そのセツト出力Qによつて録音
信号系Yが制御されて録音信号に対するミユート
がかけられて無信号録音が行なわれると共に、タ
イマTがトリガされて無信号録音期間としての時
間tの計時を開始する。そして、タイマTが時間
tの計時を終了して出力を発生すると、入力部X
がポーズモードにセツトされると共に、フリツプ
フロツプ回路FF2がリセツトされて録音信号系Y
に対するミユート制御が解除される。従つて、テ
ープレコーダBは全体として録音ポーズモードと
なる。 When the desired song is recorded in this state and the editor switch S1 is closed in response to the end of the song, the reset output of the flip-flop circuit FF1 is "L", so the output of the NAND gate G1 is Therefore, flip-flop circuit FF2 is set. When the flip-flop circuit FF2 is set in this way, the recording signal system Y is controlled by the set output Q, and the recording signal is muted to perform no-signal recording, and the timer T is triggered. Then, measurement of time t as a no-signal recording period is started. Then, when the timer T finishes counting the time t and generates an output, the input section
At the same time, the flip-flop circuit FF2 is reset and the recording signal system Y is set to pause mode.
Mute control for is canceled. Therefore, the tape recorder B as a whole enters the recording pause mode.
次に、曲間無信号録音中、つまり、フリツプフ
ロツプ回路FF1,FF2のセツト時に急拠録音の必
要に伴つて録音スイツチS2が一瞬閉じられると、
アンドゲートG2の両入力が共に“L”となり、
これに伴つて出力が“H”となる。アンドゲート
G2の入力が“H”になると、ノアゲートG3の出
力が“L”となつてフリツプフロツプ回路FF2が
リセツトされる。この結果、フリツプフロツプ回
路FF2のセツト出力Qが“L”に反転するため
に、録音信号系Yのミユート制御が解除されて直
接録音がそく実行されることになる。従つてこの
場合においては、曲間無信号録音の期間中おいて
も、録音スイツチS2のみを操作する1動作を実行
するのみで、曲間無信号録音が解除されて直接録
音がそく実行されることになり、その操作が従来
に比較して大幅に簡略化されることになる。 Next, during no-signal recording between songs, that is, when the flip-flop circuits FF 1 and FF 2 are set, the recording switch S 2 is momentarily closed due to the need for emergency recording.
Both inputs of AND gate G 2 become “L”,
Along with this, the output becomes "H". and gate
When the input of G2 becomes "H", the output of NOR gate G3 becomes "L" and the flip-flop circuit FF2 is reset. As a result, the set output Q of the flip-flop circuit FF2 is inverted to "L", so that the mute control of the recording signal system Y is canceled and direct recording is immediately executed. Therefore, in this case, even during the inter-song no-signal recording period, simply by operating the recording switch S2 , the inter-song no-signal recording will be canceled and direct recording will begin immediately. This means that the operation will be greatly simplified compared to the conventional method.
なお、タイマTはフリツプフロツプ回路FF2の
セツト出力Qが“L”に反転することによりその
計時動作を停止してリセツトされるために、その
出力は発生されない。 Incidentally, since the timer T is reset by stopping its timing operation when the set output Q of the flip-flop circuit FF2 is inverted to "L", no output is generated.
以上説明したように、この考案による曲間無信
号録音制御回路によれば、曲間無信号録音の期間
中においても、録音スイツチを一瞬操作するのみ
で急拠録音がそく実行されることなり、その操作
が従来に比較して大幅に簡略化される優れた効果
を有する。 As explained above, according to the inter-song no-signal recording control circuit according to this invention, even during the inter-song no-signal recording period, emergency recording can be quickly executed by simply operating the recording switch momentarily. This has an excellent effect in that the operation is greatly simplified compared to the conventional method.
図はこの考案による曲間無信号録音制御回路の
一実施例を示す回路図である。
S1……エデイタスイツチ、S2……録音スイツ
チ、G1……ナンドゲート、G2……アンドゲート、
G3……ノアゲート、FF1,FF2……フリツプフロ
ツプ回路、T……タイマ、B……テープレコー
ダ。
The figure is a circuit diagram showing an embodiment of the inter-song no-signal recording control circuit according to this invention. S 1 ……Editor switch, S 2 ……Record switch, G 1 ……Nand gate, G 2 ……And gate,
G 3 ... Noah gate, FF 1 , FF 2 ... flip-flop circuit, T ... timer, B ... tape recorder.
Claims (1)
間無信号録音制御回路において、録音スイツチの
出力によりセツトされてテープレコーダを録音モ
ードにセツトする第1フリツプフロツプ回路と、
この第1フリツプフロツプ回路のセツト期間にエ
デイタスイツチが操作された時のみセツトされて
録音信号をミユート制御する第2フリツプフロツ
プ回路と、この第2フリツプフロツプ回路のセツ
ト出力により動作を開始して曲間無信号録音期間
を計時すると出力を発生してテープレコーダを録
音ポーズにセツトすると共に前記第2フリツプフ
ロツプ回路をリセツトするタイマと、前記第2フ
リツプフロツプ回路のセツト期間に前記録音スイ
ツチが操作されたことを検出して前記第2フリツ
プフロツプ回路をリセツトする第2ゲート回路と
を備えた曲間無信号録音制御回路。 A first flip-flop circuit that is set by the output of the recording switch to set the tape recorder in recording mode in an inter-song no-signal recording control circuit that includes an editor switch and a recording switch;
The second flip-flop circuit is set only when the editor switch is operated during the set period of the first flip-flop circuit to mute the recording signal, and the second flip-flop circuit starts operating by the set output of the second flip-flop circuit to ensure that there is no signal between songs. a timer that generates an output when the recording period is counted to set the tape recorder to a recording pause and reset the second flip-flop circuit; and a timer that detects that the recording switch is operated during the setting period of the second flip-flop circuit. and a second gate circuit for resetting the second flip-flop circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17338282U JPS5978541U (en) | 1982-11-15 | 1982-11-15 | Inter-song no-signal recording control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17338282U JPS5978541U (en) | 1982-11-15 | 1982-11-15 | Inter-song no-signal recording control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5978541U JPS5978541U (en) | 1984-05-28 |
| JPH0240599Y2 true JPH0240599Y2 (en) | 1990-10-30 |
Family
ID=30377719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17338282U Granted JPS5978541U (en) | 1982-11-15 | 1982-11-15 | Inter-song no-signal recording control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5978541U (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5792449A (en) * | 1980-11-27 | 1982-06-09 | Akai Electric Co Ltd | Tape recorder |
-
1982
- 1982-11-15 JP JP17338282U patent/JPS5978541U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5978541U (en) | 1984-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0115002Y2 (en) | ||
| JPH0240599Y2 (en) | ||
| US4463393A (en) | Repeat playback device for tape recorder | |
| JPH0110799Y2 (en) | ||
| JPS59101052A (en) | Automatic recording stop circuit | |
| JPS6171420A (en) | tape recorder | |
| JPH0244341Y2 (en) | ||
| JPH0731407Y2 (en) | Sleep timer device | |
| JPS6325549Y2 (en) | ||
| KR900004186Y1 (en) | VCR Power Switching Circuit | |
| JPS6020182Y2 (en) | Tape recorder pause device | |
| JPH0110760Y2 (en) | ||
| JPS6235Y2 (en) | ||
| JPH0514358Y2 (en) | ||
| JPH0110761Y2 (en) | ||
| KR870002314Y1 (en) | Non-signal record blank formation circuit | |
| JPH0430665Y2 (en) | ||
| JPS5945606A (en) | Timer recording system | |
| JPS6128260Y2 (en) | ||
| JPS624913Y2 (en) | ||
| JPS6035306Y2 (en) | Mode control circuit | |
| JPH0422443Y2 (en) | ||
| JPS6020173Y2 (en) | Magnetic recording and playback device with echo effect circuit | |
| JPS5826342A (en) | tape recorder | |
| JPS624Y2 (en) |