JPH0238007B2 - - Google Patents

Info

Publication number
JPH0238007B2
JPH0238007B2 JP57234264A JP23426482A JPH0238007B2 JP H0238007 B2 JPH0238007 B2 JP H0238007B2 JP 57234264 A JP57234264 A JP 57234264A JP 23426482 A JP23426482 A JP 23426482A JP H0238007 B2 JPH0238007 B2 JP H0238007B2
Authority
JP
Japan
Prior art keywords
attenuator
attenuators
program
circuit
switching times
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57234264A
Other languages
Japanese (ja)
Other versions
JPS59125108A (en
Inventor
Nobuyuki Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP23426482A priority Critical patent/JPS59125108A/en
Publication of JPS59125108A publication Critical patent/JPS59125108A/en
Publication of JPH0238007B2 publication Critical patent/JPH0238007B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/001Digital control of analog signals

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 この発明はプログラムアツテネータを構成する
複数のアツテネータのうち所望のアツテネータを
組み合せて信号源が出力する信号の減衰量を制御
するプログラムアツテネータの制御回路に係り、
特に前記プログラムアツテネータの総切換回数を
表示または報知してこの総切換回数を操作者に知
らせるようにしたプログラムアツテネータの制御
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control circuit for a program attenuator that controls the amount of attenuation of a signal output from a signal source by combining desired attenuators among a plurality of attenuators constituting the program attenuator.
In particular, the present invention relates to a control circuit for a program attenuator that displays or notifies the total number of times the program attenuator has been switched to notify an operator of the total number of times the program attenuator has been switched.

被テスト機器にテスト用の信号を供給する信号
発生器においては、通常この信号発生器の出力段
側に複数のアツテネータから構成されるプログラ
ムアツテネータを設け、キー入力された出力レベ
ルデータに基づいて前記複数のアツテネータの組
み合せを変えて被テスト機器に供給する信号のレ
ベルを制御するようになつている。
In a signal generator that supplies test signals to a device under test, a program attenuator consisting of a plurality of attenuators is usually installed on the output stage side of the signal generator, and a program attenuator consisting of a plurality of attenuators is usually installed on the output stage side of the signal generator. The level of the signal supplied to the device under test is controlled by changing the combination of the plurality of attenuators.

第1図はこのようなプログラムアツテネータを
用いた信号発生器の回路構成例を示すブロツク図
である。この図において、1はプログラムアツテ
ネータであり、このプログラムアツテネータ1は
順次直列に接続された60dBアツテネータ2〜
10dBアツテネータ5および8dBアツテネータ6
〜1dBアツテネータ9から構成され、これらの
60dBアツテネータ2〜1dBアツテネータ9の組
み合せにより増幅器10を介して供給される信号
源11からの信号を所定値まで減衰させて出力端
12から出力する。そしてこの場合、キー入力回
路13を介して新たな出力レベルを設定すれば、
中央処理回路14がこの出力レベルを対応する
dB値に変換して表示回路15に表示すると共に、
このdB値からオン状態にするアツテネータとオ
フ状態にするアツテネータとの組み合せを求め、
これをアツテネータ制御回路16に供給してプロ
グラムアツテネータ1の各同軸スイツチ17〜2
4のうち必要なものを切換え、出力端12から出
力される信号のレベルを新たな出力レベルに設定
しなおす。
FIG. 1 is a block diagram showing an example of a circuit configuration of a signal generator using such a program attenuator. In this figure, 1 is a program attenuator, and this program attenuator 1 is connected to 60 dB attenuators 2 to 60 dB attenuators connected in series.
10dB attenuator 5 and 8dB attenuator 6
It consists of ~1dB attenuator 9, and these
A combination of 60 dB attenuator 2 to 1 dB attenuator 9 attenuates the signal from signal source 11 supplied via amplifier 10 to a predetermined value and outputs it from output terminal 12. In this case, if a new output level is set via the key input circuit 13,
The central processing circuit 14 corresponds to this output level.
While converting it into a dB value and displaying it on the display circuit 15,
From this dB value, find the combination of the attenuator to turn on and the attenuator to turn off,
This is supplied to the attenuator control circuit 16 to control each coaxial switch 17 to 2 of the program attenuator 1.
4, and reset the level of the signal output from the output terminal 12 to a new output level.

ところでこのような信号発生器に用いられてい
るプログラムアツテネータ1は機械的な接点を有
する同軸スイツチ17〜24の切換えによつてそ
の減衰量を変化させるものであるから、各スイツ
チの切換回数が増すにつれて電気回路部分に比べ
て故障率が高く、これらの故障率を低下させない
限り、装置全体の故障率を低下させることはでき
ない。
By the way, since the program attenuator 1 used in such a signal generator changes its attenuation amount by switching coaxial switches 17 to 24 having mechanical contacts, the number of times each switch is switched is As the number increases, the failure rate is higher than that of the electric circuit portion, and unless these failure rates are reduced, the failure rate of the entire device cannot be reduced.

この発明は上記の点に鑑み、プログラムアツテ
ネータの故障に起因する装置全体の故障率を低下
させることができると共に、このプログラムアツ
テネータの故障予知および故障した時の原因調査
並びに信頼性等のフイールドデータをも把握する
ことができるプログラムアツテネータの制御回路
を提供することを目的としている。
In view of the above points, the present invention is capable of reducing the failure rate of the entire device due to a failure of the program attenuator, and is also capable of predicting the failure of the program attenuator, investigating the cause of failure, and improving reliability, etc. It is an object of the present invention to provide a control circuit for a program attenuator that can also grasp data.

そして、この発明によるプログラムアツテネー
タの制御回路は、プログラムアツテネータを構成
する複数のアツテネータのうち所望のアツテネー
タを組み合わせて信号源が出力する信号の減衰量
を制御するプログラムアツテネータの制御回路に
おいて、 前記複数のアツテネータそれぞれの切換回数を
計数し、各アツテネータ毎の総切換回数を記憶す
るメモリ回路と、 このメモリ回路をバツクアツプして各計数値及
び切換回数値を記憶保持させるバツクアツプ用の
電源回路と、 所定の減衰量を得るための入力データに応じて
前記複数のアツテネータの組み合わせを変える手
段と、前記アツテネータの組み合わせが変わる毎
に前記各アツテネータの総切換回数を更新して前
記メモリ回路に新たな切換回数を記憶する手段
と、前記メモリ回路に記憶された新たな切換回数
を報知する手段とを備えた中央処理回路とを具備
したことを特徴としている。
A program attenuator control circuit according to the present invention is a program attenuator control circuit that controls the attenuation amount of a signal output from a signal source by combining desired attenuators among a plurality of attenuators constituting the program attenuator. a memory circuit that counts the number of times each of the plurality of attenuators has been switched and stores the total number of times that each attenuator has been switched; and a backup power supply circuit that backs up this memory circuit to store and store each counted value and the number of times that each of the attenuators has been switched. , means for changing the combination of the plurality of attenuators according to input data to obtain a predetermined amount of attenuation, and means for updating the total switching number of each attenuator each time the combination of the attenuators changes, and storing new information in the memory circuit. The present invention is characterized by comprising a central processing circuit having means for storing the number of switching times and means for notifying the new number of switching times stored in the memory circuit.

以下この発明を図面に示す一実施例にしたがつ
て説明する。
The present invention will be described below with reference to an embodiment shown in the drawings.

第2図はこの発明によるプログラムアツテネー
タの制御回路を用いた信号発生器の一回路構成例
を示すブロツク図である。この図において、11
は設定された振幅および周波数の信号を発生する
信号源であり、この信号源11の出力は増幅器1
0で増幅されてプログラムアツテネータ1aの
60dBアツテネータ2に供給される。60dBアツテ
ネータ2は60dB減衰器25とこの60dB減衰器2
5の入力端および出力端に各々接続される第1、
第2接点17a,17bを有する同軸スイツチ1
7とから構成されるものであり、この同軸スイツ
チ17の共通接点17cに得られる信号は40dB
アツテネータ3に供給される。40dBアツテネー
タ3は上述した60dBアツテネータ2と同様に構
成されるものであり、この40dBアツテネータ3
の出力は前記60dBアツテネータ2および40dBア
ツテネータ3と同様に構成される20dBアツテネ
ータ4、10dBアツテネータ5を順次介して次段
のプログラムアツテネータ1bに供給される。プ
ログラムアツテネータ1bはプログラムアツテネ
ータ1aの出力を前記60dBアツテネータ2〜
10dBアツテネータ5と同様な8dBアツテネータ
6〜1dBアツテネータ9を順次通過させて出力端
子12から出力する。
FIG. 2 is a block diagram showing an example of the circuit configuration of a signal generator using the program attenuator control circuit according to the present invention. In this figure, 11
is a signal source that generates a signal with a set amplitude and frequency, and the output of this signal source 11 is sent to the amplifier 1.
0 and the program attenuator 1a.
Supplied to 60dB attenuator 2. 60dB attenuator 2 is 60dB attenuator 25 and this 60dB attenuator 2
a first connected to the input end and the output end of 5, respectively;
Coaxial switch 1 with second contacts 17a, 17b
The signal obtained at the common contact 17c of this coaxial switch 17 is 40 dB.
It is supplied to the attenuator 3. The 40dB attenuator 3 is configured similarly to the 60dB attenuator 2 described above, and this 40dB attenuator 3
The output is supplied to the next stage program attenuator 1b via a 20 dB attenuator 4 and a 10 dB attenuator 5, which are configured similarly to the 60 dB attenuator 2 and 40 dB attenuator 3. The program attenuator 1b converts the output of the program attenuator 1a into the 60 dB attenuator 2 to
The signal is sequentially passed through an 8 dB attenuator 6 to a 1 dB attenuator 9 similar to the 10 dB attenuator 5 and outputted from the output terminal 12.

また、13は前記プログラムアツテネータ1
a,1bの減衰量を入力するためのキー入力回路
であり、このキー入力回路13から入力されたデ
ータ(入力データ)は中央処理回路14に供給さ
れる。中央処理回路14はマイクロプロセツサな
どから構成され、前記キー入力回路13からの入
力データに基づいてプログラムアツテネータ1
a,1bを制御するものであり、この中央処理回
路14の出力はアツテネータ制御回路16に供給
される。アツテネータ制御回路16は前記中央処
理回路14が出力する組み合せデータに基づいて
プログラムアツテネータ1a,1b内の各アツテ
ネータ2〜9を駆動するものであり、このアツテ
ネータ制御回路16の各出力は各々対応する同軸
スイツチ17〜24に供給され、これらの各出力
により各同軸スイツチ17〜24のオン/オフが
制御される。例えば、前記中央処理回路14が
60dBアツテネータ2と8dBアツテネータ6とを
オンにする組み合せデータを出力した場合、この
アツテネータ制御回路16は60dBアツテネータ
2の同軸スイツチ17と8dBアツテネータ6の同
軸スイツチ21にオン信号を供給して同軸スイツ
チ17の共通接点17cと第2接点17bとを接
続させると共に、同軸スイツチ21の共通接点2
1cと第2接点21bとを接続させる。これによ
り、プログラムアツテネータ1aの減衰量は
60dBになり、かつプログラムアツテネータ1b
の減衰量は8dBとなる。
Further, 13 is the program attenuator 1
This is a key input circuit for inputting the attenuation amounts of a and 1b, and the data (input data) input from this key input circuit 13 is supplied to the central processing circuit 14. The central processing circuit 14 is composed of a microprocessor, etc., and executes the program attenuator 1 based on the input data from the key input circuit 13.
a and 1b, and the output of this central processing circuit 14 is supplied to an attenuator control circuit 16. The attenuator control circuit 16 drives each attenuator 2 to 9 in the program attenuators 1a and 1b based on the combination data output from the central processing circuit 14, and each output of this attenuator control circuit 16 corresponds to The signals are supplied to coaxial switches 17-24, and the on/off of each coaxial switch 17-24 is controlled by each output. For example, the central processing circuit 14
When the combination data that turns on the 60 dB attenuator 2 and the 8 dB attenuator 6 is output, the attenuator control circuit 16 supplies an on signal to the coaxial switch 17 of the 60 dB attenuator 2 and the coaxial switch 21 of the 8 dB attenuator 6, and turns on the coaxial switch 17. The common contact 17c of the coaxial switch 21 and the second contact 17b are connected, and the common contact 2 of the coaxial switch 21 is connected.
1c and the second contact 21b are connected. As a result, the attenuation amount of the program attenuator 1a is
60dB and program attenuator 1b
The attenuation amount is 8dB.

また前記中央処理回路14の出力は表示回路1
5にも供給される。表示回路15はLCD(液晶表
示素子)およびこのLCDを駆動する駆動回路な
どから構成されるものであり、前記中央処理回路
14がデータ及び各アツテネータ2〜9毎の総切
換回数データとアツテネータ全体の総切換回数デ
ータを表示する。
Further, the output of the central processing circuit 14 is output from the display circuit 1.
5 is also supplied. The display circuit 15 is composed of an LCD (liquid crystal display element), a drive circuit for driving this LCD, etc., and the central processing circuit 14 stores data, the total switching number data for each attenuator 2 to 9, and the total number of switching times for each of the attenuators 2 to 9. Displays total switching count data.

また前記中央処理回路14の出力はメモリ33
にも供給される。メモリ33はこの中央処理回路
14の処理結果を記憶するRAM(ランダムアク
セスメモリ)などから構成されるものであり、前
記中央処理回路14が第1〜第8の読出し信号を
出力した時に記憶している各アツテネータ2〜9
の総切換回数データ2−a〜9−aを読み出して
前記中央処理回路14に供給し、またこの中央処
理回路14が第1〜第8の書込み信号を出力した
時にこれら第1〜第8の書込み信号に対応して出
力される新たな総切換回数データ2−a〜9−a
を各々対応する記憶エリアに記憶する。そしてこ
の場合、このメモリ33は電池(あるいはバツテ
リ)などのバツクアツプ電源34によりバツクア
ツプされ、信号発生器の主電源スイツチ(図示
略)が断となつた場合にもこのメモリ33に記憶
されている各総切換回数データ2−a〜9−aが
保護される。
Further, the output of the central processing circuit 14 is stored in the memory 33.
Also supplied. The memory 33 is composed of a RAM (random access memory) etc. that stores the processing results of the central processing circuit 14, and stores the results when the central processing circuit 14 outputs the first to eighth read signals. Each attenuator 2 to 9
The total switching number data 2-a to 9-a are read out and supplied to the central processing circuit 14, and when the central processing circuit 14 outputs the first to eighth write signals, the first to eighth New total switching count data 2-a to 9-a output in response to the write signal
are stored in respective corresponding storage areas. In this case, this memory 33 is backed up by a backup power source 34 such as a battery (or battery), so that even if the main power switch (not shown) of the signal generator is cut off, the information stored in this memory 33 is Total switching number data 2-a to 9-a are protected.

次に以上の構成になるこの実施例の動作を第3
図イに示すアツテネータ切換モードにおけるフロ
チヤートおよび第3図ロに示す表示モードにおけ
るフロチヤートを参照しながら説明する。
Next, the operation of this embodiment with the above configuration will be explained in the third section.
This will be explained with reference to the flowchart in the attenuator switching mode shown in Figure A and the flowchart in the display mode shown in Figure 3B.

まず、アツテネータ切換モードにおいては、入
力キーが操作されると、キー入力回路13からこ
の操作内容を示す入力データが出力されて中央処
理回路14に供給される。これにより、中央処理
回路14は第3図イに示すステツプS1、S2を実
行した後に、入力データの示す総減衰量を求めて
出力レベルを表示回路15に表示させると共に
(ステツプS3、S4)、この後ステツプS5において
総減衰量からオン状態にするアツテネータとオフ
状態にするアツテネータとを求める。次いで、こ
の中央処理回路14はステツプS6を実行してス
テツプS5において求めた各アツテネータのオ
ン/オフデータ(組み合せデータ)をアツテネー
タ制御回路16に出力してプログラムアツテネー
タ1a,1bの減衰量をキー入力回路13を介し
て入力された量と一致させる。そして次に、ステ
ツプS7を実行して前回のアツテネータ切換モー
ドにおける各アツテネータ2〜9のオン/オフ状
態と今回のアツテネータ切換モードにおいて得ら
れた各アツテネータ2〜9のオン/オフ状態とを
比較し、これらが完全に一致していない場合にス
テツプS8を実行して一致していないアツテネー
タに対応する読出し信号を出力してメモリ33に
記憶されている各総切換回数データを読出すと共
に、これに「1」を加算し、この加算結果を書込
み信号と共に出力してメモリ33に書き込む(ス
テツプS9)。
First, in the attenuator switching mode, when an input key is operated, input data indicating the content of the operation is outputted from the key input circuit 13 and supplied to the central processing circuit 14 . As a result, the central processing circuit 14 executes steps S1 and S2 shown in FIG. Thereafter, in step S5, the attenuators to be turned on and the attenuators to be turned off are determined from the total attenuation amount. Next, the central processing circuit 14 executes step S6 and outputs the on/off data (combination data) of each attenuator obtained in step S5 to the attenuator control circuit 16 to key the attenuation amount of the program attenuators 1a and 1b. The amount is made to match the amount input via the input circuit 13. Next, step S7 is executed to compare the on/off state of each attenuator 2 to 9 obtained in the previous attenuator switching mode with the on/off state of each attenuator 2 to 9 obtained in the current attenuator switching mode. , if these do not completely match, execute step S8 to output a read signal corresponding to the attenuator that does not match, read out each total switching number data stored in the memory 33, and also "1" is added, and the addition result is output together with the write signal and written into the memory 33 (step S9).

以下入力キーが操作される毎に、上述した動作
がくり返し実行される。したがつて、プログラム
アツテネータ1a,1b内の各アツテネータ2〜
9のいずれかを切換えれば、この切換られたアツ
テネータの総切換回数がインクリメントされてメ
モリ33に再記憶される。
Thereafter, each time the input key is operated, the above-described operation is repeatedly executed. Therefore, each attenuator 2 to 2 in the program attenuators 1a and 1b
9, the total number of times the attenuator has been switched is incremented and re-stored in the memory 33.

一方キー入力回路13を介して表示モードを選
択した場合においては、ステツプS10を介してス
テツプS11〜S19が順次実行されてメモリ33に
記憶されている10dBアツテネータの総切換回数
データ9−a〜60dBアツテネータの総切換回数
データ2−aが表示回路15によつて表示され
る。
On the other hand, when the display mode is selected via the key input circuit 13, steps S11 to S19 are sequentially executed via step S10, and the total switching number data 9-a to 60 dB of the 10 dB attenuator stored in the memory 33 is obtained. The display circuit 15 displays data 2-a on the total number of times the attenuator is switched.

このように、このプログラムアツテネータの制
御回路においてはプログラムアツテネータ1a,
1b内の各アツテネータ2〜9の総切換回数デー
タ2−a〜9−aをメモリ33に記憶させると共
に、各アツテネータ2〜9が切換えられた時に対
応する総切換回数データ2−a〜9−aに「1」
を加算してこれらを更新するようにしたので、こ
れらのプログラムアツテネータ1a,1bをセツ
トした時にメモリ33内の総切換回数データ2−
a〜9−aを「0」にセツトするだけで各アツテ
ネータ2〜9の総切換回数値を得ることができる
と共に、表示回路15によつてこれを表示させる
ようにしたので、各アツテネータ2〜9の寿命が
来る前にこれを操作者に知らせることができる。
したがつて、寿命500万回のアツテネータを用い
た場合にはこの500万回以下でこれを交換させる
ことができ、各アツテネータ2〜9の故障に起因
する装置全体の故障率を低下させることができ
る。さらにこの場合、表示モードにした時に各ア
ツテネータ2〜9の総切換回数を個別に表示する
ようにしているから、各アツテネータの故障予知
および故障した時の原因調査のフイールドデータ
を把握することができると共に、信頼性などのフ
イールドデータをも把握することができる。
In this way, in the program attenuator control circuit, the program attenuators 1a,
The total switching frequency data 2-a to 9-a of each attenuator 2 to 9 in 1b are stored in the memory 33, and the total switching frequency data 2-a to 9-a corresponding to when each attenuator 2 to 9 is switched is stored. "1" in a
Since these are updated by adding , when these program attenuators 1a and 1b are set, the total switching number data 2- in the memory 33 is updated.
By simply setting a to 9-a to "0", the total number of switching times of each attenuator 2 to 9 can be obtained, and this is displayed by the display circuit 15, so that each attenuator 2 to This can be notified to the operator before the end of the service life of 9.
Therefore, if an attenuator with a lifespan of 5 million operations is used, it can be replaced after 5 million operations or less, and the failure rate of the entire device due to failure of each attenuator 2 to 9 can be reduced. can. Furthermore, in this case, since the total number of switching times for each attenuator 2 to 9 is displayed individually when the display mode is set, it is possible to grasp the field data for predicting the failure of each attenuator and investigating the cause when a failure occurs. At the same time, field data such as reliability can also be grasped.

以上説明したようにこの発明によるプログラム
アツテネータの制御回路は、プログラムアツテネ
ータを構成している各アツテネータの総切換回数
を求めると共に、必要に応じてこれを表示するよ
うにしたので、プログラムアツテネータの故障に
起因する装置全体の故障率を低下させることがで
きると共に、このプログラムアツテネータの故障
予知を行なうことができ、さらに故障した時の原
因調査並びに信頼性などのフイールドデータをも
把握することができる。また、複数設けられたア
ツテネータの内の1つのアツテネータが故障する
ことにより装置全体に影響することを防止するこ
とができる。
As explained above, the program attenuator control circuit according to the present invention calculates the total number of switching times of each attenuator constituting the program attenuator and displays this as necessary. It is possible to reduce the failure rate of the entire device due to failure of the program attenuator, and also to predict the failure of this program attenuator.Furthermore, when a failure occurs, it is possible to investigate the cause and grasp field data such as reliability. Can be done. Further, it is possible to prevent the entire apparatus from being affected by a failure of one of the plurality of attenuators provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のプログラムアツテネータの制御
回路を用いた信号発生器の回路構成例を示すブロ
ツク図、第2図はこの発明によるプログラムアツ
テネータの制御回路の一実施例を適用した信号発
生器の回路構成例を示すブロツク図、第3図イは
この実施例におけるアツテネータ切換モード時の
動作を示すフローチヤート、第3図ロはこの実施
例における表示モード時の動作を示すフローチヤ
ートである。 1a,1b……プログラムアツテネータ、2〜
9……アツテネータ、11……信号源、13……
キー入力回路、14……中央処理回路、15……
表示回路、17〜24……同軸スイツチ、33…
…メモリ回路、34……バツクアツプ電源。
FIG. 1 is a block diagram showing an example of the circuit configuration of a signal generator using a conventional program attenuator control circuit, and FIG. 2 is a signal generator to which an embodiment of the program attenuator control circuit according to the present invention is applied. FIG. 3A is a flowchart showing the operation in the attenuator switching mode in this embodiment, and FIG. 3B is a flowchart showing the operation in the display mode in this embodiment. 1a, 1b...Program attenuator, 2~
9...Attenuator, 11...Signal source, 13...
Key input circuit, 14...Central processing circuit, 15...
Display circuit, 17-24... Coaxial switch, 33...
...Memory circuit, 34...Backup power supply.

Claims (1)

【特許請求の範囲】 1 プログラムアツテネータを構成する複数のア
ツテネータのうち所望のアツテネータを組み合わ
せて信号源が出力する信号の減衰量を制御するプ
ログラムアツテネータの制御回路において、 前記複数のアツテネータそれぞれの切換回数を
計数し、各アツテネータ毎の総切換回数を記憶す
るメモリ回路と、 このメモリ回路をバツクアツプして各計数値及
び総切換回数値を記憶保持させるバツクアツプ用
の電源回路と、 所定の減衰量を得るための入力データに応じて
前記複数のアツテネータの組み合わせを変える手
段と、前記アツテネータの組み合わせが変わる毎
に前記各アツテネータの総切換回数を更新して前
記メモリ回路に新たな切換回数を記憶する手段
と、前記メモリ回路に記憶された新たな切換回数
を報知する手段とを備えた中央処理回路とを具備
したことを特徴とするプログラムアツテネータの
制御回路。
[Scope of Claims] 1. In a control circuit for a program attenuator that controls the amount of attenuation of a signal output from a signal source by combining desired attenuators among a plurality of attenuators constituting the program attenuator, each of the plurality of attenuators A memory circuit that counts the number of switching times and stores the total number of switching times for each attenuator; A backup power supply circuit that backs up this memory circuit to store each counted value and the total number of switching times; and a predetermined amount of attenuation. means for changing the combination of the plurality of attenuators according to input data to obtain the attenuator, and updating the total number of switching times of each of the attenuators every time the combination of the attenuators changes, and storing the new number of switching times in the memory circuit. A control circuit for a program attenuator, characterized in that the control circuit comprises: a central processing circuit having means for notifying the new number of switching times stored in the memory circuit;
JP23426482A 1982-12-29 1982-12-29 Control circuit of program attenuator Granted JPS59125108A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23426482A JPS59125108A (en) 1982-12-29 1982-12-29 Control circuit of program attenuator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23426482A JPS59125108A (en) 1982-12-29 1982-12-29 Control circuit of program attenuator

Publications (2)

Publication Number Publication Date
JPS59125108A JPS59125108A (en) 1984-07-19
JPH0238007B2 true JPH0238007B2 (en) 1990-08-28

Family

ID=16968240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23426482A Granted JPS59125108A (en) 1982-12-29 1982-12-29 Control circuit of program attenuator

Country Status (1)

Country Link
JP (1) JPS59125108A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008256644A (en) * 2007-04-09 2008-10-23 Anritsu Corp Signal generator
JP5588425B2 (en) * 2011-12-22 2014-09-10 アンリツ株式会社 Step attenuator and signal generator having the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54118212A (en) * 1978-03-06 1979-09-13 Nec Corp Disc memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54118212A (en) * 1978-03-06 1979-09-13 Nec Corp Disc memory device

Also Published As

Publication number Publication date
JPS59125108A (en) 1984-07-19

Similar Documents

Publication Publication Date Title
JPH0238007B2 (en)
CA2135963C (en) Battery-driven electronic appliance
JP4684666B2 (en) Generator test apparatus, power generation apparatus including the same, and test system using the same
US4292543A (en) Electrical energy management devices
JPS5991525A (en) Controlling method of backup power supply of volatile memory
JPS6316314A (en) Interface device for no-break power unit
JP2002507108A (en) Electronic trip device with setting and display elements
US20040117533A1 (en) Simplified user interface for UPS monitoring
JPH06249927A (en) Electronic circuit device
JPS6236563B2 (en)
JP3007948B2 (en) Electronic controller
KR100448461B1 (en) Portable audio or video player with built-in auxiliary battery
JP2767895B2 (en) Fluid control device
JPH019983Y2 (en)
JP3198703B2 (en) Blink method in distribution system monitoring and control system
JPH029393Y2 (en)
JPH0652880B2 (en) Transmission control device
KR920002482B1 (en) Data loading back-up method in switching system
JPH0272454A (en) Nonvolatile memory
JP2001093298A (en) Ferroelectric memory
JPH02163825A (en) Information processor
JP2521515Y2 (en) Audio equipment
JP3503765B2 (en) Voltage measuring device
JPH07115404A (en) No-power state holding device
JPH07245789A (en) Remote operation controller