JPH0234966A - Patterning of metal electrode on amorphous semiconductor thin film - Google Patents
Patterning of metal electrode on amorphous semiconductor thin filmInfo
- Publication number
- JPH0234966A JPH0234966A JP18578788A JP18578788A JPH0234966A JP H0234966 A JPH0234966 A JP H0234966A JP 18578788 A JP18578788 A JP 18578788A JP 18578788 A JP18578788 A JP 18578788A JP H0234966 A JPH0234966 A JP H0234966A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- thin film
- metal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 60
- 239000002184 metal Substances 0.000 title claims abstract description 60
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000000059 patterning Methods 0.000 title claims abstract description 15
- 239000010408 film Substances 0.000 claims abstract description 67
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 40
- 230000008018 melting Effects 0.000 claims abstract description 20
- 238000002844 melting Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 60
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、アモルファス半導体薄膜上の金属電極のパタ
ーニング法に関し、特に、この薄膜上に第１層が高融点
金属からなるパターン化した金属電極を形成する方法に
関する。Detailed Description of the Invention [Industrial Application Field] The present invention relates to a method for patterning a metal electrode on an amorphous semiconductor thin film, and in particular to a patterned metal electrode on the thin film in which the first layer is made of a high melting point metal. Concerning how to form.
［従来の技術と発明が解決しようとする課題］従来、ア
モルファス半導体薄膜の全面に蒸着やスパッタリング等
の方法により金属膜を一旦作成した後、この金属膜をフ
ォトエツチングの技術で選択除去することにより、パタ
ーン化した金属電極を得る方法が採用されてきた。フォ
トエツチングは、フォトレジスト塗布、露光、現像、エ
ツチング及びフォトレジスト除去の各工程からなる。エ
ツチング工程では、通常、湿式エツチングやプラズマエ
ツチング等の方法が適用される。[Prior art and problems to be solved by the invention] Conventionally, a metal film is once created on the entire surface of an amorphous semiconductor thin film by a method such as vapor deposition or sputtering, and then this metal film is selectively removed using a photoetching technique. , methods of obtaining patterned metal electrodes have been adopted. Photoetching consists of the steps of photoresist coating, exposure, development, etching, and photoresist removal. In the etching process, methods such as wet etching and plasma etching are usually applied.
さて、アモルファス半導体を用いた電子デバイスでは、
その耐熱性向上を目的としてアモルファス半導体薄膜上
にＣ「、Ｎｉ、Ｍｏ等の高融点金属膜を形成し、これを
電極として用いることがあるＪところが、この高融点金
属の製膜の際に、アモルファス半導体との界面に高融点
金属との相互拡散により、比較的抵抗率の低い導電層（
例えばアモルファスシリコンの場合にはシリサイドと思
われる導電層）が形成される。Now, in electronic devices using amorphous semiconductors,
In order to improve its heat resistance, a film of a high melting point metal such as C, Ni, or Mo is sometimes formed on an amorphous semiconductor thin film and used as an electrode. However, when forming a film of this high melting point metal, At the interface with the amorphous semiconductor, a conductive layer with relatively low resistivity (
For example, in the case of amorphous silicon, a conductive layer (which is thought to be silicide) is formed.
この導電層は、前記の通常のエツチング工程で除去する
ことができない。したがって、高融点金属膜を従来のフ
ォトエツチング法によってパターニングしようとしても
、界面の導電層が電極間に残ってしまい、電極間の短絡
が生じるという不都合があった。This conductive layer cannot be removed by the conventional etching steps described above. Therefore, even if a high melting point metal film is patterned by the conventional photoetching method, the conductive layer at the interface remains between the electrodes, resulting in a short circuit between the electrodes.
他のパターニング法としては、マスク蒸着法が周知であ
る。これは、電極を形成しない部分にマスクをかけて金
属の製膜を行うものであり、製膜と同時にパターニング
が行われる。したがって、フォトエツチング法の場合と
違って不要の導電層が形成されることはない。ところが
、この方法では、マスク縁部における蒸着粒子のまわり
込みによって電極パターンの寸法に精度不良が発生する
ことがあった。また、マスクの高精度の位置決めが困難
であるという問題があった。したがって、マスク蒸着法
は微細な電極−パターンの形成には不向きであって、こ
の方法の適用は電極間隔が１ｍｍを越える場合に限られ
ていた。As another patterning method, a mask deposition method is well known. In this method, a metal film is formed by masking the areas where no electrodes are to be formed, and patterning is performed simultaneously with film formation. Therefore, unlike in the case of photoetching, unnecessary conductive layers are not formed. However, in this method, the dimensions of the electrode pattern may be inaccurate due to the wraparound of the vapor deposited particles at the edge of the mask. Further, there was a problem in that it was difficult to position the mask with high precision. Therefore, the mask vapor deposition method is not suitable for forming fine electrode patterns, and the application of this method has been limited to cases where the electrode spacing exceeds 1 mm.
アモルファス半導体薄膜上にパターン化したフォトレジ
スト膜を形成してアモルファス半導体薄膜の電極形成部
分のみを露出させ、この上に高融点金属からなる金属膜
を作成し、残存するフォトレジスト膜とともに金属膜不
要部分を剥離するりフトオフ法も考えられる。ところが
、この方法で良好な形状のパターン電極を得るためには
、フォトレジスト膜の断面形状を逆テーパー型にするか
、あるいはフォトレジストの膜厚を大きくすることが必
要である。前者は技術的に難しい。また、後者の場合に
はフォトレジストの薄厚むらや露光むらが生じることが
あるため、好ましくない。A patterned photoresist film is formed on the amorphous semiconductor thin film to expose only the electrode formation portion of the amorphous semiconductor thin film, and a metal film made of a high melting point metal is created on top of this, eliminating the need for a metal film along with the remaining photoresist film. A lift-off method may also be considered, in which a portion is peeled off. However, in order to obtain a well-shaped patterned electrode using this method, it is necessary to make the cross-sectional shape of the photoresist film inversely tapered or to increase the thickness of the photoresist film. The former is technically difficult. Further, the latter case is not preferable because it may cause uneven thinness of the photoresist or uneven exposure.
本発明は、以上の点に鑑みてなされたものであって、ア
モルファス半導体薄膜上に第１層が高融点金属からなる
パターン化した金属電極を形成する方法であって、電極
間の短絡発生防止と高精度のパターニングとがともに可
能な方法を提供することを目的とする。The present invention has been made in view of the above points, and is a method of forming a patterned metal electrode, the first layer of which is made of a high melting point metal, on an amorphous semiconductor thin film, which prevents the occurrence of short circuits between the electrodes. The purpose of the present invention is to provide a method that enables both high-precision patterning and high-precision patterning.
［課題を解決するための手段］
本発明に係る金属電極のパターニング法は、アモルファ
ス半導体薄膜上にパターン化した第１のフォトレジスト
膜を形成してアモルファス半導体薄膜の電極形成部分の
みを露出させ、この上に第１層が高融点金属からなる１
層又は複数層の金属膜を作成し、更にこの上にパターン
化した第２のフォトレジスト膜を形成して金属膜の電極
形成部分を除く部分のみを露出させた後、この金属膜露
出部分をエツチングにより選択除去するものである。[Means for Solving the Problems] A metal electrode patterning method according to the present invention includes forming a patterned first photoresist film on an amorphous semiconductor thin film to expose only the electrode forming portion of the amorphous semiconductor thin film, On top of this, the first layer is made of a high melting point metal.
After creating a layer or multiple layers of metal film, and then forming a patterned second photoresist film on top of this to expose only the part of the metal film other than the electrode forming part, the exposed part of the metal film is It is selectively removed by etching.
［作 用］
第１のフォトレジスト膜は、アモルファス半導体薄膜上
において通常の方法でパターニングされる。この際、ア
モルファス半導体薄膜のうち電極を形成しようとする部
分のみが露出する。[Function] The first photoresist film is patterned on the amorphous semiconductor thin film by a normal method. At this time, only the portion of the amorphous semiconductor thin film where the electrode is to be formed is exposed.
したがって、この上に第１層が高融点金属からなる１層
又は複数層の金属膜を作成すると、高融点金属からなる
第１層が第１のフォトレジスト膜上に製膜されるととも
に、この第１層はアモルファス半導体薄膜の電・極形成
部分に接触するように形成される。金属膜を複数層とす
る場合、第１層以外の金属層は、この第１層の上に形成
される。このようにして作成された金属膜の上に、更に
パターン化した第２のフォトレジスト膜が形成される。Therefore, when a single layer or multiple layers of metal film, the first layer of which is made of a high melting point metal, is formed on this, the first layer made of a high melting point metal is formed on the first photoresist film, and this The first layer is formed so as to be in contact with the electrode/electrode forming portion of the amorphous semiconductor thin film. When the metal film has multiple layers, the metal layers other than the first layer are formed on the first layer. A further patterned second photoresist film is formed on the metal film thus created.
この際、金属膜のうち前記電極形成部分を除く部分のみ
が露出するように第２のフォトレジスト膜がパターン化
される。At this time, the second photoresist film is patterned so that only a portion of the metal film excluding the electrode formation portion is exposed.
この後、金属膜露出部分のみがエツチングによって選択
除去され、アモルファス半導体薄膜上に第１層が高融点
金属からなるパターン化した金属電極が形成される。Thereafter, only the exposed portion of the metal film is selectively removed by etching, and a patterned metal electrode whose first layer is made of a high melting point metal is formed on the amorphous semiconductor thin film.
なお、本発明でいうアモルファス半導体とは、シリコン
（Ｓｉ）、ゲルマニウム（Ｇｅ）又はカルコゲン（Ｓ、
Ｓｅ、Ｔｅ）等のアモルファス半導体；又はこれらの合
金である５ｉ−Ｇｅ。Note that the amorphous semiconductor referred to in the present invention refers to silicon (Si), germanium (Ge), chalcogen (S,
Amorphous semiconductors such as Se, Te); or 5i-Ge, which is an alloy thereof.
Ｇｅ−８ｅ、 Ａｓ−９，Ｇｅ−Ａｓ−３ｅ、 Ｔ
ｅ−Ａｓ−３ｉ−Ｇｅ系等のアモルファス半導体を意味
するものであるが、これらに限定されるものではない。Ge-8e, As-9, Ge-As-3e, T
This refers to amorphous semiconductors such as e-As-3i-Ge, but is not limited to these.
［実施例］
次に、アモルファス半導体としてアモルファスシリコン
を用いた場合の実施例に基づいて本発明を説明するが、
以下の実施例によって本発明が限定されるものではない
。[Example] Next, the present invention will be explained based on an example in which amorphous silicon is used as an amorphous semiconductor.
The present invention is not limited to the following examples.
第１図は、本発明の実施例に係るアモルファスシリコン
薄膜上の金属電極のバターニング法の工程を示す断面図
である。FIG. 1 is a cross-sectional view showing the process of patterning a metal electrode on an amorphous silicon thin film according to an embodiment of the present invention.
同図（ａ）に示すように、ガラス基板（１０）上に形成
されたアモルファスシリコン薄膜（１２）の全面にフォ
トレジストを塗布して、第１のフォトレジスト膜（１４
〉を形成する。フォトレジストは、例えば東京応化工業
株式会社製の０ＦＰＲ−５０００ポジ型レジストを使用
することができる。このフォトレジストは、スピンコー
ティングにより膜厚的０．２μｍで塗布した後、乾燥器
で９０℃、１時間プリベークする。この後フォトマスク
を用いて露光及び現像を行って、−同図（ｂ）に示すよ
うに第１のフォトレジストＭ （１４）のパターン化を
行う。この際、アモルファスシリコン薄膜（１２）のう
ち電極形成部分（１６）のみが露出する。更に、フォト
レジスト膜（１４）に対して、乾燥器で１３０℃、６０
分間のボストベークを施す。As shown in FIG. 5A, a photoresist is applied to the entire surface of an amorphous silicon thin film (12) formed on a glass substrate (10), and a first photoresist film (14) is formed.
> form. As the photoresist, for example, 0FPR-5000 positive resist manufactured by Tokyo Ohka Kogyo Co., Ltd. can be used. This photoresist was applied by spin coating to a film thickness of 0.2 μm, and then prebaked at 90° C. for 1 hour in a dryer. Thereafter, exposure and development are performed using a photomask, and the first photoresist M (14) is patterned as shown in FIG. 4(b). At this time, only the electrode forming portion (16) of the amorphous silicon thin film (12) is exposed. Furthermore, the photoresist film (14) was heated at 130°C and 60°C in a dryer.
Bost bake for 1 minute.
次に、同図（ｃ）に示すように、例えば電子ビーム蒸着
法により高融点金属であるＣｒと低融点金属であるＡ、
ｌ）とを同一チャンバー内で順次蒸着して、Ｃｒ層（１
８）とこの上のＡ９層（２０）との２層からなる金属膜
を作成する。蒸着条件は、例えば基板温度が１００℃で
あり、蒸着速度が両層（１８，２０）ともに３００人／
分である。Next, as shown in the same figure (c), Cr, which is a high melting point metal, and A, which is a low melting point metal, are
Cr layer (1) is sequentially deposited in the same chamber to form a Cr layer (1
A metal film consisting of two layers: 8) and the A9 layer (20) thereon is created. The deposition conditions are, for example, the substrate temperature is 100°C, and the deposition rate is 300 persons/person for both layers (18, 20).
It's a minute.
膜厚は、例えばＣｒ層（１８）が２０００人であり、へ
Ω層（２０）が１００００人である。以上の蒸着によっ
て、Ｃｒ層（１８）が第１のフォトレジスト膜（１４）
上に製膜されるとともに、この層はアモルファスシリコ
ン薄膜（１２）の電極形成部分（１６）に接触するよう
に形成される。Ａｆｉ層（２０）は、Ｃｒ層（１８）の
全面を覆うように、Ｃｒ層（１８）の上に形成される。For example, the thickness of the Cr layer (18) is 2000, and the thickness of the Ω layer (20) is 10000. By the above vapor deposition, the Cr layer (18) becomes the first photoresist film (14).
This layer is formed in contact with the electrode forming portion (16) of the amorphous silicon thin film (12). The Afi layer (20) is formed on the Cr layer (18) so as to cover the entire surface of the Cr layer (18).
以上のようにしてＣｒ層（１８）とＡ１層（２０）との
２層からなる金属膜を作成した後、同図（ｄ）に示すよ
うに、スピンコーティングによりＡｇ層（２０）の全面
に更に第１のフォトレジスト膜（１４）の場合と同様の
フォトレジストを塗布して、第２のフォトレジスト膜（
２２）を形成する。塗布厚は約１μｍが適当であり、乾
燥器で９０℃、１時間プリベークする。この後、第１の
フォトレジスト膜（１４）に対して用いたものを反転さ
せた他のフォトマスクを用いて第２のフォトレジスト膜
（２２）の露光及び現像を行い、同図（ｅ）に示すよう
にこのレジスト膜のパターン化を行う。この際、Ａｆｉ
層（２０）のうち電極形成部分を除く部分のみが露出す
る。更に、このフォトレジスト膜（２２）に対して乾燥
器で１３０℃、６０分間のポストベークを施す。After creating a metal film consisting of two layers, the Cr layer (18) and the A1 layer (20), as described above, the entire surface of the Ag layer (20) is coated by spin coating, as shown in FIG. Furthermore, a photoresist similar to that for the first photoresist film (14) is applied to form a second photoresist film (14).
22). The appropriate coating thickness is about 1 μm, and the coating is prebaked at 90° C. for 1 hour in a dryer. After this, the second photoresist film (22) is exposed and developed using another photomask that is inverted from the one used for the first photoresist film (14), as shown in FIG. This resist film is patterned as shown in FIG. At this time, Afi
Only the portion of the layer (20) excluding the electrode forming portion is exposed. Furthermore, this photoresist film (22) is post-baked in a dryer at 130° C. for 60 minutes.
以上の工程の後、まずＡｇのエツチング液すなわちＨＰ
Ｏ：ＣＨＣ０ＯＨ：ＨＮＯａ ：Ｈ２Ｏ−１６： ２：
１ ： ｌの溶液を用いてＡｇ−層（２０）の露出部
分を選択除去することにより、Ａ［層（２０）をバター
ニングする。エツチング後の状態を同図（ｆ）に示す。After the above steps, first use Ag etching solution, HP
O:CHC0OH:HNOa:H2O-16:2:
The A layer (20) is buttered by selectively removing the exposed portions of the Ag layer (20) using a 1:1 solution. The state after etching is shown in FIG. 5(f).
Ｃｒが前記１エツチング液に溶解しないので、第１のフ
ォトレジスト膜（１４）の上のＣｒ層（１８）は残って
いる。Since Cr is not dissolved in the first etching solution, the Cr layer (18) on the first photoresist film (14) remains.
次にＣ「のエツチング液すなわち硝酸第２セリウムアン
モニウム二過塩素酸：水−１００ｇ：２６ｍｌ１：４０
０ｍ、Ｑの溶液を用いてＣｒ層（１８）の露出部分を選
択除去することにより、Ｃｒ層（１８）をバターニング
する。エツチング後の状態を同図（ｇ）に示す。Next, apply C' etching solution: ceric ammonium nitrate diperchloric acid: water - 100 g: 26 ml 1:40
The Cr layer (18) is patterned by selectively removing exposed portions of the Cr layer (18) using a 0m, Q solution. The state after etching is shown in the same figure (g).
最後に、これを乾燥させた後、両フォトレジスト膜（１
４，２２）が除去される。この場合、例えば同社製の剥
離液−５０２を使用することができる。Finally, after drying this, both photoresist films (1
4, 22) are removed. In this case, for example, Stripper Liquid-502 manufactured by the same company can be used.
以上の工程によって、同図（ｈ）に示すように、アモル
ファスシリコン薄膜（１２）上にＣｒ層（１８）とＡｇ
層（２０）との２層からなるパターン化した金属電極が
形成される。Through the above steps, a Cr layer (18) and an Ag layer are formed on the amorphous silicon thin film (12), as shown in FIG.
A patterned metal electrode is formed consisting of two layers: layer (20).
アモルファスシリコン薄膜（１２）上に製膜する第１層
金属としては、前記のようにアモルファスシリコン電子
デバイスの耐熱性を向上させるために高融点金属が用い
られるが、Ｃｒの他にＮｉ、Ｍｏ５ＴｉＳＶＳＷ、Ｐｔ
、Ｚｒ、Ｎｂ。As the first layer metal formed on the amorphous silicon thin film (12), a high melting point metal is used in order to improve the heat resistance of the amorphous silicon electronic device as described above, but in addition to Cr, Ni, Mo5TiSVSW, Pt
, Zr, Nb.
ＴａＳＭｎ５Ｐｄ等を用いることができる。この層が薄
すぎる場合には、デバイスの熱劣化が生じやすい。した
がって、電極として使用する金属膜の第１層の膜厚は、
５０Å以上が好ましく、１００Å以上が更に望ましい。TaSMn5Pd or the like can be used. If this layer is too thin, thermal degradation of the device is likely to occur. Therefore, the thickness of the first layer of the metal film used as the electrode is:
The thickness is preferably 50 Å or more, and more preferably 100 Å or more.
前記実施例では金属膜の第２層をＡｇ層としていたが、
Ａｐに代えて高融点金属を使用しても良いし、Ａｕ、Ｃ
ｕＳＡｇ５Ｍｇ５ Ｓｎ。In the above embodiment, the second layer of the metal film was an Ag layer, but
A high melting point metal may be used instead of Ap, and Au, C
uSAg5Mg5Sn.
Ｉｎ５Ｐｂ、Ｇｅ等の他の金属を使用しても良い。また
、金属膜は、アモルファス半導体薄膜に接触する層を高
融点金属層とする限り、１層でも良いし、層数が３以上
であっても良い。Other metals such as In5Pb and Ge may also be used. Moreover, the metal film may be one layer, or the number of layers may be three or more, as long as the layer in contact with the amorphous semiconductor thin film is a high melting point metal layer.
両フォトレジスト膜（１４，２２）に使用するレジスト
は、ポジ型・ネガ型のいずれを使用しても良い。感光性
ポリイミドフィルムや感光性ポリイミドのＬ Ｂ 、（
ラングミュア・プロジェット）−膜を使用しても良い。The resist used for both photoresist films (14, 22) may be either positive type or negative type. L B of photosensitive polyimide film or photosensitive polyimide, (
Langmuir-Prodgett)-membranes may also be used.
ただし、第１のフォトレジスト膜（１４）が厚すぎる場
合には、膜厚むらや露光むらが生じやすくなったり、フ
ォトレジスト膜上に形成される第１層金属にクラックが
入りやすくなったりする。したがって、第１のフォトレ
ジスト膜（１４）の膜厚は、１０μｍ以下が好ましく、
５μｍ以下が更に望ましい。However, if the first photoresist film (14) is too thick, uneven film thickness and exposure may easily occur, or cracks may easily occur in the first layer metal formed on the photoresist film. . Therefore, the thickness of the first photoresist film (14) is preferably 10 μm or less,
More preferably, the thickness is 5 μm or less.
なお、第１図（ｇ）中の残存した第１のフォトレジスト
膜（１４）は、デバイス特性に影響を与えない場合には
残しておいても良い。また、第１層金属膜であるＣｒ層
（１８）の選択除去については、不要部分を完全にエツ
チングするのではなくである程度の厚さをエツチングに
より除去した後、残余の不要部分を第１のフォトレジス
ト膜（１４）とともにリフトオフしても良い。Note that the remaining first photoresist film (14) in FIG. 1(g) may be left as long as it does not affect the device characteristics. Regarding the selective removal of the Cr layer (18), which is the first layer metal film, the unnecessary parts are not completely etched, but a certain thickness is removed by etching, and the remaining unnecessary parts are removed by the first layer. It may be lifted off together with the photoresist film (14).
以上に説明した本発明のパターニング法によれば、金属
電極の間隔を１μｍまで小さくすることができる。なお
、１μｍ以上の電極間隔は、通常行われているフォトエ
ツチングの技術で達成可能な値である。１ｍｍを越える
電極間隔のバターニングは従来のマスク蒸着でも達成可
能であることを勘案すれば、本発明のパターニング法は
、電極間隔が１μｍ以上であり１ｍｍ以下である場合に
特に有効である。According to the patterning method of the present invention described above, the interval between metal electrodes can be reduced to 1 μm. Note that an electrode spacing of 1 μm or more is a value that can be achieved by a commonly used photoetching technique. Considering that patterning with an electrode spacing of more than 1 mm can be achieved by conventional mask deposition, the patterning method of the present invention is particularly effective when the electrode spacing is 1 μm or more and 1 mm or less.
［発明の効果］
以上に説明したように本発明に係るアモルファス半導体
薄膜上の金属電極のパターニング法では、アモルファス
半導体薄膜上の電極と電極の間には例えばシリサイドと
思われる導電層が形成されないため、電極間の短絡発生
の完全防止′と高精度のパターニングとがともに可能で
ある。[Effects of the Invention] As explained above, in the method for patterning metal electrodes on an amorphous semiconductor thin film according to the present invention, a conductive layer, which may be, for example, silicide, is not formed between the electrodes on the amorphous semiconductor thin film. It is possible to completely prevent the occurrence of short circuits between electrodes and to perform highly accurate patterning.
符号の説明
１０・・・ガラス基板、
１２・・・アモルファスシリコン薄膜、１４・・・第１
のフォトレジスト膜、
１Ｂ・・・電極形成部分、
１８・・・Ｃｒ層（高融点金属層）、
２０・・・Ａ、Ｑ層（低融点金属層）、２２・・・第２
のフォトレジスト膜。Explanation of symbols 10...Glass substrate, 12...Amorphous silicon thin film, 14...First
1B... Electrode formation portion, 18... Cr layer (high melting point metal layer), 20... A, Q layer (low melting point metal layer), 22... Second
photoresist film.
Claims (1)
フォトレジスト膜を形成して前記アモルファス半導体薄
膜の電極形成部分のみを露出させ、この上に第１層が高
融点金属からなる１層又は複数層の金属膜を作成し、更
にこの上にパターン化した第２のフォトレジスト膜を形
成して前記金属膜の電極形成部分を除く部分のみを露出
させた後、この金属膜露出部分をエッチングにより選択
除去することを特徴とするアモルファス半導体薄膜上の
金属電極のパターニング法。1. Form a patterned first photoresist film on the amorphous semiconductor thin film to expose only the electrode formation portion of the amorphous semiconductor thin film, and form one or more layers on which the first layer is made of a high melting point metal. After forming a patterned second photoresist film on this metal film to expose only the part of the metal film excluding the electrode formation part, the exposed part of the metal film is selected by etching. A method for patterning a metal electrode on an amorphous semiconductor thin film, characterized by removing the metal electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18578788A JPH0234966A (en) | 1988-07-25 | 1988-07-25 | Patterning of metal electrode on amorphous semiconductor thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18578788A JPH0234966A (en) | 1988-07-25 | 1988-07-25 | Patterning of metal electrode on amorphous semiconductor thin film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0234966A true JPH0234966A (en) | 1990-02-05 |
Family
ID=16176893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18578788A Pending JPH0234966A (en) | 1988-07-25 | 1988-07-25 | Patterning of metal electrode on amorphous semiconductor thin film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0234966A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651312A (en) * | 2011-02-24 | 2012-08-29 | 中芯国际集成电路制造(上海)有限公司 | Method for forming gate electrode |
| JP2012164876A (en) * | 2011-02-08 | 2012-08-30 | Mitsubishi Chemicals Corp | Method of forming interconnection or electrode, electronic device, and method of manufacturing the same |
-
1988
- 1988-07-25 JP JP18578788A patent/JPH0234966A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012164876A (en) * | 2011-02-08 | 2012-08-30 | Mitsubishi Chemicals Corp | Method of forming interconnection or electrode, electronic device, and method of manufacturing the same |
| CN102651312A (en) * | 2011-02-24 | 2012-08-29 | 中芯国际集成电路制造(上海)有限公司 | Method for forming gate electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218532A (en) | Photolithographic technique for depositing thin films | |
| JPH08241883A (en) | Method of etching thin film resistance | |
| US4451554A (en) | Method of forming thin-film pattern | |
| JPS5851412B2 (en) | Microfabrication method for semiconductor devices | |
| US3649392A (en) | Thin-film circuit formation | |
| JPH0234966A (en) | Patterning of metal electrode on amorphous semiconductor thin film | |
| US4081315A (en) | Cermet etch technique | |
| JPH01297821A (en) | Patterning of metallic electrode on amorphous semiconductor thin film | |
| JPS604221A (en) | Manufacture of semiconductor device | |
| JPH01307218A (en) | Patterning method of metallic electrode on amorphous semiconductor thin film | |
| JPH03104127A (en) | Formation of fine pattern | |
| JPH07273280A (en) | Formation method of thin-film pattern | |
| JPS5978586A (en) | Formation of niobium pattern | |
| JPH0679156B2 (en) | Glass mask manufacturing method | |
| JPH1154302A (en) | Voltage nonlinear resistor and its manufacture | |
| KR920002026B1 (en) | Metal layer connecting method using multi-layer photolithographic technics | |
| JPH0837233A (en) | Manufacture of semiconductor device | |
| JP2699924B2 (en) | Ceramic substrate and method of manufacturing the same | |
| JPS61295643A (en) | Formation of high-density wiring layer | |
| JPS6072249A (en) | Manufacture of integrated circuit | |
| JPS6030101B2 (en) | Pattern formation method | |
| JPH04324673A (en) | Formation of thin film resistance | |
| JPH05275465A (en) | Manufacture of semiconductor device | |
| JPS6217373B2 (en) | ||
| JPS63288020A (en) | Formation of electrode |