JPH01307218A - Patterning method of metallic electrode on amorphous semiconductor thin film - Google Patents

Patterning method of metallic electrode on amorphous semiconductor thin film

Info

Publication number
JPH01307218A
JPH01307218A JP13817588A JP13817588A JPH01307218A JP H01307218 A JPH01307218 A JP H01307218A JP 13817588 A JP13817588 A JP 13817588A JP 13817588 A JP13817588 A JP 13817588A JP H01307218 A JPH01307218 A JP H01307218A
Authority
JP
Japan
Prior art keywords
thin film
film
layer
amorphous semiconductor
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13817588A
Other languages
Japanese (ja)
Inventor
Masao Yokoyama
横山 昌夫
Yoshihisa Owada
善久 太和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanegafuchi Chemical Industry Co Ltd
Original Assignee
Kanegafuchi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanegafuchi Chemical Industry Co Ltd filed Critical Kanegafuchi Chemical Industry Co Ltd
Priority to JP13817588A priority Critical patent/JPH01307218A/en
Publication of JPH01307218A publication Critical patent/JPH01307218A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To prevent the short circuit between electrodes on an amorphous semiconductor thin film by etching and eliminating a conductive layer formed on the interface between the amorphous semiconductor thin film and a high melting point metal layer, by using hydrofluoric/nitric acid. CONSTITUTION:On an amorphous semiconductor thin film, a metal film having at least one high melting point metallic layer 16 in contact with the thin film 12 is formed. On said metallic film, a patterned photoresist film 20 is formed, and only the part of the metal film except an electrode forming region is exposed. After that, the metallic film is selectively eliminated by etching, and a conductive layer 14, which is formed on the interface between the amorphous semiconductor thin film 12 and the high melting point metal layer 16 at the time of forming the layer 16, is selectively eliminated by etching with hydrofluoric/nitric acid. As a result, the metallic film on the amorphous semiconductor thin film 12 is patterned together with the conductive layer 14 formed on the interface. Thereby, the generation of short circuit between electrodes can be prevented, and the highly precise patterning is enabled.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、アモルファス半導体薄膜上の金属電極のパタ
ーニング方法に関し、特に、この薄膜上に高融点金属層
を含むパターン化した金属電極を形成する方法に関する
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for patterning a metal electrode on an amorphous semiconductor thin film, and in particular to a method for forming a patterned metal electrode containing a high melting point metal layer on the thin film. Regarding the method.

[従来の技術と発明が解決しようとする課題]従来、ア
モルファス半導体薄膜の全面に蒸着やスパッタリング等
の方法により金属膜を一旦作成した後、この金属膜をフ
ォトエツチングの技術で選択除去することにより、パタ
ーン化した金属電極を得る方法が採用されてきた。フォ
トエツチングは、フォトレジスト塗布、露光、現像、エ
ツチング及びフォトレジスト除去の各工程からなる。エ
ツチング工程では、通常、湿式エツチング法やプラズマ
エツチング法が適用される。
[Prior art and problems to be solved by the invention] Conventionally, a metal film is once created on the entire surface of an amorphous semiconductor thin film by a method such as vapor deposition or sputtering, and then this metal film is selectively removed using a photoetching technique. , methods of obtaining patterned metal electrodes have been adopted. Photoetching consists of the steps of photoresist coating, exposure, development, etching, and photoresist removal. In the etching process, a wet etching method or a plasma etching method is usually applied.

さて、アモルファス半導体を用いた電子デバイスでは、
その耐熱性向上を目的としてアモルファス半導体薄膜上
にクロム(Cr)、ニッケル(Ni)、モリブデン(M
o)等の高融点金属膜を形成し、これを電極として用い
ることがある。ところが、この高融点金属の製膜の際に
、アモルファス半導体との界面に高融点金属との相互拡
散により、比較的抵抗率の低い導電層(例えばアモルフ
ァスシリコンの場合にはシリサイドと思われる導電層)
が形成される。この導電層は、通常のエツチング液によ
る前記の湿式エツチング法やプラズマエツチング法では
、除去することができない。したがって、高融点金属膜
を従来のフォトエツチング法によってバターニングしよ
うとしても、界面の導電層が電極間に残ってしまい、電
極間の短絡が生じるという不都合があった。
Now, in electronic devices using amorphous semiconductors,
To improve its heat resistance, chromium (Cr), nickel (Ni), and molybdenum (M
A high melting point metal film such as (o) is sometimes formed and used as an electrode. However, when forming a film of this high-melting point metal, a conductive layer with relatively low resistivity (for example, in the case of amorphous silicon, a conductive layer that is thought to be silicide) is formed at the interface with the amorphous semiconductor due to mutual diffusion with the high-melting point metal. )
is formed. This conductive layer cannot be removed by the above-mentioned wet etching method or plasma etching method using an ordinary etching solution. Therefore, even if a high melting point metal film is buttered by conventional photoetching, the conductive layer at the interface remains between the electrodes, resulting in a short circuit between the electrodes.

他のバターニング方法としては、マスク蒸着法が周知で
ある。この方法は、電極を形成しない部分にマスクをか
けて金属の製膜を行うものであり、製膜と同時にバター
ニングが行われる。
As another patterning method, a mask vapor deposition method is well known. In this method, a metal film is formed by masking the part where no electrode is to be formed, and buttering is performed simultaneously with the film formation.

したがって、フォトエツチング法の場合と違って不要の
導電層が形成されることはない。ところが、この方法で
は、マスク縁部における蒸着粒子のまわり込みによって
電極パターンの寸法に精度不良が発生することがあった
。また、マスクの高精度の位置決めが困難であるという
問題があった。したがって、マスク蒸着法は微細な電極
パターンの形成には不向きであって、この方法の適用は
電極間隔が1mmを越える場合に限られていた。
Therefore, unlike in the case of photoetching, unnecessary conductive layers are not formed. However, in this method, the dimensions of the electrode pattern may be inaccurate due to the wraparound of the vapor deposited particles at the edge of the mask. Further, there was a problem in that it was difficult to position the mask with high precision. Therefore, the mask vapor deposition method is not suitable for forming fine electrode patterns, and the application of this method is limited to cases where the electrode spacing exceeds 1 mm.

本発明は、以上の点に鑑みてなされたものであり、アモ
ルファス半導体薄膜上に高融点金属層を含むパターン化
した金属電極を形成する方法であって、電極間の短絡発
生防止と高精度のバターニングとがともに可能な方法を
提供することを目的とする。
The present invention has been made in view of the above points, and is a method of forming a patterned metal electrode containing a high melting point metal layer on an amorphous semiconductor thin film, which prevents short circuits between electrodes and achieves high precision. The purpose is to provide a method that allows both buttering and buttering.

[課題を解決するための手段] 本発明に係る金属電極のバターニング法は、アモルファ
ス半導体薄膜上にこの薄膜に接する少なくとも1層の高
融点金属層を有する金属膜を作成し、この金属膜上にパ
ターン化したフォトレジスト膜を形成して金属膜の電極
形成部分を除く部分のみを露出させた後、金属膜をエツ
チングで選択除去し、高融点金属層の作成の際にアモル
ファス半導体薄膜との界面に形成された導電層をフッ硝
酸によるエツチングで更に選択除去するものである。
[Means for Solving the Problems] The metal electrode buttering method according to the present invention involves creating a metal film having at least one high-melting point metal layer in contact with the amorphous semiconductor thin film on the amorphous semiconductor thin film; After forming a patterned photoresist film to expose only the part of the metal film other than the electrode formation part, the metal film is selectively removed by etching, and when creating a high melting point metal layer, it is removed by etching. The conductive layer formed at the interface is further selectively removed by etching with hydrofluoric nitric acid.

なお、本発明でいうアモルファス半導体とは、シリコン
(Si)、ゲルマニウム(Ge)又はカルコゲンすなわ
ちイオウ(S)、セレン(Se)、テルル(Te)等の
アモルファス半導体、若しくは、これらの合金すなわち
5i−GesGe−Se、As−8,Ge−As−8’
e、Te−As−8i−Ge系等のアモルファス半導体
を意味するものであるが、これらに限定されるものでは
ない。
The amorphous semiconductor in the present invention refers to an amorphous semiconductor such as silicon (Si), germanium (Ge), chalcogen, sulfur (S), selenium (Se), tellurium (Te), or an alloy thereof, i.e., 5i- GesGe-Se, As-8, Ge-As-8'
It means an amorphous semiconductor such as e, Te-As-8i-Ge system, but is not limited to these.

また、高融点金属とは、通常1000℃以上好ましくは
1500℃以上の融点を示す金属であり、クロム(Cr
)、ニッケル(Ni)、モリブデン(Mo) 、チタン
(Ti)、バナジウム(V)、タングステン(W)、白
金(Pt)、ジルコニウム(Zr)、ニオブ(Nb) 
、タンタル(Ta)、マンガン(Mn)、パラジウム(
P d)等の金属を意味し、これらの高融点金属を含む
合金をも意味するものであるが、これらに限定されるも
のではない。
Further, the high melting point metal is a metal that usually exhibits a melting point of 1000°C or higher, preferably 1500°C or higher, and chromium (Cr
), nickel (Ni), molybdenum (Mo), titanium (Ti), vanadium (V), tungsten (W), platinum (Pt), zirconium (Zr), niobium (Nb)
, tantalum (Ta), manganese (Mn), palladium (
The term refers to metals such as Pd), and also refers to alloys containing these high-melting point metals, but is not limited thereto.

[作 用] 金属膜とフォトレジスト膜とは、アモルファス半導体薄
膜上に通常の方法で順次作成される。
[Function] A metal film and a photoresist film are sequentially formed on an amorphous semiconductor thin film by a normal method.

フォトレジスト膜は、従来と同様の方法でバターニング
される。この際、金属膜のうち除去しようとする部分の
みが露出する。露出した金属膜は、高融点金属層を含め
て通常のエツチング液で除去される。ところが、この時
点では、高融点金属層の作成の際にアモルファス半導体
薄膜との界面に形成された導電層が残存している。
The photoresist film is patterned in a conventional manner. At this time, only the portion of the metal film to be removed is exposed. The exposed metal film, including the refractory metal layer, is removed with a conventional etchant. However, at this point, the conductive layer formed at the interface with the amorphous semiconductor thin film during the creation of the high melting point metal layer remains.

残存導電層のうちの露出部分は、フッ硝酸によるエツチ
ングで選択除去される。これによって、アモルファス半
導体薄膜上の金属膜は、界面に形成された導電層を含め
てバターニングされる。
The exposed portions of the remaining conductive layer are selectively removed by etching with hydrofluoric nitric acid. As a result, the metal film on the amorphous semiconductor thin film, including the conductive layer formed at the interface, is patterned.

この後、フォトレジスト膜を従来と同様の方法で除去す
れば、高融点金属層を含む金属膜をアモルファス半導体
薄膜上の電極として使用することができる。
Thereafter, by removing the photoresist film using a conventional method, the metal film containing the high melting point metal layer can be used as an electrode on the amorphous semiconductor thin film.

[実施例コ 次に、アモルファス半導体としてアモルファスシリコン
を用いた場合の実施例に基づいて本発明を説明するが、
以下の実施例によって本発明が限定されるものではない
[Example] Next, the present invention will be explained based on an example in which amorphous silicon is used as an amorphous semiconductor.
The present invention is not limited to the following examples.

第1図は、本発明の実施例に係るアモルファスシリコン
薄膜上の金属電極のバターニング方法の工程を示す断面
図である。
FIG. 1 is a cross-sectional view showing steps of a method for patterning a metal electrode on an amorphous silicon thin film according to an embodiment of the present invention.

同図(a)に示すように、ガラス基板(10)上に形成
されたアモルファスシリコン薄膜(12)の全面に、例
えば電子ビーム蒸着法により高融点金属であるクロム(
Cr)と低融点金属であるアルミニウム(1)とを同一
チャンバー内で順次蒸着して、Cr層(16)とこの上
のAg層(18)との2層からなる金属膜を作成する。
As shown in Figure (a), a high melting point metal, chromium (
Cr) and aluminum (1), which is a low melting point metal, are sequentially deposited in the same chamber to create a metal film consisting of two layers: a Cr layer (16) and an Ag layer (18) thereon.

蒸着条件は、例えば基板温度が100℃であり、蒸着速
度が両層(16,18)ともに300人/分である。膜
厚は、例えばCr層(1B)が500人であり、Ag層
(18)が15000人である。ただし、Cr層(1B
)の蒸着の際に、この層とアモルファスシリコン薄膜(
12)との界面に、比較的抵抗率の低いクロムシリサイ
ドと思われる導電層(14)が形成される。
As for the deposition conditions, for example, the substrate temperature is 100° C., and the deposition rate is 300 persons/min for both layers (16, 18). The film thickness is, for example, 500 for the Cr layer (1B) and 15,000 for the Ag layer (18). However, Cr layer (1B
), this layer and an amorphous silicon thin film (
A conductive layer (14), which is considered to be chromium silicide having a relatively low resistivity, is formed at the interface with the conductive layer (12).

以上のようにしてCr層(16)とAg層(18)との
2層からなる金属膜を作成した後、A47層(18)の
全面に更にフォトレジストを塗布して、同図(b)、に
示すようにフォトレジスト膜(20)を形成する。フォ
トレジストは、例えば東京応化工業株式会社製の0FP
R−800ポジ型レジストを使用することができる。こ
のフォトレジストは、スピンコーティングにより膜厚約
1μmで塗布した後、乾燥器で90℃、1時間プリベー
クする。この後、フォトマスクを用いて露光及び現像を
行って、同図(C)に示すようにフォトレジスト膜(2
0)のパターン化を行う。
After creating a metal film consisting of two layers, the Cr layer (16) and the Ag layer (18), as described above, photoresist was further coated on the entire surface of the A47 layer (18), as shown in Figure (b). A photoresist film (20) is formed as shown in . The photoresist is, for example, 0FP manufactured by Tokyo Ohka Kogyo Co., Ltd.
R-800 positive resist can be used. This photoresist is applied to a thickness of about 1 μm by spin coating, and then prebaked at 90° C. for 1 hour in a dryer. After that, exposure and development are performed using a photomask to form a photoresist film (2
0) is patterned.

この際、A1層(18)のうちの電極形成部分以外の部
分のみが露出する。この後、更にフォトレジスト膜(2
0)に対して、乾燥器で130℃、1時間のポストベー
クを施す。
At this time, only the portion of the A1 layer (18) other than the electrode forming portion is exposed. After this, another photoresist film (2
0) was post-baked at 130°C for 1 hour in a dryer.

以上の工程の後、まずAl7のエツチング液すなわちリ
ン酸(H3PO4):酢酸(CH3c00H):硝酸(
HNO3):水−16:2:1:1の溶液を用いてAf
i層(18)の露出部分を選択除去することにより、A
1層(18)をバターニングする。エツチング後の状態
を同図(d)に示す。C「が前記Alエツチング液に溶
解しないので、Cr層(IB)は残っている。
After the above steps, first, the etching solution for Al7 is phosphoric acid (H3PO4): acetic acid (CH3c00H): nitric acid (
Af using a solution of HNO3):water-16:2:1:1
By selectively removing the exposed portion of the i-layer (18), A
Butter one layer (18). The state after etching is shown in FIG. 4(d). Since C'' is not dissolved in the Al etching solution, the Cr layer (IB) remains.

次に、Crのエツチング液すなわち硝酸第2セリウムア
ンモニウム[(NH4) 2Ce (N03)6] :
過塩素酸(HCII04 ):水−100g : 26
mu : 400mj!の溶液を用いてCr層(16)
の露出部分を選択除去することにより、Cr層をバター
ニングする。エツチング後の状態を同図(e)に示す。
Next, Cr etching solution, ceric ammonium nitrate [(NH4) 2Ce (N03)6]:
Perchloric acid (HCII04): Water - 100g: 26
mu: 400mj! Cr layer (16) using a solution of
The Cr layer is patterned by selectively removing the exposed portions of the Cr layer. The state after etching is shown in the same figure (e).

Cr層(16)とアモルファスシリコン薄膜(2)との
界面の導電層(14)が前記Crエツチング液に溶解し
ないので、導電層(14)は残っている。
Since the conductive layer (14) at the interface between the Cr layer (16) and the amorphous silicon thin film (2) is not dissolved in the Cr etching solution, the conductive layer (14) remains.

更に、フッ硝酸溶液すなわちフッ酸(HF):硝酸:水
−1:1:100の溶液に10分間浸漬してエツチング
を行う。このエツチングによって残存導電層(14)の
露出部分が選択除去され、クロムシリサイドと思われる
層がバターニングされる。エツチング後の状態を同図(
f)に示す。このエツチング完了時点では既に、アモル
ファスシリコン薄膜(12)上の金属膜は、導電層(1
4)を含めて全てバターニングされている。フッ硝酸溶
液は、濃度が高すぎる場合にはアモルファスシリコン薄
膜(12)をもエツチングしてしまう。逆に低すぎる場
合には、導電層(14)のエツチング速度が極端に遅く
なってしまって実用に耐えない。したがって、フッ酸:
硝酸−5゜1〜1:100、(フッ酸+硝酸):水−1
:1〜1 : 1000の範囲の混合比が好ましい。
Further, etching is performed by immersing the film in a hydrofluoric nitric acid solution, that is, a solution of hydrofluoric acid (HF):nitric acid:water (1:1:100) for 10 minutes. By this etching, exposed portions of the remaining conductive layer (14) are selectively removed, and the layer believed to be chromium silicide is buttered. The same figure shows the state after etching (
f). At the time of completion of this etching, the metal film on the amorphous silicon thin film (12) has already formed on the conductive layer (12).
Everything including 4) is buttered. If the concentration of the fluoronitric acid solution is too high, it will also etch the amorphous silicon thin film (12). On the other hand, if it is too low, the etching rate of the conductive layer (14) becomes extremely slow, making it impractical. Therefore, hydrofluoric acid:
Nitric acid -5°1 to 1:100, (hydrofluoric acid + nitric acid): water -1
A mixing ratio in the range of :1 to 1:1000 is preferred.

フッ硝酸は、フッ酸と硝酸の他に、アモルファスシリコ
ン薄膜(12)がエツチングされない程度に(通常、全
酸成分の10重量パーセント以下で)他の成分例えば塩
酸や硫酸等を含んでいても良い。
In addition to hydrofluoric acid and nitric acid, the hydrofluoric nitric acid may contain other components such as hydrochloric acid and sulfuric acid to the extent that the amorphous silicon thin film (12) is not etched (usually at 10% by weight or less of the total acid component). .

最後に、残存しているフォトレジスト膜(20)を除去
する。これには、例えば同社製の剥離液−502を使用
することができる。
Finally, the remaining photoresist film (20) is removed. For this purpose, for example, Stripping Liquid-502 manufactured by the same company can be used.

以上の工程によって、同図(g)に示すように、アモル
ファスシリコン薄11!I(12)上にCr層(1B)
と1層(18)との2層からなるパターン化した金属電
極が形成される。しかも、アモルファスシリコン薄膜(
12)とCr層(1B)との界面の導電層(14)も電
極と同一形状でパターニングされているので、形成され
た電極間が短絡することはない。
Through the above steps, amorphous silicon thin film 11! Cr layer (1B) on I (12)
A patterned metal electrode is formed, consisting of two layers: and one layer (18). Moreover, amorphous silicon thin film (
Since the conductive layer (14) at the interface between the conductive layer (12) and the Cr layer (1B) is also patterned in the same shape as the electrodes, there will be no short circuit between the formed electrodes.

なお、アモルファス半導体薄膜上に製膜する第1層金属
としては、前記のようにアモルファス半導体電子デバイ
スの耐熱性を向上させるために高融点金属が用いられる
が、Crの他にNi、Mo等の前記の金属あるいはその
合金を用いることができる。この層が薄すぎる場合には
、デバイスの熱劣化が生じやすい。また、厚すぎる場合
には、クラックが生じやすくなる。したがって、電極と
して使用する金属膜の第1層の膜厚は、50Å以上50
00Å以下であって、好ましくは100Å以上2000
Å以下である。
Note that as the first layer metal formed on the amorphous semiconductor thin film, a high melting point metal is used to improve the heat resistance of the amorphous semiconductor electronic device as described above, but in addition to Cr, Ni, Mo, etc. The aforementioned metals or alloys thereof can be used. If this layer is too thin, thermal degradation of the device is likely to occur. Moreover, if it is too thick, cracks are likely to occur. Therefore, the thickness of the first layer of the metal film used as an electrode is 50 Å or more.
00 Å or less, preferably 100 Å or more and 2000 Å or less
Å or less.

また、以上の説明では金属膜の第2層を1層(18)と
していたが、第2層がない単独膜でも良い。また、Al
pに代えて前記の高融点金属を使用しても良いし、金(
Au)、銅(Cu)、銀(Ag)、マグネシウム(Mg
)、スズ(Sn)、インジウム(In)、鉛(Pb)、
ゲルマニウム(<II;e)等の他の金属又はこれらの
合金を使用しても良い。また、金属膜は、第1層を高融
点金属層とする限り、層数が3以上であっても良い。
Further, in the above description, the second layer of the metal film is one layer (18), but a single layer without the second layer may be used. Also, Al
The above-mentioned high melting point metal may be used in place of p, or gold (
Au), copper (Cu), silver (Ag), magnesium (Mg
), tin (Sn), indium (In), lead (Pb),
Other metals such as germanium (<II; e) or alloys thereof may also be used. Further, the metal film may have three or more layers as long as the first layer is a high melting point metal layer.

フォトレジスト膜(20)に使用するレジストは、ポジ
型、ネガ型のいずれを使用しても良いが、腐食性の比較
的高いフッ硝酸溶液を用いるため、レジストのボストベ
ークは、100℃以上の温度で行うことが好ましい。こ
の温度のボストベークによって耐腐食性が向上する。
The resist used for the photoresist film (20) may be either a positive type or a negative type, but since a relatively highly corrosive fluoronitric acid solution is used, the resist must be post-baked at a temperature of 100°C or higher. It is preferable to do so. Bost baking at this temperature improves corrosion resistance.

以上に説明した本発明のパターニング方法によれば、金
属電極の間隔を1μmまで小さくすることができる。な
お、1μm以上の電極間隔は、通常行われているフォト
エツチングの技術で達成可能な値である。1mmを越え
る電極間隔のパターニングは従来のマスク蒸着法でも達
成可能であることを勘案すれば、本発明のパターニング
法は、電極間隔が1μm以上であり1mm以下である場
合に特に有効である。
According to the patterning method of the present invention described above, the interval between metal electrodes can be reduced to 1 μm. Note that an electrode spacing of 1 μm or more is a value that can be achieved by a commonly used photoetching technique. Considering that patterning with an electrode spacing of more than 1 mm can be achieved by conventional mask vapor deposition, the patterning method of the present invention is particularly effective when the electrode spacing is 1 μm or more and 1 mm or less.

[発明の効果] 以上に説明したように本発明に係るアモルファス半導体
薄膜上の金属電極のパターニング方法では、アモルファ
ス半導体薄膜と高融点金属層との界面に形成される導電
層をフッ硝酸によりエツチング除去しているので、金属
膜によって形成されるアモルファス半導体薄膜上の電極
間の短絡を防ぐことができる。しかも、フォトエツチン
グ法に基づいているから高精度のパターニングが可能で
あって、電極間隔が1μm以上、1mm以下である場合
に特に有効である。
[Effects of the Invention] As explained above, in the method for patterning metal electrodes on an amorphous semiconductor thin film according to the present invention, the conductive layer formed at the interface between the amorphous semiconductor thin film and the high melting point metal layer is etched away using hydrofluoric nitric acid. Therefore, short circuits between the electrodes on the amorphous semiconductor thin film formed by the metal film can be prevented. Moreover, since it is based on a photoetching method, highly accurate patterning is possible, and it is particularly effective when the electrode spacing is 1 μm or more and 1 mm or less.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の実施例に係るアモルファスシリコン
薄膜上の金属電極のパターニング方法の工程を示す断面
図である。 符号の説明 lO・・・ガラス基板、 12・・・アモルファスシリコン薄膜、14・・・界面
の導電層、 16・・・Cr層(高融点金属層)、 18・・・A】層(低融点金属層)、 20・・・フォトレジスト膜。 特許出願人 鐘淵化学工業株式会社
FIG. 1 is a cross-sectional view showing the steps of a method for patterning a metal electrode on an amorphous silicon thin film according to an embodiment of the present invention. Description of symbols 1O...Glass substrate, 12...Amorphous silicon thin film, 14...Interface conductive layer, 16...Cr layer (high melting point metal layer), 18...A] layer (low melting point metal layer) metal layer), 20... photoresist film. Patent applicant Kanebuchi Chemical Industry Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 1、アモルファス半導体薄膜上にこの薄膜に接する少な
くとも1層の高融点金属層を有する金属膜を作成し、こ
の金属膜上にパターン化したフォトレジスト膜を形成し
て前記金属膜の電極形成部分を除く部分のみを露出させ
た後、前記金属膜をエッチングで選択除去し、前記高融
点金属層の作成の際に前記アモルファス半導体薄膜との
界面に形成された導電層をフッ硝酸によるエッチングで
更に選択除去することを特徴とするアモルファス半導体
薄膜上の金属電極のパターニング方法。
1. A metal film having at least one high melting point metal layer in contact with the thin film is created on the amorphous semiconductor thin film, and a patterned photoresist film is formed on the metal film to form an electrode forming portion of the metal film. After exposing only the portion to be removed, the metal film is selectively removed by etching, and the conductive layer formed at the interface with the amorphous semiconductor thin film during the creation of the high melting point metal layer is further selected by etching with hydrofluoric nitric acid. A method for patterning a metal electrode on an amorphous semiconductor thin film, the method comprising removing the metal electrode.
JP13817588A 1988-06-03 1988-06-03 Patterning method of metallic electrode on amorphous semiconductor thin film Pending JPH01307218A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13817588A JPH01307218A (en) 1988-06-03 1988-06-03 Patterning method of metallic electrode on amorphous semiconductor thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13817588A JPH01307218A (en) 1988-06-03 1988-06-03 Patterning method of metallic electrode on amorphous semiconductor thin film

Publications (1)

Publication Number Publication Date
JPH01307218A true JPH01307218A (en) 1989-12-12

Family

ID=15215799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13817588A Pending JPH01307218A (en) 1988-06-03 1988-06-03 Patterning method of metallic electrode on amorphous semiconductor thin film

Country Status (1)

Country Link
JP (1) JPH01307218A (en)

Similar Documents

Publication Publication Date Title
US5369053A (en) Method for patterning aluminum metallizations
JPH08241883A (en) Method of etching thin film resistance
US4948747A (en) Method of making an integrated circuit resistor
JP3418307B2 (en) Semiconductor device manufacturing method by pattern formation of wafer having non-planar surface
JP2606900B2 (en) Pattern formation method
US3649392A (en) Thin-film circuit formation
JP7219521B2 (en) Sacrificial layer for platinum patterning
JP2021531415A (en) Platinum patterning by alloying and etching platinum alloys
JPH01307218A (en) Patterning method of metallic electrode on amorphous semiconductor thin film
US4081315A (en) Cermet etch technique
JPH0234966A (en) Patterning of metal electrode on amorphous semiconductor thin film
KR0171137B1 (en) Method for fabricating a metallic layer
JPS63316467A (en) Semiconductor device with thin film resistor and manufacture thereof
JPH01297821A (en) Patterning of metallic electrode on amorphous semiconductor thin film
JPH05114558A (en) Manufacture of semiconductor device
JPH05291256A (en) Manufacture of thin-film conductor pattern
JP2559768B2 (en) Tapered etching method for chrome film
JPS5950221B2 (en) Manufacturing method of semiconductor device
JPH0434815B2 (en)
JPH05136137A (en) Manufacture of semiconductor device
JPS59124726A (en) Manufacture of semiconductor device
JPH07273280A (en) Formation method of thin-film pattern
JPS6019661B2 (en) Electrode formation method
JPH0837233A (en) Manufacture of semiconductor device
JPS63272064A (en) Semiconductor device with thin film resistor