JPH02308357A - プロセッサ・ネットワーク - Google Patents
プロセッサ・ネットワークInfo
- Publication number
- JPH02308357A JPH02308357A JP2097437A JP9743790A JPH02308357A JP H02308357 A JPH02308357 A JP H02308357A JP 2097437 A JP2097437 A JP 2097437A JP 9743790 A JP9743790 A JP 9743790A JP H02308357 A JPH02308357 A JP H02308357A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- group
- bus
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims description 5
- 238000012935 Averaging Methods 0.000 abstract description 2
- 238000004891 communication Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Multi Processors (AREA)
- Catching Or Destruction (AREA)
- Threshing Machine Elements (AREA)
- Central Air Conditioning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、プロセッサ・ネットワークに関するものであ
る。
る。
（従来の技術）
プロセッサ、例えば中央処理装置（Ｃ，Ｐ。
Ｕ、）、を複数台接続して、結合のゆるいマルチプロセ
ッサを形成することは知られている。結合のゆるいマル
チプロセッサでは、各ＣＰＵが自分自身のメモリにしか
アクセスすることができない。
ッサを形成することは知られている。結合のゆるいマル
チプロセッサでは、各ＣＰＵが自分自身のメモリにしか
アクセスすることができない。
結合のゆるいマルチプロセッサにおいてＣＰＵ同士の通
信はメツセージを伝えるだけであり、ｃｐｕａでメモリ
を共有することはない。
信はメツセージを伝えるだけであり、ｃｐｕａでメモリ
を共有することはない。
ハードウェアの障害が起きたとぎに、動作し続けること
のできるプロセッサ・ネットワーク、すなわち結合のゆ
るいマルチプロセッサが要求されている。こうしたプロ
セッサ・ネットワークの代表的なものは、並列バスか、
もしくは゛２地点間″直列リンクのいずれかを使って構
成されている。
のできるプロセッサ・ネットワーク、すなわち結合のゆ
るいマルチプロセッサが要求されている。こうしたプロ
セッサ・ネットワークの代表的なものは、並列バスか、
もしくは゛２地点間″直列リンクのいずれかを使って構
成されている。
並列バスの方が１秒当りに転送される情報のバイト数に
関してスルーブツトが大きい。しかし、並列バスは多数
の並列接続を必要とするので、プリント基板上に多くの
エツジコネクタが必要にイ【る。故障許容を行うために
同じバスを複数持つことが必要となるため、エツジコネ
クタがそれだけ多く必要になる。１個のバスに障害が起
きたとき両方のバスが使用不能にならないようにするた
めに、複製バス使用時の故障許容は更に複雑になる。
関してスルーブツトが大きい。しかし、並列バスは多数
の並列接続を必要とするので、プリント基板上に多くの
エツジコネクタが必要にイ【る。故障許容を行うために
同じバスを複数持つことが必要となるため、エツジコネ
クタがそれだけ多く必要になる。１個のバスに障害が起
きたとき両方のバスが使用不能にならないようにするた
めに、複製バス使用時の故障許容は更に複雑になる。
並列バス使用時には、ある種の障害を診断（るのが難し
い場合がある。そのため並列バスに接続することのでき
るＣＰＵの数は一般的に２０台以下に限定される。
い場合がある。そのため並列バスに接続することのでき
るＣＰＵの数は一般的に２０台以下に限定される。
゛２地点間″直列リンクは並列バスに比べてデータ転送
速度が遅いが、２個以上のリンクにすれば総合スルーブ
ツトを上げることができる。しかし、エツジコネクタに
制限があるために、リンクの数をあまり多くするのは難
しい。したがって完全な網目接続１−ボロジーにより接
続することのできるＣＰＵの数はＮ＋１に限定される。
速度が遅いが、２個以上のリンクにすれば総合スルーブ
ツトを上げることができる。しかし、エツジコネクタに
制限があるために、リンクの数をあまり多くするのは難
しい。したがって完全な網目接続１−ボロジーにより接
続することのできるＣＰＵの数はＮ＋１に限定される。
（ここでＮは各ＣＰＵに接続されるリンク数である）。
点間直列リンクは直列リンク上に起きた障害を切り離す
ことができるという利点が確かにある。ｂしＣＰＵの数
をＮ＋１より多くしたければ、例えば超立方体と編みリ
ングを利用した別のトポロジーがある。これらのトポロ
ジーの主な欠点は中間節点を経由してメツセージを中継
する必要があるという点である。中間節点の数が比較的
少ないときにはイれほど問題にならない。しかし、ネッ
トワークが大きくなると、各直列リンクの帯域幅と中間
節点の処理能力と両方の多くをメツセージの中継のため
に使ってしまうということが起りうる。
ことができるという利点が確かにある。ｂしＣＰＵの数
をＮ＋１より多くしたければ、例えば超立方体と編みリ
ングを利用した別のトポロジーがある。これらのトポロ
ジーの主な欠点は中間節点を経由してメツセージを中継
する必要があるという点である。中間節点の数が比較的
少ないときにはイれほど問題にならない。しかし、ネッ
トワークが大きくなると、各直列リンクの帯域幅と中間
節点の処理能力と両方の多くをメツセージの中継のため
に使ってしまうということが起りうる。
多くの直列リンクでメツセージ輸送を平均化するのはこ
の種のネットワークで特に難しい。このことはリンクに
障害があったときに許容Ｍることができるようにと望む
と、更に悪化づる。
の種のネットワークで特に難しい。このことはリンクに
障害があったときに許容Ｍることができるようにと望む
と、更に悪化づる。
（発明の殻約）
本発明の目的は上述の問題を実質的に解決するプロセッ
サ・ネットワーク・トポロジーを提供することである。
サ・ネットワーク・トポロジーを提供することである。
本発明によれば、複数台のプロセッサから成るプロセッ
サ・ネットワークであって、各プロセッサが複数のプロ
セッサ群に分けられて配置され、各プロセッサが群内の
伯のプロセッサと直列に接続されていることと、並り１
１バスが設けられていて、各バスには各群のそれぞれの
プロセッサが接続されていることとを特徴とする、プロ
セッサ・ネットワークが提供される。
サ・ネットワークであって、各プロセッサが複数のプロ
セッサ群に分けられて配置され、各プロセッサが群内の
伯のプロセッサと直列に接続されていることと、並り１
１バスが設けられていて、各バスには各群のそれぞれの
プロセッサが接続されていることとを特徴とする、プロ
セッサ・ネットワークが提供される。
好ましくは、プロセッサ群は１個の直列平面状にまたは
編みリング状に配置される。プロセッサはそれぞれメモ
リをイｊする中央処理装置であり、それらがゆるく結合
したマルチプロセッサを形成している。
編みリング状に配置される。プロセッサはそれぞれメモ
リをイｊする中央処理装置であり、それらがゆるく結合
したマルチプロセッサを形成している。
（実施例）
以下の図面にしたがって、本発明の一実施例を説明する
。
。
図では複数のプロセッサ１．３．５．７．９が隣接プロ
セッサ群を成して配置されている。各装置１．３．５．
７．９は直列リンクにより相互に百ダＪに接続されてい
ると共に、同じ番号のプロはッサ、例えば３′と３″と
３ ｍ、同士だけが並列バスで接続されている。図では
各プロセッサ群は５台のプロセッサから成り、３群だけ
が並ｔ１に接続されているが、はるかに大きいネットワ
ークを構築するのは容易なことである。また、図小した
直列リンク上うち、ある接続は省略しても、Ｊ：い。
セッサ群を成して配置されている。各装置１．３．５．
７．９は直列リンクにより相互に百ダＪに接続されてい
ると共に、同じ番号のプロはッサ、例えば３′と３″と
３ ｍ、同士だけが並列バスで接続されている。図では
各プロセッサ群は５台のプロセッサから成り、３群だけ
が並ｔ１に接続されているが、はるかに大きいネットワ
ークを構築するのは容易なことである。また、図小した
直列リンク上うち、ある接続は省略しても、Ｊ：い。
設計の冗長度により、残りのｉＡ置が正常に動いてハー
ドウェアの故障を補えればよい。
ドウェアの故障を補えればよい。
故障していないＣＰｕ間で通信するときには、最大で１
台だけ別のＣＰ ＬＪが関わる。一般的に、２台のＣＩ
） Ｕ間の径路には直列リンクが１本と並ダ１バス１木
とが含まれる。最初にどちらを使うかは任意であるが、
もしすべてのＣＰＵが同じ規則に従って紡いていれば、
メツセージΩ荷が利用可能な直列リンク全体に自動的に
分散される。
台だけ別のＣＰ ＬＪが関わる。一般的に、２台のＣＩ
） Ｕ間の径路には直列リンクが１本と並ダ１バス１木
とが含まれる。最初にどちらを使うかは任意であるが、
もしすべてのＣＰＵが同じ規則に従って紡いていれば、
メツセージΩ荷が利用可能な直列リンク全体に自動的に
分散される。
故障が起きた場合には、径路の複雑さと処理能力の損失
とがトレードオフになる。並列バスが故障した場合を例
にとって説明する。故障したバス上にあるＣ Ｐ （Ｊ
に接続されている直列リンクも故障ということは起こり
にくいから、残りの正常なバスを経由してメツセージを
中断することにより、これらのＣＰｔＪ間の通信を維持
することができる。
とがトレードオフになる。並列バスが故障した場合を例
にとって説明する。故障したバス上にあるＣ Ｐ （Ｊ
に接続されている直列リンクも故障ということは起こり
にくいから、残りの正常なバスを経由してメツセージを
中断することにより、これらのＣＰｔＪ間の通信を維持
することができる。
余分の負荷を最小限にするように、いくつかの正常なバ
スにこれらのメツセージを分散することが ４できる。
スにこれらのメツセージを分散することが ４できる。
あるいは、バスが故障したら、そのバス上のすべてのＣ
ＰＵが故障したとして扱うという戦略を採ることも可能
である。しかし、こうするとシステムの処理能力が大幅
に低下することになる。
ＰＵが故障したとして扱うという戦略を採ることも可能
である。しかし、こうするとシステムの処理能力が大幅
に低下することになる。
本発明によれば、２台のＣＰＵと必要に応じて別のＣＰ
Ｕを付加することでネットワークをつくることが可能で
ある。特定の用途に応じて、二次元のうち一方だけプロ
セッサ・ネットワークを拡張することができる。一対の
ＣＰＵを直列リンクで接続することで始め、（最低の故
障許容）、各バスに１台ずつＣＰＵ対を加えることによ
り最初の拡張を行うことが可能である。あるいは、最初
に何本かの並列バスを拡張することも可能である。
Ｕを付加することでネットワークをつくることが可能で
ある。特定の用途に応じて、二次元のうち一方だけプロ
セッサ・ネットワークを拡張することができる。一対の
ＣＰＵを直列リンクで接続することで始め、（最低の故
障許容）、各バスに１台ずつＣＰＵ対を加えることによ
り最初の拡張を行うことが可能である。あるいは、最初
に何本かの並列バスを拡張することも可能である。
このように柔軟性があるのはこのトポロジーの利点のひ
とつである。
とつである。
図では直列平面内でプロＵツサ群を完全な網目状に接続
したが、例えばリング状に編むなど、他のトポロジーも
可能である。
したが、例えばリング状に編むなど、他のトポロジーも
可能である。
図面の簡単な説明
第１図は本発明によるブロセッナ・ネットワーク・トポ
ロジーを示す略図である。
ロジーを示す略図である。
Claims (4)
- （１）複数台のプロセッサから成るプロセッサ・ネット
ワークであって、各プロセッサが複数のプロセッサ群に
分けられて配置され、各プロセッサが群内の他のプロセ
ッサと直列に接続されていることと、並列バスが設けら
れていて、各バスには各群のそれぞれのプロセッサが接
続されていることと、を特徴とする。プロセッサ・ネッ
トワーク。 - （２）請求項（１）記載の装置において、プロセッサ群
は直列平面内に配置されていることを特徴とする、プロ
セッサ・ネットワーク。 - （３）請求項（１）記載の装置において、プロセッサ群
はリング状に編まれて配置されていることを特徴とする
、プロセッサ・ネットワーク。 - （４）請求項（１）〜（３）記載の装置において、プロ
セッサはそれぞれのメモリ装置を有する中央処理装置で
あって、それらが結合のゆるいマルチプロセッサを形成
していることを特徴とする、プロセッサ・ネットワーク
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8912465A GB2232512A (en) | 1989-05-31 | 1989-05-31 | Processor unit networks |
| GB8912465.5 | 1989-05-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02308357A true JPH02308357A (ja) | 1990-12-21 |
Family
ID=10657627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2097437A Pending JPH02308357A (ja) | 1989-05-31 | 1990-04-12 | プロセッサ・ネットワーク |
Country Status (9)
| Country | Link |
|---|---|
| EP (1) | EP0405706A1 (ja) |
| JP (1) | JPH02308357A (ja) |
| KR (1) | KR900018810A (ja) |
| CN (1) | CN1047743A (ja) |
| AU (1) | AU5143190A (ja) |
| CA (1) | CA2011340A1 (ja) |
| FI (1) | FI902698A0 (ja) |
| GB (1) | GB2232512A (ja) |
| PT (1) | PT94200A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005053240A2 (en) * | 2003-11-19 | 2005-06-09 | Honeywell International Inc. | Relaying data in unsynchronous mode of braided ring networks |
| US7372859B2 (en) | 2003-11-19 | 2008-05-13 | Honeywell International Inc. | Self-checking pair on a braided ring network |
| US7668084B2 (en) | 2006-09-29 | 2010-02-23 | Honeywell International Inc. | Systems and methods for fault-tolerant high integrity data propagation using a half-duplex braided ring network |
| US7889683B2 (en) | 2006-11-03 | 2011-02-15 | Honeywell International Inc. | Non-destructive media access resolution for asynchronous traffic in a half-duplex braided-ring |
| US7656881B2 (en) | 2006-12-13 | 2010-02-02 | Honeywell International Inc. | Methods for expedited start-up and clique aggregation using self-checking node pairs on a ring network |
| US7912094B2 (en) | 2006-12-13 | 2011-03-22 | Honeywell International Inc. | Self-checking pair-based master/follower clock synchronization |
| US7778159B2 (en) | 2007-09-27 | 2010-08-17 | Honeywell International Inc. | High-integrity self-test in a network having a braided-ring topology |
| US8817597B2 (en) | 2007-11-05 | 2014-08-26 | Honeywell International Inc. | Efficient triple modular redundancy on a braided ring |
| CN104020756B (zh) * | 2014-05-22 | 2017-05-03 | 国电南瑞科技股份有限公司 | 一种故障诊断系统的逻辑网络拓扑排序和存储方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3308436A (en) * | 1963-08-05 | 1967-03-07 | Westinghouse Electric Corp | Parallel computer system control |
| NL8002787A (nl) * | 1980-05-14 | 1981-12-16 | Philips Nv | Multiprocessor-rekenmachinesysteem voor het uitvoeren van een recursief algorithme. |
| US4663706A (en) * | 1982-10-28 | 1987-05-05 | Tandem Computers Incorporated | Multiprocessor multisystem communications network |
| US4814973A (en) * | 1983-05-31 | 1989-03-21 | Hillis W Daniel | Parallel processor |
| GB2174519B (en) * | 1984-12-26 | 1988-09-01 | Vmei Lenin Nis | Multiprocessor system |
| GB8528892D0 (en) * | 1985-11-23 | 1986-01-02 | Int Computers Ltd | Multi-node data processing system |
| EP0232859A3 (en) * | 1986-01-27 | 1989-08-30 | International Business Machines Corporation | Processor intercommunication network |
| NL8600218A (nl) * | 1986-01-30 | 1987-08-17 | Philips Nv | Netwerk van dataverwerkingsstations. |
| GB8618943D0 (en) * | 1986-08-02 | 1986-09-10 | Int Computers Ltd | Data processing apparatus |
| US4985832A (en) * | 1986-09-18 | 1991-01-15 | Digital Equipment Corporation | SIMD array processing system with routing networks having plurality of switching stages to transfer messages among processors |
-
1989
- 1989-05-31 GB GB8912465A patent/GB2232512A/en not_active Withdrawn
-
1990
- 1990-02-07 EP EP90301296A patent/EP0405706A1/en not_active Withdrawn
- 1990-02-26 KR KR1019900002458A patent/KR900018810A/ko not_active Application Discontinuation
- 1990-03-02 CA CA002011340A patent/CA2011340A1/en not_active Abandoned
- 1990-03-19 AU AU51431/90A patent/AU5143190A/en not_active Abandoned
- 1990-04-10 CN CN90102150A patent/CN1047743A/zh active Pending
- 1990-04-12 JP JP2097437A patent/JPH02308357A/ja active Pending
- 1990-05-30 FI FI902698A patent/FI902698A0/fi not_active Application Discontinuation
- 1990-05-30 PT PT94200A patent/PT94200A/pt not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900018810A (ko) | 1990-12-22 |
| PT94200A (pt) | 1992-02-28 |
| GB2232512A (en) | 1990-12-12 |
| CA2011340A1 (en) | 1990-11-30 |
| AU5143190A (en) | 1990-12-06 |
| CN1047743A (zh) | 1990-12-12 |
| GB8912465D0 (en) | 1989-07-19 |
| FI902698A0 (fi) | 1990-05-30 |
| EP0405706A1 (en) | 1991-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7284067B2 (en) | Method for integrated load balancing among peer servers | |
| US6243361B1 (en) | Multistage interconnect network uses a master processor to perform dynamic configuration for all switch nodes based on a predetermined topology | |
| US6504841B1 (en) | Three-dimensional interconnection geometries for multi-stage switching networks using flexible ribbon cable connection between multiple planes | |
| Wu et al. | The balanced hypercube: a cube-based system for fault-tolerant applications | |
| JPH02308357A (ja) | プロセッサ・ネットワーク | |
| CN101371524B (zh) | 分组环形网络系统、分组传送系统、冗余节点以及分组传送程序 | |
| US8160061B2 (en) | Redundant network shared switch | |
| US20040047360A1 (en) | Networked computer system and method using dual bi-directional communication rings | |
| JP2905695B2 (ja) | 共用メモリを備えた情報処理システム | |
| US5778193A (en) | Multi-node data processing system | |
| Agrawal et al. | A survey of communication processor systems | |
| KR970004892B1 (ko) | 통신 버스를 이중화하는 장치 | |
| KR0150070B1 (ko) | 클러스터 기반의 병렬처리 컴퓨터를 위한 계층 크로스바 상호 연결망 | |
| JP2006074371A (ja) | 故障時復旧方法、冗長化構成方法、パケット処理装置 | |
| JPS63118860A (ja) | 分散システムのバツクアツプ方法 | |
| JPS61296892A (ja) | マルチプロセツサ・システム | |
| KR0161233B1 (ko) | 전전자 교환기에 있어서 프로세서간 통신망 구조 | |
| JP3717286B2 (ja) | ネットワーク再構成方法 | |
| CN118075291A (zh) | 数据中心分布式机器学习参数的同步加速方法及装置 | |
| CN116248619A (zh) | 一种基于PCIe交换机的多节点动态管理方法及系统 | |
| KR0153931B1 (ko) | 병렬 공통버스형 고속 패킷교환장치의 이중화 시스템 및 이중화 방법 | |
| Guha et al. | SOME REMARKS ON k-ϒ-INSENSITIVE GRAPHS IN NETWORK SYSTEM DESIGN | |
| CN116248488A (zh) | 信号处理系统的rapidIO网络管理方法 | |
| JPH01217643A (ja) | 並列計算機の冗長構成方式 | |
| JPH11175489A (ja) | 迂回通知による障害通知方式 |