JPH02305150A - ディジタル信号復号回路 - Google Patents

ディジタル信号復号回路

Info

Publication number
JPH02305150A
JPH02305150A JP12592889A JP12592889A JPH02305150A JP H02305150 A JPH02305150 A JP H02305150A JP 12592889 A JP12592889 A JP 12592889A JP 12592889 A JP12592889 A JP 12592889A JP H02305150 A JPH02305150 A JP H02305150A
Authority
JP
Japan
Prior art keywords
value
digital signal
signal
level
received digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12592889A
Other languages
English (en)
Other versions
JP2747012B2 (ja
Inventor
Tadamasa Goto
後藤 忠正
Shunsuke Koike
俊輔 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba Audio Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Audio Video Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP12592889A priority Critical patent/JP2747012B2/ja
Priority to US07/492,947 priority patent/US5052021A/en
Priority to CA002012163A priority patent/CA2012163C/en
Publication of JPH02305150A publication Critical patent/JPH02305150A/ja
Application granted granted Critical
Publication of JP2747012B2 publication Critical patent/JP2747012B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、例えばディジタル移動通信システムにおいて
、受信ディジタル信号の“1”、“0゜を判定するディ
ジタル信号復号方式に関する。
(従来の技術) ディジタル移動通信システムでは、送信側でディジタル
信号の“1゛、“0”を周波数の変化や電圧値の変化に
置換して送信し、受信側で上記送信側から送られた信号
を受信復調したのちこの受信ディジタル信号を基準信号
レベルと比較することにより“1″、“0”を判定する
ようにしている。第6図はその復号動作の一例を示すも
ので、同図(a)に示すように基準信号レベルVthを
予め適当な値に設定しておき、受信ディジタル信号RD
をこの基準信号レベルVthとレベル比較することによ
り同図(b)に示すような復号ディジタル信号ODを得
ることができる。
(発明が解決しようとする課題) ところが、この種の従来の復号回路は基準信号レベルv
thを固定的に設定しているため、例えば送信側または
受信側で変復調周波数の変動や電圧値の変動が発生し、
これにより受信ディジタル信号RDの直流レベルが例え
ば第7図(a)に示す如く変化したとすると、正確なレ
ベル判定を行なえなくなり、この結果第7図(b)に示
すように復号出力ODに誤りが発生する問題があった。
本発明はこの点に着目し、受信ディジタル信号の直流レ
ベルが変化してもこの変化に影響されずに常に正確な復
号を行ない得るディジタル信号復号回路を提供すること
を目的とする。
また本発明の別の目的は、受信ディジタル信号の信号値
が雑音等により一時的に急激に変化しても、その影響を
除去して常に最適な基準信号レベルを設定し得るディジ
タル信号復号回路を提供することである。
[発明の構成] (課題を解決するための手段) 本発明は、受信ディジタル信号の直流レベルが変化して
も、受信ディジタル信号の“1“。
′01間の振幅値は略一定であることに着目し、レベル
判定地点における受信ディジタル信号の信号値を検出す
る信号値検出手段と、上記信号値検出手段により検出さ
れた信号値に対し、既知の上記ディジタル信号の振幅値
に基づいて予め設定した固定値を加算もしくは減算して
上記レベル判定地点における受信ディジタル信号の中心
値を求める中心値算出手段とを備え、この中心値算出手
段により求められた中心値を次のレベル判定地点におけ
る基準信号レベルとして設定するようにしたものである
また別の本発明は、基準信号レベルを設定するに際し、
中心値算出手段により求められた過去の連続する複数の
レベル判定地点における各中心値の平均を求め、この平
均値を次のレベル判定地点における基準信号レベルとし
て設定するようにしたものである。
(作用) この結果本発明によれば、基準信号レベルは受信ディジ
タル信号の中心値に絶えず設定されるため、何等かの原
因で受信ディジタル信号の直流レベルが変化しても、・
この直流レベルの変化に追従して基準信号レベルも変化
することになる。このため、受信ディジタル信号は常に
最適な基準信号レベルに従って′1”、′0”が判定さ
れることになり、これにより誤りのない高品質の復号を
行なうことができる。
また別の本発明によれば、受信ディジタル信号の中心値
を次のレベル判定地点における基準信号レベルとして設
定するに際し、過去の連続する複数のレベル判定地点で
求めた各中心値の平均を求め、この平均値を次のレベル
判定地点における基準信号レベルとして設定するように
しているので、たとえ雑音等により受信ディジタル信号
の信号値が一時的に急激に変化したとしても、その影響
を受けた中心値がそのまま次のレベル判定地点における
基準信号レベルとして設定されてしまう不具合はなくな
り、これにより基準信号レベルをさらに正確に設定する
ことができる。
(実施例) 第1図は、本発明の一実施例におけるディジタル信号復
号回路の構成を示すものである。この回路は、マイクロ
プロセッサからなる制御部(CPU)1を有している。
二〇CPU1には、バスを介して制御処理プログラムを
記憶したROM2および各種データを格納するためのR
AM3がそれぞれ接続され、さらに入力バッファラッチ
回路4と、例えばプログラマブル ペリフェラル イン
タフェース(PPI)からなる入出力インタフェース回
路5とがそれぞれ接続されている。入力バッファラッチ
回路4にはアナログ・ディジタル(A/D)変換回路6
が接続されている。このA/D変換回路6は、受信信号
RDの信号値をクロックCLKに同期して各ビット毎に
サンプリングし、その信号値vSをディジタル信号に変
換して出力するものである。尚、7.8は受信ディジタ
ル信号RDおよびクロックCLKをそれぞれ入力するた
めの入力バッファである。一方上記入出力インタフェー
ス回路5には、ディップスイッチ(SW)9およびD形
フリップフロップ(D−FF)からなる出力ラッチ回路
10がそれぞれ接続されている。このうちディップスイ
ッチ9は、復号に必要なパラメータのひとつである固定
振幅値ΔVを入力するために使用される。この固定振幅
値ΔVとは、予め検出しておいた受信ディジタル信号R
Dの“1”と′0″との間の振幅値の1/2に相当する
値である。また出力ラッチ回路10は、上記PPl5か
ら出力された符号判定データを、インバータ回路11に
より反転されたクロックCLKに同期して一旦ラッチし
、このラッチした符号判定データを復号データODとし
て出力している。
次に以上のように構成された回路の動作を説明する。先
ず回路の動作に先立ち、受信ディジタル信号RDの“1
“、 “0”間の振幅値を検出し、この振幅値の1/2
の値を振幅固定値ΔVとしてディップスイッチ9でセッ
トする。
この状態で電源が投入されると、CPUIは所定のイニ
シャル処理を行なったのち、第2図に示す如く先ずステ
ップ2aで自身の動作モードを割込み禁止モードに設定
する。そしてステップ2bでRAM3の格納データをク
リアしたのち、ステップ2CでPPl5に対し初期設定
を行なう。そうすると、ディップスイッチ9にセットさ
れている振幅固定値ΔVがPPl9を介してCPUIに
ロードされ、CPUIはこの振幅固定値ΔVをステップ
2dでRAM3の所定の領域に格納する。
そして、この振幅固定値ΔVの格納終了後にCPU1は
、ステップ2eで自身の動作モードを割込み許可モード
に設定したのち、以後復号処理を開始する。
すなわち、先ず受信ディジタル信号RDの先頭部に設定
されているプリアンプル期間において、基準信号レベル
vthの初期値設定を行なう。プリアンプル期間では、
受信ディジタル信号RDは“1”、“0”を繰返してお
り、この繰返しパターンは各ビット毎にA/D変換回路
6でその信号値vSがサンプリングされてディジタル化
される。
CPUIはクロックCLKに同期した割込み信号INT
が入力される毎に、第3図に示す如くステップ3a〜3
cにより、入力バッファラッチ回路4を介してA/D変
換回路6から上記繰返しパターンのディジタル化信号を
ロードし、このディジタル化信号の値vSから受信ディ
ジタル信号RDの直流レベルを求めるための処理を行な
う。そして、安定した直流レベルが求まると、この直流
レベルの値に従って基準信号レベルVthの初期値を設
定し、この基準信号レベルvthの初期値をステップ3
dでRAM3に格納する。
さて、そうして基準信号Vthの初期値の設定を終了す
るとCPUIは、クロックCLKに同期した割込み信号
INTが入力される毎に、ステップ3eで入力バッファ
ラッチ回路4を介してA/D変換回路6から受信ディジ
タル信号RDのディジタル化信号値vSnをロードする
。そして、ステップ3fでRAM3から基準信号レベル
vthを読出し、上記ディジタル化信号値vSnを基準
信号レベルVthとレベル比較する。この比較の結果、
ディジタル化信号値vSnが基準信号レベルVth以上
であると判定されると、このとき入力した受信ディジタ
ル信号RDのビットレベルは“1″であると判断し、ス
テップ3gに移行してここでPPl5へ“1”の判定信
号を出力する。一方、ディジタル化信号値vSnが基準
信号レベルvth未満であると判定されると、このとき
の受信ディジタル信号RDのビットレベルは“0°であ
ると判断し、ステップ31に移行してここでPPl5へ
“0”の判定信号を出力する。これらの“1“。
“0”の判定信号はPPl5からD形フリップフロップ
10へ出力され、このフリップフロップ10でクロック
CLKに同期してラッチされたのち復号信号ODとして
出力される。
ところで、本実施例の復号回路では、以上のように受信
ディジタル信号RDを1ビット復号する毎に基準信号レ
ベルVthの更新処理を行なっている。すなわち、判定
信号の出力を終了するとCPU1は、“1゛を出力した
場合にはステップ3hに移行し、ここでディジタル化信
号値■SnからRAM3に格納しである固定振幅値ΔV
を減算して、受信ディジタル信号RDの振幅の中心値v
nを算出する。また“0”を出力した場合には、ステッ
プ3jに移行してディジタル化信号値vSnに上記固定
振幅値ΔVを加算することにより、受信ディジタル信号
RDの振幅の中心値Vnを算出する。例えば、いま第4
図に示すような受信ディジタル信号RDが入力されたと
すると、先ずビット位置t1ではA/D変換回路6によ
り検出されたディジタル化信号値VS1は“1“と判定
されるため、このディジタル化信号値vSlから固定振
幅値ΔVを減算してこのときのビットの振幅の中心値v
1を算出する。また次のビット位置t2においては、デ
ィジタル化信号値vS2は“0”と判定されるため、こ
のディジタル化信号値VS2の値に固定振幅値ΔVを加
算してこのときのビットの振幅の中心値v2を算出する
。同様に、以降の各ビット位置”6r  t7+ ・・
・においても、そのディジタル化信号値vS6* VS
7 、・・・に対し、その“1”、“0″の判定結果に
応じて固定振幅値ΔVの減算または加算を行ない、これ
により受信ディジタル信号RDにおける各ビットの振幅
の中心値v、z v71 ・・・をそれぞれ算出する。
そして、このように算出された各ビットの振幅の中心値
vnは、M3図(b)のステップ3kにてCPUIから
RAM3に転送されそれぞれ格納される。
この振幅の中心値Vnの格納を終了するとCPU1は、
次にいま算出した振幅中心値Vnを含む過去の連続する
mビットの振幅中心値Vn−m+L。
Vn−m+2、−、 Vnをステップ3IでRAM3か
らそれぞれ読出し、ステップ3oでこれらm個の振幅中
心値Vn−v+1 、 Vn−m+2、−、 Vnの平
均値vn′を算出する。そして、この算出した平均値■
n′を次のビット位置t oilで使用する新たな基準
信号レベルvthとして、RAM3に格納する。例えば
、いまm−5とし、この条件で第4図に示すビット位置
t7において次のビット位置t8で使用する新基準信号
レベルVthを設定しようとする場合には、RAM3か
らv7を含む過去5ビツトの振幅中心値”3 + v4
 r ”5 r ”6 rv7をRAM3からそれぞれ
読出す。そして、これら5ビツトの振幅中心値v3 *
 ”4 + v、 IV 6 * V 7の平均値v7
′を算出し、この平均値V7′を次のビット位Fil 
t sで使用する新基準信号レベルVthとして、RA
M3に格納されている旧基準信号レベルをこの新基準信
号レベルvthに書換える。
そうして基準信号レベルvthを更新すると、CPUI
は第3図(a)のステップ3eに戻り、今度は次のビッ
ト位置V n+1での信号レベルの判定および基準信号
レベルvthの更新を行ない、以後各ビ′ット位置毎に
上記制御を繰返す。
このように本実施例は、受信ティジタル信号RDの各ビ
ット毎に、その信号値VSnを検出して基準信号レベル
vthとレベル比較することにより“1”、“0”を判
定し、かつ上記信号値vSnに対し予め用意しておいた
振幅固定値ΔVを加算まhは減算することにより受信デ
ィジタル信号RDの振幅中心値V、を算出し、この振幅
中心値Vnを次のビットで使用する新基準信号レベルv
thとして更新するようにしたものである。したがって
、何等かの原因で受信ディジタル信号RDの直流レベル
が変化したとしても、この直流レベルの変化に追従して
例えば第5図に示す如く基準信号レベルvthも変化す
ることになる。このため、受信ディジタル信号RDを常
に最適な基準信号レベルvthに従って復号することが
できる。しかも、本実施例では基準信号レベルvthを
更新する際に、過去の連続する複数ビットにおける振幅
中心値の平均をとり、この平均値を新基準信号レベルと
するようにしたので、例えば任意のビットで雑音等によ
り受信ディジタル信号RDの信号値が一時的に大きく変
化したとしても、この一時的な信号変化の影響を緩和し
て安定な基準信号レベルを設定することができる。従っ
て、復号動作の安定性を高めることができる。さらに本
実施例であれは、信号レベルの“1”、“0″の判定お
よび基準信号レベルvthの更新のための処理を全てC
PUIによりディジタル的に行なったので、高精度の復
号を行なうことができる。
尚、本発明は上記実施例に限定されるものではない。例
えば上記実施例ではディジタル回路により構成したが、
アナログ回路により構成してもよい。また、前記実施例
では各ビット毎に基準信号レベルを更新するようにした
が、一定ビットおきに更新するようにしてもよい。この
ようにすればCPUIの負荷を軽減して、その分さらに
高速度の受信ディジタル信号を取扱うことが可能になる
さらに、基準信号レベルを固定振幅値とともにディップ
スイッチにより手操作により人力するようにしてもよく
、この場合入力手段としてはテンキーなどの他の人力手
段を用いてもよい。また、反対に固定振幅値を基準信号
レベルとともに受信ディジタル信号RDの信号レベルに
基づいて自動設定するようにしてもよい。その他、基準
信号レベルを求める際に参照するビット数mの値や、受
信ディジタル信号の信号値を検出する手段の構成、中心
値検出手段の構成、基準レベル設定手段の構成等につい
ても、本発明の要旨を逸脱しない範囲で種々変形して実
施できる。
[発明の効果コ 以上詳述したように本発明によれば、レベル判定地点に
おける受信ディジタル信号の信号値を検出する信号値検
出手段と、上記信号値検出手段により検出された信号値
に対し、既知の上記ディジタル信号の振幅値に基づいて
予め設定した固定値を加算もしくは減算して上記レベル
判定地点における受信ディジタル信号の中心値を求める
中心値算出手段とを備え、この中心値算出手段により求
められた中心値を次のレベル判定地点における基準信号
レベルとして設定するようにしたことによって、受信デ
ィジタル信号の直流レベルが変化してもこの変化に影響
されずに常に正確な復号を行ない得るディジタル信号復
号回路を提供するが。
できる。
また別の本発明によれば、基準信号レベルを設定するに
際し、中心値算出手段により求められた過去の連続する
複数のレベル判定地点における各中心値の平均を求め、
この平均値を次のレベル判定地点における基準信号レベ
ルとして設定するようにしたことによって、受信ディジ
タル信号の信号値が雑音等により一時的に急激に変化し
ても、その影響を除去して常に最適な基準信号レベルを
設定し得るディジタル信号復号回路を提供することがで
きる。
【図面の簡単な説明】
第1図乃至第5図は本発明の一実施例におけるディジタ
ル信号復号回路を説明するためのもので、第1図は同回
路の回路構成図、第2図および第3図はCPUの制御手
順および制御内容を示すフローチャート、第4図は基準
信号レベルの更新処理動作を説明するための信号波形図
、第5図は第1図に示した回路による判定動作を説明す
るための信号波形図、第6図および第7図はそれぞれ従
来のディジタル信号復号回路の動作を示す信号波形図で
ある。 1・・・制御回路(CPU) 、2・・・ROM、3・
・・RAM、4・・・入力バッファラッチ回路、5・・
・入出力インタフェース(PPI)、6・・・アナログ
中ディジタル変換回路(A/D変換回路)、7.8・・
・入力バッファ、9・・・ディップスイッチ、10・・
・出力ラッチ回路、11・・・インバータ回路、12・
・・出力バッファ、RD・・・受信ディジタル信号、C
LK・・・クロック、OD・・・復号信号、ΔV・・・
固定振幅値、vth・・・基準信号レベル、■Sn・・
・ディジタル化信号値、vn・・・振幅中心値。 出願人代理人  弁理士 鈴江武彦 第2図 第3図(b) 第4図 第5図

Claims (2)

    【特許請求の範囲】
  1. (1)受信ディジタル信号をそのビット周期で基準信号
    レベルと比較して“1”、“0”を判定するディジタル
    信号復号回路において、前記レベル判定地点における受
    信ディジタル信号の信号値を検出する信号値検出手段と
    、この信号値検出手段により検出された信号値に対し既
    知の前記ディジタル信号の振幅値に基づいて予め設定し
    た固定値を加算もしくは減算して前記レベル判定地点に
    おける受信ディジタル信号の振幅中心値を求める中心値
    算出手段と、この中心値算出手段により求められた振幅
    中心値を次のレベル判定地点で使用する新たな基準信号
    レベルとして設定する基準レベル設定手段とを具備した
    ことを特徴とするディジタル信号復号回路。
  2. (2)受信ディジタル信号をそのビット周期で基準信号
    レベルと比較して“1”、“0”を判定するディジタル
    信号復号回路において、前記レベル判定地点における受
    信ディジタル信号の信号値を検出する信号値検出手段と
    、この信号値検出手段により検出された信号値に対し既
    知の前記ディジタル信号の振幅値に基づいて予め設定し
    た固定値を加算もしくは減算して前記レベル判定地点に
    おける受信ディジタル信号の振幅中心値を求める中心値
    算出手段と、この中心値算出手段により求められた過去
    の連続する複数のレベル判定地点における各振幅中心値
    の平均を求めこの平均値を次のレベル判定地点で使用す
    る新たな基準信号レベルとして設定する基準レベル設定
    手段とを具備したことを特徴とするディジタル信号復号
    回路。
JP12592889A 1989-05-19 1989-05-19 ディジタル信号復号回路 Expired - Fee Related JP2747012B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP12592889A JP2747012B2 (ja) 1989-05-19 1989-05-19 ディジタル信号復号回路
US07/492,947 US5052021A (en) 1989-05-19 1990-03-13 Digital signal decoding circuit and decoding method
CA002012163A CA2012163C (en) 1989-05-19 1990-03-14 Digital signal decoding circuit and decoding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12592889A JP2747012B2 (ja) 1989-05-19 1989-05-19 ディジタル信号復号回路

Publications (2)

Publication Number Publication Date
JPH02305150A true JPH02305150A (ja) 1990-12-18
JP2747012B2 JP2747012B2 (ja) 1998-05-06

Family

ID=14922425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12592889A Expired - Fee Related JP2747012B2 (ja) 1989-05-19 1989-05-19 ディジタル信号復号回路

Country Status (1)

Country Link
JP (1) JP2747012B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07303119A (ja) * 1994-05-02 1995-11-14 At & T Corp サンプリングされたデータ出力と背景光をキャンセルできるパケットデータ受信器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07303119A (ja) * 1994-05-02 1995-11-14 At & T Corp サンプリングされたデータ出力と背景光をキャンセルできるパケットデータ受信器

Also Published As

Publication number Publication date
JP2747012B2 (ja) 1998-05-06

Similar Documents

Publication Publication Date Title
US5052021A (en) Digital signal decoding circuit and decoding method
EP0812079B1 (en) Synchronizing apparatus
US5006851A (en) Analog-to-digital converting system
NZ232080A (en) Rapid frequency control for digital radio receiver
CA2007973A1 (en) Method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method
CA2138730C (en) Clock signal regeneration method and apparatus
CN101933299B (zh) Fsk接收机
JPH0818966A (ja) ディジタルタイミング復元回路
US5859551A (en) Digital PLL circuit
JP2917519B2 (ja) データスライス回路
JP2000349840A (ja) ベースバンド信号オフセット補正回路及び方法、この補正回路を備えたfsk受信装置
JPH02305150A (ja) ディジタル信号復号回路
US6577167B1 (en) Clock signal producing circuit immediately producing clock signal synchronized with input signal
US6933775B2 (en) Circuit for detecting and correcting central level of FSK demodulation signal
CA2410422A1 (en) Method and apparatus of producing a digital depiction of a signal
US6194934B1 (en) Circuit arrangement for regenerating an input signal containing digital data sequences
US10812141B2 (en) Synthetic analog-to-digital converter (ADC) for legacy TWACS meters
GB2190257A (en) Analog to digital converter
JPH02305148A (ja) ディジタル信号復号回路
JP2000270030A (ja) Fsk信号復調回路
JPS63278471A (ja) ビデオ信号のクランプ回路
JP3115881B2 (ja) ディジタル電圧信号の雑音を減少する方法
JPH07307730A (ja) フレーム同期装置
EP0789467A2 (en) Method and apparatus for correlation
SU1656574A1 (ru) Устройство дл сжати информации

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees