JPH02298164A

JPH02298164A - 駆動信号形成回路及びイメージセンサ

Info

Publication number: JPH02298164A
Application number: JP24115289A
Authority: JP
Inventors: Yoshio Nakazawa; 良雄中澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-02-17
Filing date: 1989-09-18
Publication date: 1990-12-10
Anticipated expiration: 2015-06-05
Also published as: JP3049713B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明はイメージセンサのエンドパルス発生回路に関す
る。

〔従来の技術１従来のイメージセンサのエンドパルス発生回路は、本発
明人の発明した特開昭６２−０３１１５９の第２図に回
路図が示され、第３図に動作波形図が示されている。第
２図においてエンドパルス発生回路はインバータＩ　Ｎ
Ｖ　１０１、ＩＮＶＩＯ２、ＩＮＶ１０３、Ｉ　ＮＶ　
１０４、ＩＮＶ１０５及びＮＯＲゲートＮＱＲ１０１で
構成される。エンドパルス発生回路はインバータＩＮＶ
ＩＯＩ、ＩＮＶ１０２、ＩＮＶ１０３の波形伝達遅延量
に応じたパルス幅に波形整形してエンドパルスを出力す
る。エンドパルスの幅をイメージセンサの１画素の出力
期間よりも充分短かくすることによって、エンドパルス
を原因とするビデオ信号の雑音を抑圧することができる
。

〔発明が解決しようとする課題〕

しかし、前述の従来技術では次に示す問題点を有する。

ａ）波形遅延手段（たとえば従来例のインパークＩＮＶ
ＩＯ１，ＩＮＶ１０２．ＩＮＶ１０３）１１７）遅延量
に比べてゲート手段（たとえばＮＯＲゲートＮ０Ｒ１０
１）の応答時間が短かい場合にはエンドパルスが発生し
ない。

ｂ）出力バッファ手段（たとえばインバータＩＮＶ１０
５）の駆動能力に比べて負荷静電容量（たとえば実装容
量１次のチップのスクートパルス入力端子容量）が大き
い場合にはエンドパルスの出力振幅が充分得られない。

Ｃ）退京は上記の状態が発生しないように設計するがト
ランジスタ等々の製造バラツキに起因して上記の状態が
発生する。特に波形遅延手段とゲート手段の性能の比は
トランジスタの製造バラツキに対して明らかに変化する
。また出力バッファ手段と負荷静電容量の比も種々の製
造バラツキに対して変化するので、エンドパルスの発生
しないという状態は極めて起こりやすい。

ｄ）イメージセンサの高速化という課題に対して、エン
ドパルスのパルス幅を短くしたいという要求がある。し
かし、パルス幅を短くした場合にはエンドパルスが発生
しないという状態が製造バラツキによって発生する。逆
に確実にエンドパルスを発生するように、各種製造バラ
ツキを見込んで、波形遅延手段の値を設定した場合には
エンドパルスの幅はかなり長くなる。すなわちイメージ
センサを高速化できない。

そこで本発明は以上のような問題点を解決するもので次
に示す目的を有する。

ａ）製造パラメータ（トランジスタ特性、実装容　　　
　′量など製造バラツキを含む、）に依存せず確実にエ
ンドパルスを発生する冗長設計手法をエンドパルス発生
回路に与える。

ｂ）与えられた製造バラメークに対して最も高速なエン
ドパルス発生回路を提供する。

［課題を解決するための手段１本発明のイメージセンサのエンドパルス発生回路は、ａ）フリップフロップ手段、ゲート手段、出力バッファ
手段、コンパレート手段を順番にループ状に接続し、ｂ）ゲート手段と出力バッファ手段間以外の上記ループ
に波形遅延手段を挿入したことを特徴とする。

［作　用）本発明の上記の構成によれば、ａ）フリップフロップ手段をセットし、ｂ）エンドパル
スを発生させたいタイミングでゲート手段を閉じ。

Ｃ）出力バッフ７手段からはエンドパルスがＯか６１へ
と変化し。

ｄ）エンドパルスが１に変化（スレッショルドレベルを
必要に応じて定める。）するとコンパレーク手段がリセ
ット信号を発生し、ｅ）フリップフロップ手段はリセットされるので。

ｆ）ゲート手段を介して、ｇ）出力バッファ手段からはエンドパルスが１か６０に
変化する。

ｈ）エンドパルスの発生に際して、上記ループ内に挿入
されている波形遅延手段によってエンドパルスの幅は設
定される。

ｉ）エンドパルスが０から１に変化したのを、フンバレ
ート手段で検出してから、フリップフロップ手段をリセ
ットしてエンドパルスを１からＯに変化させるので、確
実にエンドパルスが発生する。

［実　施　例］第１図は本発明の実施例におけるイメージセンサのエン
ドパルス発生回路のブロック図であり、同じく第２図は
タイミング図である。

フリップフロップ手段１０１がＲＳＳフリップフロラプ
、Ｄフリップフロップ、マスタースレーブフリップフロ
ップなどである。リセット信号ＲＥＳ　Ｅ　Ｔ　ハエン
ドパルス出力端子ＥＰがらエンドパルス信号のフィード
バックにより生成される。セット信号ＳＥＴはイメージ
センサのクロック信号や、イメージセンサの走査回路の
最終段付近の走査データから生成される。

ゲート手段１０２はＮＯＲゲート、ＮＡＮＤゲート、Ｏ
Ｒゲート、ＡＮＤゲート、クロックドゲート、アナログ
スイッチなどである。ゲート信号ＧＡＴＥはイメージセ
ンサのクロ・ツク信号や、イメージセンサの走査回路の
最終段付近の走査データから生成される。

出力バッファ手段１０３はエンドパルス出力端子ＥＰに
接続された負荷を高速に駆動するために設けられる。た
だし、出力バッファ手段１０３の駆動能力（負荷に比べ
て）が不足していても、本発明の効果によりエンドパル
スの振幅が得られないということはなく、増しでや、従
来のようにエンドパルスが発生しないということはない
。ただしエンドパルスの立ち上がり時間ｔｒ及び立ち下
がり時間ｔｆだけエンドパルスのパルス幅が長くなる。

立ち上がり時間ｔｒ、立ち下がり時間ｔｆは出力バッフ
ァ手段１０３の駆動能力及び負荷静電容量のみに依存す
る。

コンパレート手段１０４はコンパレーダ、シュミットト
リガゲートあるいは通常のバッファゲートである。コン
パレート手段１０４はエンドパルスがスレッショルド電
圧ｖｔｈ以上になったところで出力が反応するので、エ
ンドパルス出力振幅は少なくともスレッショルド電圧ｖ
ｔｈより大きくなる。

波形遅延手段ＩＣｌ３は抵抗とコンデンサによるもの、
インバータの縦列接続によるもの、フリップフロップ手
段１０１、ゲート手段１０２、出力バッファ手段１０３
、コンパレート手段１０４による遅延を利用するものが
ある。遅延量はエンドパルス幅ｔｄと同じである６波形
遅延手段１０５はゲート手段１０２、ゲート手段１０２
と出力バッファ手段１０３間配線、出力バッファ手段１
０３及び出力バッファ手段１０３とエンドパルス出力端
子ＥＰ間配線以外のループ上に設けるのが望ましい、ゲ
ート手段１０２、出力バッファ手段１０３に積極的に波
形遅延の働きを持たせるとエンドパルス立ち上がり時間
ｔｒが長くなるためである。

次に動作を説明する６ａ）フリップフロップ手段１０１をセットＳＥＴする。

ｂ）Ｑ＝１となる。

Ｃ）エンドパルスを発生するタイミングＧＡＴＥでゲー
ト手段１０１を閉じる。

ｄ）Ｒ＝Ｑ−ＧＡＴＥ＝１・ｌ＝１となる。

ｅ）出力バッフ７手段１０３のエンドパルス出力ＥＰが
Ｏから１に立ち上がり時間ｔｒで立ち上がる。

ｆ）エンドパルス出力ＥＰがスレッショルド電圧ｖｔｈ
を越＾るとコンパレート手段１０４の出力Ｓ＝１となる
。

ｇ）遅延時間ｔｄだけ経過すると波形遅延手段１０５の
出力ＲＥＳＥＴ＝１となる。

ｈ）フリップフロップ手段１０１がリセットされる。

１）Ｑ＝Ｏとなる。

ｊ）Ｒ＝Ｏとなる。

ｋ）出力バッファ手ｔｌ　１０３のエンドパルス出力Ｅ
Ｐが１から０に立ち上がり時間ｔｆで立ち下がる。

以上のような動作によってエンドパルスが発生される。

次に本発明のエンドパルス発生回路を用いたイメージセ
ンサの実施例について説明する。

第３図は本発明のエンドパルス発生回路を用いたイメー
ジセンサの第１の実施例の回路図であり、同じく第４図
はタイミング図である。

第３図において、クロックドインパーク１０．１２．２
０．２２．３０．３２及びインパーク１１．１３．２１
．２３．３１．３３はシフトレジスタを構成する。シフ
トレジスタは走査データＤ１、Ｄ２、Ｄ３（第４図参照
）をクロック信号φに従って時系列的に発生し、アナロ
グスイッチＴ１、Ｔ２、Ｔ３を開閉制御し、フォトイメ
ージに対応してフォトダイオードＳＬ、Ｓ２．Ｓ３に蓄
積された電荷をプリアンプＡＭＰに導出する。

エンドパルス発生回路はＮＡＮＤゲート３００によって
走査データＤＩ、Ｄ２からセット信号ＳＥＴを発生する
。フリップフロップ手段はＮＡＮＤゲート１０１ａ、−
１０１ｂで構成されるＲＳフリップフロップを用いてい
る。ゲート手段はＮＯＲゲート１０２を用い、クロック
信号φをゲート信号ＧＡＴＥとして用いている。出力バ
ッフ７手段はインパーク１０３を用いている。コンパレ
ート手段はインバータ１０４を用いている。インバータ
１０４が例えば相補型ＭＯＳｌ−ランジスタで構成され
ている場合には、ＰチャネルとＮチャネルのトランジス
タサイズ（チャネル長、チャネル幅）の比を適当に設定
して、コンパレート手段のスレッショルド電圧ｖｔｈを
設定する。波形遅延手段はインバータ１０５を用いてい
る。インバータ１０５が例えば相補型ＭＯＳトランジス
タで構成されている場合には、ＰチャネルとＮチャネル
のトランジスタサイズ（チャネル長、チャネル幅）を適
当に設定して、波形遅延手段の遅延ｆｉｔｄを設定する
。

次に実施例１の動作の説明をする。実施例１の動作は第
１．２図に示した実施例の動作説明ａ）〜ｋ）と同様で
あり、詳細なタイミング図は第４図に示したとおりであ
る。

第５図は本発明のエンドパルス発生回路を用いたイメー
ジセンサの第２の実施例の回路図であり、同じく第６図
はタイミング図である。

第５図においてシフトレジスタ及びイメージセンサ本体
の動作は第３図に示した第１の実施例と同様である。

エンドパルス発生回路はインバータ５００，５０１によ
って走査データＤ３からゲート信号ＧＡＴＥ及びセット
信号ＳＥＴを発生する。その他のエンドパルス発生回路
の構成要素は第１の実施例（第３図）と同様である。

次に実施例２の動作の説明をする。実施例２の動作は第
１．２図に示した実施例の動作説明ａ）〜ｋ）と同様で
あり、詳細なタイミング図は第６図に示した通りである
。

［発明の効果１以上述べたように本発明によれば次のような効果を有す
る。

ａ）コンパレート手段１０４でエンドパルスの発生を検
出してフリップフロップ手段１０１を制御するので、ト
ランジスタ特性、実装容量その使の製造バラツキに影響
されず確実にエンドパルスを発生する冗長設計手法を提
供できるという効果を有する。

ｂ）トラ、ンジスタ特性（Ｐチャネル、Ｎチャネル）実
装容量その他の特性間の比のバラツキの影響を設計上考
慮する必要がないので、設計上のマージンを最も小さく
することができるので、高速動作をするエンドパルス発
生回路を提供できる６

【図面の簡単な説明】

第１図は本発明のイメージセンサのエンドパルス発生回
路の実施例におけるブロック図。第２図は同じくタイミング図。第３図は本発明のエンドパルス発生回路を用いたイメー
ジセンサの第１の実施例の回路図。第４図は第３図のタイミング図。第５図は本発明のエンドパルス発生回路を用いたイメー
ジセンサの第２の実施例の回路図。第６図は第５図のタイミング図。１０１　・・・フリップフロップ手段１０２・・・ゲート手段１０３・・・出力バッファ手段１０４・・・コンパレート手段１０５・・・波形遅延手段以上出願人　セイコーエプソン株式会社代理人　弁理士　鈴　木　喜三部（他１名）第１図第２図

Claims

【特許請求の範囲】

（１）エンドパルス発生回路を有するイメージセンサに
おいて、ａ）フリップフロップ手段、ゲート手段、出力バッファ
手段、コンパレート手段を順番にループ状に接続し、ｂ）ゲート手段と出力バッファ手段間以外の上記ループ
に波形遅延手段を挿入したことを特徴とするエンドパル
ス発生回路を有するイメージセンサ。