JPH02297935A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH02297935A
JPH02297935A JP11932289A JP11932289A JPH02297935A JP H02297935 A JPH02297935 A JP H02297935A JP 11932289 A JP11932289 A JP 11932289A JP 11932289 A JP11932289 A JP 11932289A JP H02297935 A JPH02297935 A JP H02297935A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
contact hole
silicon film
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11932289A
Other languages
Japanese (ja)
Inventor
Yoshitaka Narita
成田 宜隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11932289A priority Critical patent/JPH02297935A/en
Publication of JPH02297935A publication Critical patent/JPH02297935A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To realize the margin free of an etching back step by burying a contact hole among the three layers of a tungsten silicide film, a silicon oxide film, and a polycrystalline Si film, and holding the polycrystalline silicon film in the hole in a nondoped state. CONSTITUTION:A tungsten silicide film 5 is deposited on a whole Si substrate by a sputtering method, and a silicon oxide film 6 is grown by a CVD method. Then, when a polycrystalline silicon film 7 is grown on the whole substrate surface by a CVD method, a contact hole 3 is buried with the film 7, and the film 7 above the hole becomes substantially flat. Then, phosphorus is diffused by thermal phosphorus diffusing. Then, the film 7 is etched back with etchant having selection ratio of a phosphorusdoped polycrystalline silicon film and a nondoped polycrystalline silicon film. In this case, the film 6 and the polysilicon 7 buried in the hole 3 become stoppers for the etchback, becoming process margin free of the etchback.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に改良された多結晶シ
リコン膜により埋め込まれたコンタクト構造および配線
構造を有する半導体装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a contact structure and wiring structure embedded with an improved polycrystalline silicon film.

〔従来の技術〕[Conventional technology]

従来、多結晶シリコン膜によるコンタクトホールの埋め
込みは、一層あるいは、多層の多結晶シリコン膜で形成
された構造となっていた。
Conventionally, contact holes have been filled with a polycrystalline silicon film in a structure formed of a single layer or multiple layers of polycrystalline silicon films.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来の多結晶シリコン膜による埋込コンタクト
では、コンタクト孔を含んだ半導体基板表面に、一層あ
るいは、多層の多結晶シリコン膜を成長した後、エッチ
バックを行ない、コンタクト孔内部のみに多結晶シリコ
ン膜を残存されるという製造方法を行なっている。この
とき、多結晶シリコン膜には、コンタクト抵抗低減のた
めリンが導入されている。そのため、エッチバックのス
トッパーとなる膜が存在せず、多結晶シリコン膜厚のバ
ラツキ、エッチバックレートのバラツキなどの為に安定
したコンタクト孔の埋込を行なうことは困難であり、量
産性にとぼしいという欠点がある。
In the conventional buried contact using a polycrystalline silicon film as described above, a single or multilayer polycrystalline silicon film is grown on the surface of a semiconductor substrate including a contact hole, and then etched back to form a polycrystalline silicon film only inside the contact hole. A manufacturing method is used in which the silicon film remains. At this time, phosphorus is introduced into the polycrystalline silicon film to reduce contact resistance. Therefore, there is no film that acts as an etch-back stopper, and it is difficult to stably fill contact holes due to variations in polycrystalline silicon film thickness and etch-back rate, which impedes mass production. There is a drawback.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の半導体装置は、半導体基体上に形成された単結
晶あるいは、多結晶の半導体層と、該半導体層の上部に
絶縁膜を介して形成された配線用金属層と、前記半導体
層と配線用金属層の間の電気的接続を形成するためのコ
ンタクト孔とを有する半導体装置において、前記コンタ
クト孔が、前記絶縁膜上に延在して設けられた高融点金
属シリサイド膜と、前記コンタクト孔内部の前記高融点
金属シリサイド膜表面にのみ設けられたシリコン系絶縁
膜と、前記コンタクト孔内部のみに設けられた多結晶シ
リコン膜との3層膜で埋め込まれ、かつ、前記配線用金
属層と、前記高融点金属シリサイド膜の前記絶縁膜上延
在部が同一パターンで形成されていることを有している
The semiconductor device of the present invention includes a single crystal or polycrystalline semiconductor layer formed on a semiconductor substrate, a wiring metal layer formed on the semiconductor layer with an insulating film interposed therebetween, and a wiring between the semiconductor layer and the wiring. A semiconductor device having a contact hole for forming an electrical connection between metal layers, the contact hole includes a high melting point metal silicide film provided extending over the insulating film, and a contact hole for forming an electrical connection between the metal layers. embedded with a three-layer film consisting of a silicon-based insulating film provided only on the surface of the refractory metal silicide film inside and a polycrystalline silicon film provided only inside the contact hole; , the extending portions of the refractory metal silicide film on the insulating film are formed in the same pattern.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は、本発明の一実施例の断面図である。FIG. 1 is a sectional view of one embodiment of the present invention.

本実施例では、N型ソース・ドレインと゛アルミ配線と
のコンタクトについて説明する。
In this embodiment, contact between an N-type source/drain and an aluminum wiring will be explained.

本実施例は、P型巣結晶シリコン基板1上にN型ソース
・ドレイン2と、基板上にコンタクト孔3を有して設け
られた層間絶縁膜4と、コンタクト孔3内および層間絶
縁膜4上に延在して設けられたタングステンシリサイド
膜5と、コンタクト孔3内のタングステンシリサイド膜
5表面に被着したシリコン酸化膜6と、コンタクト孔3
内に埋め込まれた多結晶シリコン膜7と、タングステン
シリサイド膜5と同一パターンで形成されたアルミ配線
8とから成る。
This embodiment includes an N-type source/drain 2 on a P-type nested crystal silicon substrate 1, an interlayer insulating film 4 provided with a contact hole 3 on the substrate, and an interlayer insulating film 4 inside the contact hole 3. The tungsten silicide film 5 extended above, the silicon oxide film 6 deposited on the surface of the tungsten silicide film 5 inside the contact hole 3, and the contact hole 3
It consists of a polycrystalline silicon film 7 embedded therein and an aluminum wiring 8 formed in the same pattern as the tungsten silicide film 5.

次に、上述の発明の構造を達成する為の望ましい製造方
法の一実施例を、第3図〜第6図を参照して説明する。
Next, an embodiment of a desirable manufacturing method for achieving the above-described structure of the invention will be described with reference to FIGS. 3 to 6.

第3図は、半導体装置の製造工程において、N型ソース
・ドレイン2、層間絶縁膜4を堆積し、N型ソース・ド
レイン2とアルミ配線とを接続するための1μm角のコ
ンタクト孔3を開孔した時点を表わしている。ここまで
の製造は、本発明の要旨とは関係がないので説明を省略
する。
Figure 3 shows that in the manufacturing process of a semiconductor device, an N-type source/drain 2 and an interlayer insulating film 4 are deposited, and a 1 μm square contact hole 3 is opened to connect the N-type source/drain 2 and aluminum wiring. It represents the point at which the hole was made. The manufacturing up to this point is not related to the gist of the present invention, so the description thereof will be omitted.

次に、第4図に示すように、シリコン基体表面全面にス
パッタ法によってタングステンシリサイド膜5を200
0人程度0厚さで堆積する。次いで通常のCVD法によ
り、500人程鹿のシリコン酸化膜6を成長させる。次
に、シリコン基体表、面全体に通常のCVD法によって
多結晶シリコン膜7を約1μmの厚さに成長させると、
1μm角のコタクト孔3は、多結晶シリコン膜7で埋め
込まれ、コンタクト孔上部の多結晶シリコン膜7はほぼ
平坦となる。続いて、熱リン拡散により、多結晶シリコ
ン膜7にリンを拡散する。このリン拡散は、適当な条件
を選ぶことにより、コンタクト孔3内に埋め込まれた多
結晶シリコン膜と、その他の部分の多結晶シリコン膜の
厚さのちがいを利用して、コンタクト孔3内に埋め込ま
れた多結晶シリコン膜7のみをほとんど拡散されない状
態にすることが可能である。
Next, as shown in FIG. 4, a tungsten silicide film 5 with a thickness of 200% is deposited on the entire surface of the silicon substrate by sputtering.
It is deposited at a thickness of about 0 people. Next, about 500 silicon oxide films 6 are grown using the usual CVD method. Next, a polycrystalline silicon film 7 is grown to a thickness of about 1 μm on the entire surface of the silicon substrate by the usual CVD method.
The 1 μm square contact hole 3 is filled with a polycrystalline silicon film 7, and the polycrystalline silicon film 7 above the contact hole becomes substantially flat. Subsequently, phosphorus is diffused into the polycrystalline silicon film 7 by thermal phosphorus diffusion. By selecting appropriate conditions, this phosphorus diffusion takes advantage of the difference in thickness between the polycrystalline silicon film embedded in the contact hole 3 and the polycrystalline silicon film in other parts. It is possible to make only the buried polycrystalline silicon film 7 hardly diffused.

次に、第5図に示すように、リンドープされた多結晶シ
リコン膜と、ノンドープの多結晶シリコン膜との選択比
を有するエツチング液で多結晶シリコン膜7エツチバツ
クする。このとき、シリコン酸化膜6と、コンタクト孔
3に埋め込まれたノンドープの多結晶シリコン7がエッ
タバックのストッパーとなり、エッチバックのプロセス
マージンフリーとなる。
Next, as shown in FIG. 5, the polycrystalline silicon film 7 is etched back with an etching solution having a selectivity between the phosphorus-doped polycrystalline silicon film and the non-doped polycrystalline silicon film. At this time, the silicon oxide film 6 and the non-doped polycrystalline silicon 7 buried in the contact hole 3 serve as an etch-back stopper, and the etch-back process margin becomes free.

次に、第6図に示すように、シリコン基体表面に残存し
ているシリコン酸化膜6を除去し、配線金属としてアル
ミニウム膜8をスパッタリング法で堆積し、通常のリン
グラフィ技術によって所望の形状にアルミニウム膜8と
、層間絶縁膜上に延在したタングステンシリサイド膜5
を順次エツチングして第1図となる。
Next, as shown in FIG. 6, the silicon oxide film 6 remaining on the silicon substrate surface is removed, an aluminum film 8 is deposited as a wiring metal by sputtering, and the desired shape is formed by ordinary phosphorography technology. Aluminum film 8 and tungsten silicide film 5 extending over the interlayer insulating film
Figure 1 is obtained by sequentially etching the images.

以上説明した実施例は、本発明の一例にすぎないことは
、発明の要旨から明らかである。例えば、本発明は導電
型によらず、またソース・ドレインとのコンタクトにか
ぎらず、ポリシリ配線とのコンタクト、シリサイド配線
との°コンタクト等においても実施できる。また、実施
例に使用した材質、製法も規定されたものではなく、た
とえば、シリコン酸化膜のかわりに、シリコン窒化膜、
タングステンシリサイドのかわりにチタンシリサイドを
使用すること等も可能である。また、多結晶シリコン膜
へのリンの導入は、イオン注入法で行なうことができ、
多結晶シリコン膜のエッチバックは、異方性のドライエ
ッチで行なっても同様の効果が得られる。
It is clear from the gist of the invention that the embodiments described above are merely examples of the present invention. For example, the present invention is not limited to the conductivity type and can be implemented not only in contact with a source/drain but also in contact with a polysilicon wiring, a contact with a silicide wiring, and the like. Furthermore, the materials and manufacturing methods used in the examples are not specified; for example, instead of a silicon oxide film, a silicon nitride film,
It is also possible to use titanium silicide instead of tungsten silicide. In addition, phosphorus can be introduced into the polycrystalline silicon film by ion implantation.
A similar effect can be obtained even if the polycrystalline silicon film is etched back by anisotropic dry etching.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、コンタクト孔の埋め込み
をタングステンシリサイド膜、シリコン酸化膜、多結晶
シリコン膜の3層間で行ない、コンタクト孔内の多結晶
シリコン膜をノンドープの状態に保つ構造となっている
。このことにより、シリコン酸化膜と、コンタクト孔内
のノンドープ多結晶シリコン膜をエッチバックのストッ
パーとして使用することができるので、エッチバックプ
ロセスのマージンフリーを実現することができる。
As explained above, the present invention has a structure in which the contact hole is filled between three layers: a tungsten silicide film, a silicon oxide film, and a polycrystalline silicon film, and the polycrystalline silicon film inside the contact hole is kept in a non-doped state. There is. This allows the silicon oxide film and the non-doped polycrystalline silicon film in the contact hole to be used as an etch-back stopper, making it possible to achieve a margin-free etch-back process.

また、下地配線層との接触をタングステンシリサイドで
行なうことにより、コンタクト抵抗を減少できる効果が
ある。
Further, contact resistance can be reduced by making contact with the underlying wiring layer using tungsten silicide.

さらに、配線部分が、タングステンシリサイド・アルミ
ニウムの2層構造をとっていることにより、エレクトロ
マイグレーションにも強い構造となっている。
Furthermore, the wiring section has a two-layer structure of tungsten silicide and aluminum, making it resistant to electromigration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の断面図、第2図は、従来の
半導体装置の断面図、第3図〜第6図は本発明の一実施
例を説明するために工程順に示した断面図である。 1.11・・・・・・P型巣結晶シリコン基板、2,2
1・・・・・・Nuソース・ドレイン、3.31・・・
・・・コンタクト孔、4,41・・・・・・層間絶縁膜
、5・・・・・・タングステンシリサイド膜、6・・・
・・・シリコン酸化膜、7.71・・・・・・多結晶シ
リコン膜、8,81・・・・・・アルミニウム膜。
Fig. 1 is a sectional view of an embodiment of the present invention, Fig. 2 is a sectional view of a conventional semiconductor device, and Figs. 3 to 6 are shown in order of steps to explain an embodiment of the invention. FIG. 1.11...P-type nest crystal silicon substrate, 2,2
1...Nu source/drain, 3.31...
... Contact hole, 4, 41 ... Interlayer insulating film, 5 ... Tungsten silicide film, 6 ...
... Silicon oxide film, 7.71 ... Polycrystalline silicon film, 8,81 ... Aluminum film.

Claims (1)

【特許請求の範囲】[Claims]  半導体基板上に形成された単結晶あるいは、多結晶の
半導体層と、該半導体層の上部に絶縁膜を介して形成さ
れた配線用金属層と、前記半導体層と配線用金属層の間
の電気的接続を形成するためのコンタクト孔とを有する
半導体装置において、前記コンタクト孔が、前記絶縁膜
上に延在して設けられた高融点金属シリサイド膜と、前
記コンタクト孔内部の前記高融点金属シリサイド膜表面
にのみ設けられたシリコン系絶縁膜と、前記コンタクト
孔内部のみに設けられた多結晶シリコン膜との3層膜で
埋め込まれ、かつ、前記配線用金属層と、前記高融点金
属シリサイド膜の前記絶縁膜上延在部が同一パターンで
形成されていることを特徴とする半導体装置。
A single crystal or polycrystalline semiconductor layer formed on a semiconductor substrate, a wiring metal layer formed on top of the semiconductor layer with an insulating film interposed therebetween, and an electrical connection between the semiconductor layer and the wiring metal layer. In the semiconductor device, the contact hole includes a high melting point metal silicide film extending over the insulating film, and the high melting point metal silicide inside the contact hole. embedded with a three-layer film of a silicon-based insulating film provided only on the film surface and a polycrystalline silicon film provided only inside the contact hole, and the wiring metal layer and the high melting point metal silicide film. A semiconductor device characterized in that the extending portions on the insulating film are formed in the same pattern.
JP11932289A 1989-05-11 1989-05-11 Semiconductor device Pending JPH02297935A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11932289A JPH02297935A (en) 1989-05-11 1989-05-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11932289A JPH02297935A (en) 1989-05-11 1989-05-11 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH02297935A true JPH02297935A (en) 1990-12-10

Family

ID=14758594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11932289A Pending JPH02297935A (en) 1989-05-11 1989-05-11 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH02297935A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372630B1 (en) 1997-04-18 2002-04-16 Nippon Steel Corporation Semiconductor device and fabrication method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372630B1 (en) 1997-04-18 2002-04-16 Nippon Steel Corporation Semiconductor device and fabrication method thereof

Similar Documents

Publication Publication Date Title
JP2623812B2 (en) Method for manufacturing semiconductor device
US5683938A (en) Method for filling contact holes with metal by two-step deposition
JPH02297935A (en) Semiconductor device
JPH05291408A (en) Semiconductor device and its manufacture
JPH043455A (en) Soi transistor laminated semiconductor device and manufacture thereof
JPH02165626A (en) Semiconductor device
JPS6334954A (en) Semiconductor device and manufacture thereof
JPH11330413A (en) Manufacture of semiconductor device
JPH1064844A (en) Plug forming method for semiconductor element
JP3249071B2 (en) Method for manufacturing semiconductor device
JP3063165B2 (en) Semiconductor device and manufacturing method thereof
JPH067576B2 (en) Method of manufacturing semiconductor device having multilayer wiring structure
JP2968005B2 (en) Method for manufacturing semiconductor device
JP3076048B2 (en) Method for manufacturing semiconductor device
JPH02143445A (en) Manufacture of semiconductor device
KR960004078B1 (en) Contact forming method by stacked thin layer structure
JPH02267963A (en) Manufacture of semiconductor storage device
JP2950620B2 (en) Semiconductor device
JPS61214449A (en) Manufacture of semiconductor element
JPS62130543A (en) Manufacture of semiconductor device
JPH04165675A (en) Semiconductor device
JP2985218B2 (en) Semiconductor device and manufacturing method thereof
JPS63278352A (en) Semiconductor integrated circuit device
JPH03191521A (en) Manufacture of semiconductor device
JPS62198135A (en) Semiconductor device and manufacture thereof