JPH02294235A - バッテリーバックアップ回路 - Google Patents
バッテリーバックアップ回路Info
- Publication number
- JPH02294235A JPH02294235A JP1114578A JP11457889A JPH02294235A JP H02294235 A JPH02294235 A JP H02294235A JP 1114578 A JP1114578 A JP 1114578A JP 11457889 A JP11457889 A JP 11457889A JP H02294235 A JPH02294235 A JP H02294235A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- circuit
- input
- code
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007599 discharging Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、バッデリーバックアップ回路に関ずる．特に
、電源断時にバッテリーによりバックアップか必要な電
子機器、例えばＤ−ＲＡＭなどを搭載した電子機器に利
用できる。
、電源断時にバッテリーによりバックアップか必要な電
子機器、例えばＤ−ＲＡＭなどを搭載した電子機器に利
用できる。
［従来の技術］
従来、例えはＤ−ＲＡＭを搭載した電子機器のバックア
ップ回路では、第４図に示す如く、充電可能なバッテリ
ー１にコネクタ２を介して充電回路３を接続するととも
に、バッデリー１に充電された電荷を負荷、この場合Ｉ
）−ＲＡＭに供給する放電回路４を接続した構成である
。従って、コネクタ２を接続すると、電源断時に直ちに
負荷へ電流が供給される． ところで、この種の電子機器に用いられるバッテリー１
は、外形寸法やコスト面から充電容量が限られ、通常、
数時間〜数十日程度のバヅクアップ能力しか持っていな
い．そのため、機器を製造する工場において、コネクタ
２を接続したまま出荷すると、機器か流通過程にある内
にバッテリー１が放電し切ってしまうという問題がある
。
ップ回路では、第４図に示す如く、充電可能なバッテリ
ー１にコネクタ２を介して充電回路３を接続するととも
に、バッデリー１に充電された電荷を負荷、この場合Ｉ
）−ＲＡＭに供給する放電回路４を接続した構成である
。従って、コネクタ２を接続すると、電源断時に直ちに
負荷へ電流が供給される． ところで、この種の電子機器に用いられるバッテリー１
は、外形寸法やコスト面から充電容量が限られ、通常、
数時間〜数十日程度のバヅクアップ能力しか持っていな
い．そのため、機器を製造する工場において、コネクタ
２を接続したまま出荷すると、機器か流通過程にある内
にバッテリー１が放電し切ってしまうという問題がある
。
そこで、従来では、工場出荷時にはコネクタ２を接続し
ないまま出荷し（ただし、バッテリー１は充電しておく
．）、エンドユーザ納入時にコネクタ２を接続するか、
あるいは、エンドユーザ納入後に一定時間バッテリー１
を充電するようにしている． ［発明が解決しようとする課題］ しかしながら、従来の方法では、次のような問題かある
． まず、前者の方法では、通常、コネクタ２が機器外部へ
露出しないように機器内部に収納されているため、コネ
クタ２を接続する場合、機器のカバーを開けてコネクタ
２を引出し接続した後、カバーを閉じなければならない
ので、手間かかかるという問題がある． また、後者の方法では、エンドユーザ納入後にバッテリ
ー１を一定時間充電しなければならないので、その間に
電源断が生じた場合にはパックアツプされないという問
題がある。特に、バッテリー１の充電時間も通常２４時
間程反必要であることから、使用上不便を与える結果と
なっている。
ないまま出荷し（ただし、バッテリー１は充電しておく
．）、エンドユーザ納入時にコネクタ２を接続するか、
あるいは、エンドユーザ納入後に一定時間バッテリー１
を充電するようにしている． ［発明が解決しようとする課題］ しかしながら、従来の方法では、次のような問題かある
． まず、前者の方法では、通常、コネクタ２が機器外部へ
露出しないように機器内部に収納されているため、コネ
クタ２を接続する場合、機器のカバーを開けてコネクタ
２を引出し接続した後、カバーを閉じなければならない
ので、手間かかかるという問題がある． また、後者の方法では、エンドユーザ納入後にバッテリ
ー１を一定時間充電しなければならないので、その間に
電源断が生じた場合にはパックアツプされないという問
題がある。特に、バッテリー１の充電時間も通常２４時
間程反必要であることから、使用上不便を与える結果と
なっている。
ここに、本発明の目的は、このような従来の問題を解決
し、エンドユーザ納人後に簡単な操作でかつ直ちにバッ
テリーによるバックアップが可能なバッテリーバックア
ップ回路を提供することにある． ［課題を解決するための手段］ そのため、本発明では、充電可能なバッテリーと、この
バッテリーを充電するための充電回路と、前記バッテリ
ーに充電された電荷を負荷へ洪給するための放電回路と
、この放電回路中に挿入されたスイッチング手段と、予
め設定されたセットコードを入力するための入力手段と
、この入力手段によってセットコードが入力された際ｍ
ｆ記スイッチング手段をオン状態に保持させる切換保持
手段と、を具備したことを特徴とする． ［作 用］ 工場出荷時にはバッテリーを充電した状態で出荷する．
この時点では、スイッチング手段はオフされているので
、負荷によるバッテリーの放電を防止することができる
． エンドユーザ納入後に、入力手段から予め設定されたセ
ットコードを入力すると、切換保持手段によってスイッ
チング手段がオン状態に保持される．従って、簡単な操
作でかつ直ちにバッテリーによるバックアップか可能で
ある。
し、エンドユーザ納人後に簡単な操作でかつ直ちにバッ
テリーによるバックアップが可能なバッテリーバックア
ップ回路を提供することにある． ［課題を解決するための手段］ そのため、本発明では、充電可能なバッテリーと、この
バッテリーを充電するための充電回路と、前記バッテリ
ーに充電された電荷を負荷へ洪給するための放電回路と
、この放電回路中に挿入されたスイッチング手段と、予
め設定されたセットコードを入力するための入力手段と
、この入力手段によってセットコードが入力された際ｍ
ｆ記スイッチング手段をオン状態に保持させる切換保持
手段と、を具備したことを特徴とする． ［作 用］ 工場出荷時にはバッテリーを充電した状態で出荷する．
この時点では、スイッチング手段はオフされているので
、負荷によるバッテリーの放電を防止することができる
． エンドユーザ納入後に、入力手段から予め設定されたセ
ットコードを入力すると、切換保持手段によってスイッ
チング手段がオン状態に保持される．従って、簡単な操
作でかつ直ちにバッテリーによるバックアップか可能で
ある。
［実繕例］
以下、本発明の一実施ρ１を図面に基づいて説明する．
第１図に本実施例のバッテリーバックアップ回路を示す
．同図において、１１は充電可能なバッテリーである．
バッテリー１１には、コネクタ１２を介して、そのバッ
テリー１１を充電するための充電回路１３およびバッテ
リー１１に充電された電荷を負荷、ここでは後述するＤ
−ＲＡＭ３５に供給する放電回路１４がそれぞれ接続さ
れている．なお、充電回路１３は、抵抗１５、タイオー
ド１６および図示しない充電用電源を含んで構成されて
いる． 放電回路ｌ４の途中には、スイッチング手段としてのト
ランジスタ２１が挿入されている。トランジスタ２１の
ベースには、抵抗２２を介してＤフリヴプフロップ２３
のＱ出力端子か接続されている．Ｄフリップフロップ２
３の電源端子■ＣＣには、前記コネクタ１２を介してバ
ッテリー１１の十極が接続されている．従って、フリッ
プフロヴプ２３は、コネクタ１２が接続された状態にお
いて、電源がオフされても、バッテリー１１によりバッ
クアップされている． Ｄフリップフロツブ２３の゛ｒ入力端子には、アンド回
路２４の出力がクロックとして入力されている．アンド
回１？８２４の一方の入力端子にはアドレスデコーダ２
５の出力が入力されているとともに、他方の入力端子に
はＣＰＬＪ３１からのＩＯライト信号ＩＯＷか入力され
ている． ＣＰＵ３１には、アドレス・データバス３２を介して、
前記アドレスデコータ２５を接続したＩ／ｏ３３、ＲＯ
Ｍ３４、負荷としテノＩ）−ＲＡＭ３５およびＩ／０３
６などがそれぞれ接続されている。前記アドレス・デー
タバス３２の内から分離された１本のデータバスライン
ＤＢＬは、前記フリップフロツプ２３のＤ入力端子に接
続されている．また、Ｉ ／０ ３ ６には、予め設定
されたセットコードおよびリセットコードを入力させる
ための入力手段としてのキーボード３７か接続されてい
る。
．同図において、１１は充電可能なバッテリーである．
バッテリー１１には、コネクタ１２を介して、そのバッ
テリー１１を充電するための充電回路１３およびバッテ
リー１１に充電された電荷を負荷、ここでは後述するＤ
−ＲＡＭ３５に供給する放電回路１４がそれぞれ接続さ
れている．なお、充電回路１３は、抵抗１５、タイオー
ド１６および図示しない充電用電源を含んで構成されて
いる． 放電回路ｌ４の途中には、スイッチング手段としてのト
ランジスタ２１が挿入されている。トランジスタ２１の
ベースには、抵抗２２を介してＤフリヴプフロップ２３
のＱ出力端子か接続されている．Ｄフリップフロップ２
３の電源端子■ＣＣには、前記コネクタ１２を介してバ
ッテリー１１の十極が接続されている．従って、フリッ
プフロヴプ２３は、コネクタ１２が接続された状態にお
いて、電源がオフされても、バッテリー１１によりバッ
クアップされている． Ｄフリップフロツブ２３の゛ｒ入力端子には、アンド回
路２４の出力がクロックとして入力されている．アンド
回１？８２４の一方の入力端子にはアドレスデコーダ２
５の出力が入力されているとともに、他方の入力端子に
はＣＰＬＪ３１からのＩＯライト信号ＩＯＷか入力され
ている． ＣＰＵ３１には、アドレス・データバス３２を介して、
前記アドレスデコータ２５を接続したＩ／ｏ３３、ＲＯ
Ｍ３４、負荷としテノＩ）−ＲＡＭ３５およびＩ／０３
６などがそれぞれ接続されている。前記アドレス・デー
タバス３２の内から分離された１本のデータバスライン
ＤＢＬは、前記フリップフロツプ２３のＤ入力端子に接
続されている．また、Ｉ ／０ ３ ６には、予め設定
されたセットコードおよびリセットコードを入力させる
ための入力手段としてのキーボード３７か接続されてい
る。
キーボード３７からセットコードまたはリセットコード
か人力されると、ＣＰＬＪ３ １は、第２図に示す処理
を実行する。即ち、アドレス・データバス３２のアドレ
スラインにＩ／０３３を指定するためのアドレスデータ
を出力し、続いて、データバスラインＤＢＬに入力され
たコードに対応するデータ、つまりセットコードの場合
には「ＯＪ、リセットコードの場合には「１」をそれぞ
れ出力した後、ＩＯライト信号１０Ｗを一定時間（デー
タバスラインＤ Ｂ Ｌにデータか出力されている時間
より短い時間）たけ「ＬＪレベルにする処理を行う．こ
こで、アドレスデコーダ２５は、アドレスラインにＩ／
０３３を指定するためのアドレスデータが出力されるる
と、ｒｌ，レベルの信号を出力するように構成されてい
る。
か人力されると、ＣＰＬＪ３ １は、第２図に示す処理
を実行する。即ち、アドレス・データバス３２のアドレ
スラインにＩ／０３３を指定するためのアドレスデータ
を出力し、続いて、データバスラインＤＢＬに入力され
たコードに対応するデータ、つまりセットコードの場合
には「ＯＪ、リセットコードの場合には「１」をそれぞ
れ出力した後、ＩＯライト信号１０Ｗを一定時間（デー
タバスラインＤ Ｂ Ｌにデータか出力されている時間
より短い時間）たけ「ＬＪレベルにする処理を行う．こ
こで、アドレスデコーダ２５は、アドレスラインにＩ／
０３３を指定するためのアドレスデータが出力されるる
と、ｒｌ，レベルの信号を出力するように構成されてい
る。
ここに、ＣＰＵ３１、ＲＯＭ３４、アドレスデコーダ２
５、アンド回路２４およびＤフリップフロヴプ２３を含
んで、前記キーボード３７からセットコードが入力され
た際１・ランジスタ２１をオン状態に、また、キーボー
ド３７からリセットコードが入力された際トランジスタ
２１をオフ状態にそれぞれ保持させる切ｔａ保持手段が
横成されている。
５、アンド回路２４およびＤフリップフロヴプ２３を含
んで、前記キーボード３７からセットコードが入力され
た際１・ランジスタ２１をオン状態に、また、キーボー
ド３７からリセットコードが入力された際トランジスタ
２１をオフ状態にそれぞれ保持させる切ｔａ保持手段が
横成されている。
次に、本実施例の作用を第２図および第３図を参照しな
がら説明する． 電源がオンされると、ＣＰＵ３１は、第２図に示すフロ
ーチャートに従って処理を実行する．まず、ステップ（
以下、Ｓ′Ｆと略す，）１において、コード入力がある
かを判断する。コード入力がなけれは、他の処理へ進む
。コード入力があれは、ＳＴ２へ進みそのコードがセッ
トコードであるがを判断する． セットコードであれば、Ｓ ’Ｔ’ ３へ進みアドレス
・データバス３２のアドレスラインにＩ／０３３を指定
するためのアドレスデータを出力する（第３図＜Ａ）参
照）．すると、アドレスデコーダ２５の出力か「Ｌ』レ
ベルとなり（第３図（Ｂ）参照）、アンド回路２４の一
方の入力端子へ与えられる。続いて、ＳＴ４へ進みデー
タバスラインＤＢＬにセッ１ヘコードに対応したデータ
「０」を出力する（第３図（Ｃ）参照）．この後、ＳＴ
５へ進み１０ライト信号ＩＯＷを「しｊレベルにする（
第３図（Ｄ）参照）。
がら説明する． 電源がオンされると、ＣＰＵ３１は、第２図に示すフロ
ーチャートに従って処理を実行する．まず、ステップ（
以下、Ｓ′Ｆと略す，）１において、コード入力がある
かを判断する。コード入力がなけれは、他の処理へ進む
。コード入力があれは、ＳＴ２へ進みそのコードがセッ
トコードであるがを判断する． セットコードであれば、Ｓ ’Ｔ’ ３へ進みアドレス
・データバス３２のアドレスラインにＩ／０３３を指定
するためのアドレスデータを出力する（第３図＜Ａ）参
照）．すると、アドレスデコーダ２５の出力か「Ｌ』レ
ベルとなり（第３図（Ｂ）参照）、アンド回路２４の一
方の入力端子へ与えられる。続いて、ＳＴ４へ進みデー
タバスラインＤＢＬにセッ１ヘコードに対応したデータ
「０」を出力する（第３図（Ｃ）参照）．この後、ＳＴ
５へ進み１０ライト信号ＩＯＷを「しｊレベルにする（
第３図（Ｄ）参照）。
すると、１０ライト信号■ＯＷの立下りでアンド回路２
４の出力が「トＩ」レベルとなるので（第３図（Ｂ）参
照）、つまりフリップフロップ２３のＴ入力端子にはｒ
Ｈ，レベルの信号が与えられるので、データバスライン
ＤＢＬ上のデータ「０」かラッチされ、フリップフロッ
プ２３のＱ出力端子の出力がｒＬＪレベルに保持される
《第３図（Ｆ）参照）。これにより、トランジスタ２１
がオンするので、バッテリー１１によるるバックアップ
が可能となる． 一方、Ｓ Ｔ ２の判断において、セットコードでなけ
れば、Ｓ′「６へ進みリセットコードであるかを判断す
る．リセットコードでなければ、他の処理へ進む． リセットコードであれば、Ｓ Ｔ ７へ進みアドレス・
データバス３２のアドレスライン３２にＩ／Ｏ３３を指
定するためアドレスデータを出力する（第３図（Ａ＞参
照）．すると、アドレスデコーダ２５の出力かｒ［，Ｊ
レベルとなり（第３図（Ｂ）参照）、アンド回路２４の
一方の入力端子へ与えられる．続いて、ＳＴ８へ進みデ
ータバスラインＤＢＬにセットコードに対応したデータ
「１」を出力する（第３図（Ｃ）参照）。この績、Ｓ
’ｒ” ９へ進み１０ライト信号ＩＯＷを［ＬＪレベル
にする（第３図（Ｄ）参照）。
４の出力が「トＩ」レベルとなるので（第３図（Ｂ）参
照）、つまりフリップフロップ２３のＴ入力端子にはｒ
Ｈ，レベルの信号が与えられるので、データバスライン
ＤＢＬ上のデータ「０」かラッチされ、フリップフロッ
プ２３のＱ出力端子の出力がｒＬＪレベルに保持される
《第３図（Ｆ）参照）。これにより、トランジスタ２１
がオンするので、バッテリー１１によるるバックアップ
が可能となる． 一方、Ｓ Ｔ ２の判断において、セットコードでなけ
れば、Ｓ′「６へ進みリセットコードであるかを判断す
る．リセットコードでなければ、他の処理へ進む． リセットコードであれば、Ｓ Ｔ ７へ進みアドレス・
データバス３２のアドレスライン３２にＩ／Ｏ３３を指
定するためアドレスデータを出力する（第３図（Ａ＞参
照）．すると、アドレスデコーダ２５の出力かｒ［，Ｊ
レベルとなり（第３図（Ｂ）参照）、アンド回路２４の
一方の入力端子へ与えられる．続いて、ＳＴ８へ進みデ
ータバスラインＤＢＬにセットコードに対応したデータ
「１」を出力する（第３図（Ｃ）参照）。この績、Ｓ
’ｒ” ９へ進み１０ライト信号ＩＯＷを［ＬＪレベル
にする（第３図（Ｄ）参照）。
すると、１０ライト信号ＩＯＷの立下りでアンド回路２
４の出力が「ト■」レベルとなるので（第３図（Ｅ）参
照）、つまりフリップフロップ２３のＴ入力端子にはｒ
Ｈ ，レベルの信号が与えられるので、データバスラ
インＤＢＬ上のデータ「１」がラッチされ、フリップフ
ロツプ２３のＱ出力端子の出力か「ト【」レベルに保持
される（第３図（Ｆ）参照）．これにより、トランジス
タ２１がオフするので、バッテリー１１によるバックア
ップが解除される． 従って、本実施例によれば、バッテリー１１と負荷との
間にトランジスタ２１を挿入し、キーボード３７からセ
ットコードが入力されたときトランジスタ２１をオン状
態に保持するようにしたので、工場出荷後エンドユーザ
納入時よでは負荷によるバッテリー１１の放電を防止す
ることかできるとともに、エンドユーザ納入後にキーボ
ード３７からセットコードを入力するたりでバッテリー
１１によるバックアップを可能な状態にすることができ
る． よって、従来のように、カバーを開けてコネク夕を接続
するか、あるいは、エンドユーザ納入後にバッテリーを
一定時間充電する必要もないので、簡単な操作で直ちに
バッテリー１１によるバックアップを可能な状態にする
ことができる。
４の出力が「ト■」レベルとなるので（第３図（Ｅ）参
照）、つまりフリップフロップ２３のＴ入力端子にはｒ
Ｈ ，レベルの信号が与えられるので、データバスラ
インＤＢＬ上のデータ「１」がラッチされ、フリップフ
ロツプ２３のＱ出力端子の出力か「ト【」レベルに保持
される（第３図（Ｆ）参照）．これにより、トランジス
タ２１がオフするので、バッテリー１１によるバックア
ップが解除される． 従って、本実施例によれば、バッテリー１１と負荷との
間にトランジスタ２１を挿入し、キーボード３７からセ
ットコードが入力されたときトランジスタ２１をオン状
態に保持するようにしたので、工場出荷後エンドユーザ
納入時よでは負荷によるバッテリー１１の放電を防止す
ることかできるとともに、エンドユーザ納入後にキーボ
ード３７からセットコードを入力するたりでバッテリー
１１によるバックアップを可能な状態にすることができ
る． よって、従来のように、カバーを開けてコネク夕を接続
するか、あるいは、エンドユーザ納入後にバッテリーを
一定時間充電する必要もないので、簡単な操作で直ちに
バッテリー１１によるバックアップを可能な状態にする
ことができる。
また、キーボード３７からリセツＩ・コードが入力され
たとき、トランジスタ２１をオフ状態に保持するように
したので、バッテリー１１によるバックアップが不要な
ときには簡単に変更することができる． また、トランジスタ２１のオン、オフ状態を保持させる
ためにＤフリップフロップ２３を設け、このＤフリップ
フロップ２３をバッテリー１１によりバックアップする
ようにしたので、電源をオフしても、フリツプフロツプ
２３は記憶した状態を保持しているので、トランジスタ
２１をオンまたはオフの状態に保持させることかできる
．なお、上記実施例では、トランジスタ２１のオン、オ
フ状態を保持させるためにフリツプフロツブ２３を利用
したが、これに限らず、ラツチリレーなどでもよい． ［発明の効果］ 以上の通り、本発明によれば、入力手段からセットコー
ドを入力するだけで、スイッチング手段をオン状態に保
持させるようにしたので、エンドユーザ納入時までの間
で負荷によるバッテリーの放電を防止することができる
とともに、エンドユーザ納入後簡単な操作でかつ直ちに
バッテリーによるバ・ツクアップを可能な状態にするこ
とができる． ３７・・・キーボード（入力手段）。
たとき、トランジスタ２１をオフ状態に保持するように
したので、バッテリー１１によるバックアップが不要な
ときには簡単に変更することができる． また、トランジスタ２１のオン、オフ状態を保持させる
ためにＤフリップフロップ２３を設け、このＤフリップ
フロップ２３をバッテリー１１によりバックアップする
ようにしたので、電源をオフしても、フリツプフロツプ
２３は記憶した状態を保持しているので、トランジスタ
２１をオンまたはオフの状態に保持させることかできる
．なお、上記実施例では、トランジスタ２１のオン、オ
フ状態を保持させるためにフリツプフロツブ２３を利用
したが、これに限らず、ラツチリレーなどでもよい． ［発明の効果］ 以上の通り、本発明によれば、入力手段からセットコー
ドを入力するだけで、スイッチング手段をオン状態に保
持させるようにしたので、エンドユーザ納入時までの間
で負荷によるバッテリーの放電を防止することができる
とともに、エンドユーザ納入後簡単な操作でかつ直ちに
バッテリーによるバ・ツクアップを可能な状態にするこ
とができる． ３７・・・キーボード（入力手段）。
３１ 、 ３４ 、 ２ ５、 ２ ４ 、 ２
３・・・Ｃ ＰＵ、ＲＯＭ、アドレスデコーダ、アンド
回路およびＤフリップフロップ （切換保持手段）。
３・・・Ｃ ＰＵ、ＲＯＭ、アドレスデコーダ、アンド
回路およびＤフリップフロップ （切換保持手段）。
出顧人 東京電気株式会社
Claims (1)
- （１）充電可能なバッテリーと、 このバッテリーを充電するための充電回路と、前記バッ
テリーに充電された電荷を負荷へ供給するための放電回
路と、 この放電回路中に挿入されたスイッチング手段と、 予め設定されたセットコードを入力するための入力手段
と、 この入力手段によってセットコードが入力された際前記
スイッチング手段をオン状態に保持させる切換保持手段
と、 を具備したことを特徴とするバッテリーバックアップ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1114578A JPH02294235A (ja) | 1989-05-08 | 1989-05-08 | バッテリーバックアップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1114578A JPH02294235A (ja) | 1989-05-08 | 1989-05-08 | バッテリーバックアップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02294235A true JPH02294235A (ja) | 1990-12-05 |
Family
ID=14641348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1114578A Pending JPH02294235A (ja) | 1989-05-08 | 1989-05-08 | バッテリーバックアップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02294235A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011062070A (ja) * | 2009-09-08 | 2011-03-24 | Samsung Sdi Co Ltd | バッテリパック |
| JP2017143704A (ja) * | 2016-02-12 | 2017-08-17 | セイコーエプソン株式会社 | 制御装置、受電装置、電子機器、電力伝送システム及び電力供給方法 |
-
1989
- 1989-05-08 JP JP1114578A patent/JPH02294235A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011062070A (ja) * | 2009-09-08 | 2011-03-24 | Samsung Sdi Co Ltd | バッテリパック |
| US8450975B2 (en) | 2009-09-08 | 2013-05-28 | Samsung Sdi Co., Ltd. | Battery pack with a shipping mode |
| US8766599B2 (en) | 2009-09-08 | 2014-07-01 | Samsung Sdi Co., Ltd. | Battery pack including charged/discharge switch |
| JP2017143704A (ja) * | 2016-02-12 | 2017-08-17 | セイコーエプソン株式会社 | 制御装置、受電装置、電子機器、電力伝送システム及び電力供給方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7640447B2 (en) | Power supply system having standby power | |
| KR100204446B1 (ko) | 충전절차저장용 메모리를 가진 배터리 | |
| US20160116967A1 (en) | Firmware Update Method and Power System Thereof | |
| US20160234368A1 (en) | Cable with Memory | |
| US7145312B2 (en) | Battery coupled to adapter and tip | |
| CN101557021A (zh) | 智能电池充电速率管理 | |
| JPH02294235A (ja) | バッテリーバックアップ回路 | |
| CN100353321C (zh) | 具有主用和备用引导程序的系统及启动方法 | |
| CN106998081B (zh) | 电子装置及其充放电管理方法 | |
| JPH04359872A (ja) | バッテリーパック | |
| CN111475343A (zh) | 计算机状态断电恢复方法、装置及终端设备 | |
| US20190146804A1 (en) | Method for synchronization of system management data | |
| US6820205B2 (en) | Electric power unit with a battery and a memory for recording the date of first use of the battery | |
| CN116260209A (zh) | Soc显示方法、可插拔式电源系统、设备和存储介质 | |
| US20170212169A1 (en) | Conditioning cycle for determining battery capacity in an information handling system | |
| CN113162164B (zh) | 一种电池电量显示方法、终端及计算机可读存储介质 | |
| JP2006042552A (ja) | 充電システム及び充電装置 | |
| CN111062222B (zh) | 一种ic装置缴费方法、ic装置、读卡设备和存储介质 | |
| JPH0645998A (ja) | 携帯通信機及びそのプログラム書換え装置 | |
| BE1015464A5 (fr) | Ensemble comprenant un telephone mobile et une memoire auxiliaire. | |
| JPH10174303A (ja) | バッテリ充電制御装置 | |
| US20040133815A1 (en) | Data processing method and device with state-restoring function | |
| JPH0830360A (ja) | 停電時バックアップ回路 | |
| KR100335643B1 (ko) | 세팅값을소프트웨어로설정하는컴퓨터시스템및그제어방법 | |
| JP2534526B2 (ja) | 携帯型電子計算機 |