JPH02292823A - Etching process - Google Patents

Etching process

Info

Publication number
JPH02292823A
JPH02292823A JP11311689A JP11311689A JPH02292823A JP H02292823 A JPH02292823 A JP H02292823A JP 11311689 A JP11311689 A JP 11311689A JP 11311689 A JP11311689 A JP 11311689A JP H02292823 A JPH02292823 A JP H02292823A
Authority
JP
Japan
Prior art keywords
film
etching
resist film
silicon
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11311689A
Other languages
Japanese (ja)
Other versions
JP2720404B2 (en
Inventor
Moritaka Nakamura
守孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1113116A priority Critical patent/JP2720404B2/en
Publication of JPH02292823A publication Critical patent/JPH02292823A/en
Application granted granted Critical
Publication of JP2720404B2 publication Critical patent/JP2720404B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To enable the high selection ratio to be shown even if a resist film containing carbon is used as a mask by a method wherein an objective film is etched with the etching gas containing bromide by use of a mask of a resist film having a surface silicon oxide layer. CONSTITUTION:An objective film 3 is etched with an etching gas containing bromide by use of a mask of a resist film 4 having a surface silicon oxide layer 6. For example, the positive type resist film 4 comprising silicon containing resist material is formed on the polycrystalline silicon film 3 and then exposed and developed for patterning process. Next, when the resist film 4 is heated at the temperature of 300 deg.C in oxygen atmosphere for around 60 minutes, the carbon contained in the silicon containing resist material is combined with oxygen producing CO2 or CO to be removed from the surface of the resist film 4. On the other hand, the silicon contained in the resist film 4 is combined with oxygen to form the SiO2 layer 6 on the surface of the resist film 4. Lastly, the polycrystalline film 3 is etched by reactive ion-etching process using the etching gas containing hydrogen bromide.

Description

【発明の詳細な説明】 〔概 要] 多結晶シリコン、シリサイド、高融点金属メタル、窒化
シリコン等の膜を臭素系のガスによってエッチングする
エッチング方法に関し、有機系レジストをマスクに用い
る場合に、高選沢比を得ることを目的おし、 パターニングされ、かつ、少なくとも表層にシリコンを
含有するレジスト膜の表層から炭素を抜き出すと共に、
シリコンを酸化してその表層に酸化シリコン膜を形成す
る工程と、該酸化シリコン層を表層に形成した上記レジ
スト膜をマスクにし、HBr等の臭素含有エッチングガ
スを使用して被エッチング膜をエッチングする工程とを
含み構成する。
[Detailed Description of the Invention] [Summary] Regarding the etching method of etching films such as polycrystalline silicon, silicide, high melting point metal, silicon nitride, etc. using bromine-based gas, when using an organic resist as a mask, high For the purpose of obtaining a selective ratio, carbon is extracted from the surface layer of a patterned resist film containing silicon at least in the surface layer, and
A step of oxidizing silicon to form a silicon oxide film on its surface layer, and using the resist film with the silicon oxide layer formed on its surface as a mask, etching the film to be etched using a bromine-containing etching gas such as HBr. It consists of a process.

〔産業上の利用分野〕[Industrial application field]

本発明は、エッチング方法に関し、より詳しくは、多結
晶シリコン、単結晶シリコン、シリサイド、高融点金属
メタル、窒化シリコン等の膜を臭素系のガスによってエ
ッチングするエッチング方法に関する。
The present invention relates to an etching method, and more particularly to an etching method for etching a film of polycrystalline silicon, single crystal silicon, silicide, high melting point metal, silicon nitride, or the like using a bromine-based gas.

半導体装置の高集積化、高速化にしたがってパターンを
高精度に形成する必要が生じて《る。
As semiconductor devices become more highly integrated and operate at higher speeds, it becomes necessary to form patterns with high precision.

例えば、導電材膜をパターン化してトランジスタのゲー
ト電極を作成する場合には、異方性で、かつ、下地に対
する高選択比をもつエッヂングを施すことによりゲート
電極の幅を精密に制御し、トランジスタ特性が劣化しな
いようなエッチングを行う必要がある。
For example, when patterning a conductive material film to create a gate electrode for a transistor, the width of the gate electrode is precisely controlled by applying anisotropic etching with a high selectivity to the underlying layer. It is necessary to perform etching so that the characteristics do not deteriorate.

特に、段差のある領域に形成された多結晶シリコン膜を
エッチングする場合には、段差部分に多結晶シリコンが
残存しやすく、これを完全に除くためには、平面上の場
合より、はるかに長時間のオーバエッチングが必要とな
るので、下地を保護するために選択比の大きなエノチン
グが要求されている。例えば、256KD R A M
では選択比は1o度でよいが、4門DRAMでは20以
上、64門DRAMでは60以上、望ましくは、100
以上の選択比が必要になる。
In particular, when etching a polycrystalline silicon film formed in a region with a step, polycrystalline silicon tends to remain in the step, and in order to completely remove it, it is necessary to take a much longer etching process than when etching on a flat surface. Since time-consuming overetching is required, etching with a high selectivity is required to protect the underlying layer. For example, 256KD RAM
In this case, the selectivity ratio may be 10 degrees, but it is 20 or more for a 4-gate DRAM, 60 or more for a 64-gate DRAM, and preferably 100 degrees.
The above selection ratio is required.

さらに、パターニングされた膜の断面形状についても、
マスクパターン幅に対して寸法シフトがなく、かつ、断
面形状が垂直となるエッチング方法や、側壁が順テーバ
ーで、かつ、テーパ角度の制御性が高いエッチングが要
求されている。
Furthermore, regarding the cross-sectional shape of the patterned film,
There is a need for an etching method in which there is no dimensional shift with respect to the mask pattern width and in which the cross-sectional shape is perpendicular, and an etching method in which the side walls are tapered and the taper angle is highly controllable.

〔従来の技術] 多結晶シリコン膜、窒化膜等をパターニングする場合に
は、異方性が高く、選択比の大きいRIE(React
ive Ton Etching)法、E C R (
ElectronCyclotron Resonan
ce)法等のエッチング方法が適用されている。
[Prior Art] When patterning polycrystalline silicon films, nitride films, etc., RIE (React
ive Ton Etching) method, E C R (
Electron Cyclotron Resonan
Etching methods such as the ce) method are applied.

ところで、これらのエッチング方法によってパターニン
グをする場合には、オーバーエッチングを行ってもアン
ダーカットのないエッチングを行う必要があり、■第6
図に示すように、マスク60から露出した膜61をエッ
チングする際に、炭素含有物質をエッチングガスに混入
させ、膜61の側壁に炭素を含む膜63を付着させて側
壁のアンダーカットを阻止する方法、■第7図に示すよ
うに、基板を冷却することによってマスク71から露出
した膜70の側壁72の反応確率を低下させるか、又は
、その側壁に反応生成物72を堆積させてアンダーカッ
トを防止する方法、■臭素(Brz)や臭化水素(HB
r)のような臭素含有物のガスを使用し、エッチングす
る方法がある.しかしながら、第1の方法によれば、炭
素を含むボリマーがIt!J61の側壁だけでなく、図
示しないエッチングチャンバーの内壁にも堆積してしま
い、これが剥離してパーティクルの発生源となり歩留り
を下げたり、炭素が下地の酸化膜62のエッチング速度
を上昇させて選択比を低下させる原因となるといった欠
点がある。
By the way, when patterning is performed using these etching methods, it is necessary to perform etching without undercutting even if over-etching is performed.
As shown in the figure, when etching the film 61 exposed from the mask 60, a carbon-containing substance is mixed into the etching gas, and a carbon-containing film 63 is attached to the side wall of the film 61 to prevent undercutting of the side wall. Method: (1) As shown in FIG. 7, the reaction probability of the side wall 72 of the film 70 exposed from the mask 71 is reduced by cooling the substrate, or the reaction product 72 is deposited on the side wall to form an undercut. How to prevent bromine (Brz) and hydrogen bromide (HB)
There is an etching method using a bromine-containing gas such as r). However, according to the first method, the carbon-containing polymer is It! The carbon deposits not only on the side walls of J61 but also on the inner walls of the etching chamber (not shown), which peels off and becomes a source of particles, lowering the yield, and carbon increases the etching rate of the underlying oxide film 62, reducing the selectivity. It has the disadvantage that it causes a decrease in

また、第2の方法によれば、フッ素系のガスとして例え
ば六フン化硫黄を用いると、高い選択比を得ることはで
きるが、異方性を高めるためには膜の温度を−100゜
C以下に冷却する必要があるために、エッチング装置の
機構が複雑で高価になるといった欠点がある。また、塩
素系ガス例えばじ2ではウェハを0゜C以下に冷やさね
ばならず、また選択比は十分でない。
According to the second method, if sulfur hexafluoride, for example, is used as the fluorine-based gas, a high selectivity can be obtained, but in order to increase the anisotropy, the temperature of the membrane must be lowered to -100°C. Since it is necessary to cool the etching apparatus below, there is a drawback that the mechanism of the etching apparatus becomes complicated and expensive. Further, when using a chlorine-based gas such as 2, the wafer must be cooled to below 0°C, and the selectivity is not sufficient.

[発明が解決しようとする課題] これに対し、第3の方法によれば、炭素をエッチングガ
スに含有させずに、しかも、特別な低温に冷却すること
もなく、垂直もしくはテーパーエッチングで30〜20
0程度の選択比が得られるために、オーバエッチングの
際に下地の酸化膜が除去されることはない。
[Problems to be Solved by the Invention] On the other hand, according to the third method, vertical or tapered etching can be performed for 30 to 30 minutes without incorporating carbon into the etching gas and without cooling to a special low temperature. 20
Since a selectivity of about 0 is obtained, the underlying oxide film is not removed during over-etching.

しかし、炭素が混入すると、下地の酸化膜のSt−0結
合がC−O結合に置き代わることにより開裂するか、C
の存在により電子分布が変わってSt一〇結合が弱くな
ることにより、臭素系ガスでもエッチングが進んでみ選
択比が10〜30程度まで低下する。従って、オーバエ
ッチングを必要とする場合には、有機系のレジストマス
クを使用して高精度のパターンを形成することが難しく
なるといった不都合がある。
However, when carbon is mixed in, the St-0 bonds in the underlying oxide film are replaced by C-O bonds and are cleaved, or C-
Due to the presence of , the electron distribution changes and the St10 bond becomes weaker, so that even with bromine gas, etching progresses and the selectivity decreases to about 10 to 30. Therefore, when over-etching is required, it becomes difficult to form a highly accurate pattern using an organic resist mask.

もとより、炭素が混入しなければ臭素原子のみによって
はSi−○結合が開裂しないため、シリコン酸化膜はエ
ッチングされない.従って、レジストの代わりにシリコ
ン酸化膜や窒化膜をマスクに使用すると高選択比が得ら
れるが、この場合には、レジストを使用してシリコン酸
化膜や窒化膜をパターンニングする必要があるため、エ
ッチング工程が複雑になる上に、気相成長法により二酸
化シリコン膜や窒化膜を形成する際に時間がかがるとい
った問題がある。
Of course, unless carbon is mixed in, Si-○ bonds will not be cleaved by bromine atoms alone, so the silicon oxide film will not be etched. Therefore, a high selectivity can be obtained by using a silicon oxide film or nitride film as a mask instead of a resist, but in this case, it is necessary to pattern the silicon oxide film or nitride film using a resist. In addition to complicating the etching process, there are also problems in that it takes time to form a silicon dioxide film or a nitride film using a vapor phase growth method.

本発明はこのような問題に鑑みてなされたものであって
、炭素を含有するレジストをマスクに用いる場合にも亮
選択比が得られるエッチング方法を提供することを目的
とする。
The present invention has been made in view of these problems, and an object of the present invention is to provide an etching method that can obtain a high selectivity even when a resist containing carbon is used as a mask.

(課題を解決するための手段] 上記した課題は、パターニングされ、がっ、少なくとも
表層にシリコンを含有するレジスト膜を形成する工程と
、該レジスト膜の表層から炭素を抜き出すと共に、表層
に含まれるシリコンを酸化して該レジスト膜の表層に酸
化シリコン膜を形成する工程と、該酸化シリコン層を表
層に形成した該レジスト膜をマスクにし、臭素含有エッ
チングガスを使用して被エッチング膜をエッチングする
工程とを有することを特徴とするエッチング方法により
解決する。
(Means for Solving the Problems) The above-mentioned problems include a step of forming a resist film that is patterned and contains silicon at least in the surface layer, extracting carbon from the surface layer of the resist film, and removing carbon contained in the surface layer. A step of oxidizing silicon to form a silicon oxide film on the surface layer of the resist film, and using the resist film with the silicon oxide layer formed on the surface as a mask, etching the film to be etched using a bromine-containing etching gas. The problem is solved by an etching method characterized by comprising steps.

〔作 用〕[For production]

本発明によれば、シリコンを含有し、かつ、パターニン
グされたレジスト膜をマスクとして使用する。
According to the present invention, a patterned resist film containing silicon is used as a mask.

レジスト膜にシリコンを含有する方法としては、シリコ
ン含有レジスト材によってレジスト膜を形成し、これを
パターニングするか、または、一IIに使用されている
レジスト材によりレジスト膜を形成し、これをパターニ
ングした後にその表層をシリル化するものがある。
As a method for containing silicon in a resist film, a resist film is formed using a silicon-containing resist material and patterned, or a resist film is formed using a resist material used in 1-II and this is patterned. Some later silylate the surface layer.

そして、レジスト膜をマスクに使用して被エッチング膜
をエッチングする前に、レジスト膜表層に含まれる炭素
を抜き出すとともに、レジスト膜表面を酸化すると、そ
の表層には酸化シリコン膜6が形成されることになる。
Then, before etching the film to be etched using the resist film as a mask, when carbon contained in the surface layer of the resist film is extracted and the surface of the resist film is oxidized, a silicon oxide film 6 is formed on the surface layer. become.

この状態で、被エッチング膜をエッチングしてもレジス
ト膜の表面から炭素原子が出ることはないために、レジ
スト膜表層の酸化シリコン層や、被エッチング膜の下地
の酸化シリコン層のエッチングレートを低減させること
になる. したがって、被工・ンチング膜を工・冫チングする際に
は、臭素を含むエッチングガスに由来するエッチングレ
ートと選択比を得ることができ、酸化膜に対する被エッ
チング膜の選択比を3Q以上にすることができる。
In this state, even if the film to be etched is etched, carbon atoms will not come out from the surface of the resist film, so the etching rate of the silicon oxide layer on the surface of the resist film and the silicon oxide layer underlying the film to be etched is reduced. I will let you do it. Therefore, when etching/etching a film to be etched/etched, it is possible to obtain the etching rate and selectivity derived from the etching gas containing bromine, and to increase the selectivity of the film to be etched to the oxide film to 3Q or higher. be able to.

(実施例] (a)実力缶例1 第1図は、本発明の一実施例を断面で示す工程図であっ
て、図中符号lは、シリコンよりなる半導体基板で、そ
の上には、熱酸化法や気相成長法等により形成した膜厚
l.,000人のシリコン酸化膜(SiOz膜)2と、
気相成長法等により形成された膜厚3,000人の多結
晶シリコン膜3が順に形成されている(第1図(a))
. 以下に、多結晶シリコン膜3をパターニングする工程に
ついてその詳細を説明する。
(Example) (a) Practical example 1 FIG. 1 is a process diagram showing an example of the present invention in cross section, and the reference numeral l in the figure is a semiconductor substrate made of silicon, on which are A silicon oxide film (SiOz film) 2 with a film thickness of 1.000 mm formed by a thermal oxidation method, a vapor phase growth method, etc.
A polycrystalline silicon film 3 having a thickness of 3,000 wafers is formed by vapor phase growth or the like (FIG. 1(a)).
.. The details of the step of patterning the polycrystalline silicon film 3 will be explained below.

まず、5〜75%程度のシリコンと酸素とを含むシリコ
ン含有レジスト材よりなるボジ型のレジストll1i!
4を、スピンコーティング法により多結晶?リコン膜3
の上に3,000人の厚さに挾布形成した後に(第1図
(b))、パターンを形成しない領域に紫外光を照射し
、その後に、溶剤によりレジスト膜4を現像して怒光部
分に窓5を形成した(第1図(C))。ここでシリコン
含有レジスト材としては、ポリフエニルシルセスキオキ
サンをアセチル化した水素基を有するアルカリ可溶性の
シリコン樹脂と、ジアゾナフトキノン化合物とからなる
ものを用いた。
First, a positive resist ll1i! is made of a silicon-containing resist material containing about 5 to 75% silicon and oxygen.
4, polycrystalline by spin coating method? Recon membrane 3
After forming a resist film 4 on the top of the film to a thickness of 3,000 mm (Fig. 1 (b)), the area where no pattern is to be formed is irradiated with ultraviolet light, and then the resist film 4 is developed with a solvent and exposed to heat. A window 5 was formed in the light part (FIG. 1(C)). Here, the silicon-containing resist material used was one made of an alkali-soluble silicone resin having hydrogen groups obtained by acetylating polyphenylsilsesquioxane, and a diazonaphthoquinone compound.

次に、酸素雰囲気中でレジスト膜4を300“Cの温度
下で約60分間加熱すると、このレジスト膜4の表面に
おいて、シリコン含有レジスト材に含まれた炭素が酸素
と結合して二酸化炭素(Co■)又は一酸化炭素(CO
)となりでレジスト膜4から除去される蒸発する一方、
レジスト11!4中のシリコンが酸素と結合して二酸化
シリコン(Sing)となるため、レジスト膜4の表面
には、炭素含有量が極めて少ないSin.層6が形成さ
れた(第1図(d)).続いて、臭化水素を含んだエッ
チングガスを用いて多結晶シリコン膜3を以下に説明す
るエッチング装置を用いてエッチングした。
Next, when the resist film 4 is heated at a temperature of 300"C for about 60 minutes in an oxygen atmosphere, carbon contained in the silicon-containing resist material combines with oxygen on the surface of the resist film 4, and carbon dioxide ( Co■) or carbon monoxide (CO
) while evaporating and being removed from the resist film 4,
Since the silicon in the resist 11!4 combines with oxygen to form silicon dioxide (Sing), the surface of the resist film 4 has a very low carbon content of Sin. Layer 6 was formed (Fig. 1(d)). Subsequently, the polycrystalline silicon film 3 was etched using an etching apparatus described below using an etching gas containing hydrogen bromide.

第2図は、基板1を入れて多結晶シリコン膜3をエッチ
ングするための反応性イオンエッチング(RIE)装置
を示す構成図であって、図中符号10は、エッチングチ
ャンバ11内に配設された一対のW.極で、高周波電圧
を印加する下方の電極10aの上面には静電チャックl
2が取付けられ、また、静電チャック12に対向する他
方の電極10bは電気的に接地され、さらに、エッチン
グチャンバ11にはガス供給口13と排気口14が設け
られていて、エッチングガスを一対の電極10間に供給
するとともにチャンバ1】内を減圧するように構成され
ている。
FIG. 2 is a configuration diagram showing a reactive ion etching (RIE) apparatus for etching the polycrystalline silicon film 3 into which the substrate 1 is inserted, and the reference numeral 10 in the figure is located inside the etching chamber 11. A pair of W. An electrostatic chuck l is attached to the upper surface of the lower electrode 10a to which a high frequency voltage is applied.
2 is attached, and the other electrode 10b facing the electrostatic chuck 12 is electrically grounded. Furthermore, the etching chamber 11 is provided with a gas supply port 13 and an exhaust port 14 to supply a pair of etching gases. It is configured to supply air between the electrodes 10 of the chamber 1 and to reduce the pressure inside the chamber 1.

なお、第2図中符号15は、静電チャンク12に取り付
けた電極板、16は、電極板15に電圧を印加する直流
電源、17は、電極10aに接続する高周波電源を示し
ている。
In FIG. 2, reference numeral 15 indicates an electrode plate attached to the electrostatic chunk 12, 16 a DC power supply for applying voltage to the electrode plate 15, and 17 a high frequency power supply connected to the electrode 10a.

図示しないが、下部電極10aは水冷されており、冷却
水温を変えることにより、エッチング中のウエハー温度
を制御することができる。エッチ?グ中のウェハー温度
は図示しない蛍光光ファイバー温度計により測定した。
Although not shown, the lower electrode 10a is water-cooled, and by changing the cooling water temperature, the wafer temperature during etching can be controlled. Naughty? The wafer temperature during the process was measured using a fluorescent optical fiber thermometer (not shown).

なお、図示していないがプラズマに曝されるエッチング
チャンパー11の内壁及び上部電fIilobの表面は
、石英ガラスのようにカーボンを含まない材料で覆った
。また図示しないレーザ干渉計によりエッチング中にリ
アルタイムにエッチングレートを求めることがある。
Although not shown, the inner wall of the etching chamber 11 and the surface of the upper electrode fIilob, which are exposed to plasma, were covered with a carbon-free material such as quartz glass. Furthermore, the etching rate may be determined in real time during etching using a laser interferometer (not shown).

この装置の静電チャック2上に基仮1を固定し、臭化水
素(HBr)ガスを2003CCHの流量でチャンバ1
1内に供給しつつ、チャンバ11内の圧力を0.I T
orrに減圧するとともに、1.11W/cJの大きさ
で電極10aに電力を印加し、第1図(e)に示すよう
に多結晶シリコン膜3の表面に薄く形成されたSiO■
膜7を除去するため約30秒間エッチングした。
The substrate 1 was fixed on the electrostatic chuck 2 of this device, and hydrogen bromide (HBr) gas was introduced into the chamber 1 at a flow rate of 2003 CCH.
1, while reducing the pressure inside the chamber 11 to 0. I.T.
At the same time, the pressure is reduced to 1.11 W/cJ and a power of 1.11 W/cJ is applied to the electrode 10a, and as shown in FIG.
Etching was performed for about 30 seconds to remove film 7.

ここで使用したIIBrは純度99.99%であり、炭
素含存量をCO■換算の容量比でaoppmOものであ
った。
The IIBr used here had a purity of 99.99%, and the carbon content was aoppmO in terms of volume ratio in terms of CO2.

この後に、)IBrガスの流量を50SCCM、高周波
電力密度を0.66W/cfflに変化させ、レジスト
1114の窓?から露出した領域の多結晶シリコン膜3
をエッチングした(第1図(f))。この時、レジスト
膜4の表面に形成されたSi02156には炭素がほと
んど含まれていないため、SiO■層6がプラズマにさ
らされても炭素が叩き出されることは殆どなかった。
After this, the flow rate of IBr gas was changed to 50SCCM, the high frequency power density was changed to 0.66W/cffl, and the window of the resist 1114 was changed to 50SCCM. Polycrystalline silicon film 3 in the area exposed from
was etched (Fig. 1(f)). At this time, since the Si02156 formed on the surface of the resist film 4 contained almost no carbon, almost no carbon was knocked out even when the SiO2 layer 6 was exposed to plasma.

この結果、SiOzのエッチングレートは大きくならず
、SiO■It!2に対する多結晶シリコン膜3の選択
比の低下が抑制され、オーバーエッチングを行う際にS
iO■膜2が除去されることを防止できた。
As a result, the etching rate of SiOz does not increase, and SiO■It! This suppresses the decrease in the selectivity of the polycrystalline silicon film 3 to the polycrystalline silicon film 3 to
It was possible to prevent the iO2 film 2 from being removed.

なお、パターニングされた多結晶シリコン膜3のエッチ
ングレートは、レーザ干渉計により求めた。
Note that the etching rate of the patterned polycrystalline silicon film 3 was determined using a laser interferometer.

また、SiOz膜2に対する多結晶シリコン膜3の選択
比は、多結晶シリコン膜3のエッチングを終えた後に、
継続してその下のSing膜2を1分間オーバーエッチ
ングし、SiO■膜2の膜厚の減少量からそのエッチン
グレートを求め、上記レーザ干渉計により求めた多結晶
シリコン膜3のエッチングレートをSiO■膜2のエッ
チングレートで割って算出した。
Furthermore, the selection ratio of the polycrystalline silicon film 3 to the SiOz film 2 is determined by
Continue to over-etch the underlying Sing film 2 for 1 minute, determine the etching rate from the amount of decrease in the film thickness of the SiO2 film 2, and use the etching rate of the polycrystalline silicon film 3 determined by the laser interferometer as described above. (2) Calculated by dividing by the etching rate of film 2.

その結果、上記の実施例のエッチングレート及び選択比
は、基板1の温度が90゜Cの場合には、エッチングレ
ートが300nm/min 、選択比300であり、ま
た、エッチングされた多結晶シリコン膜3の断面を走査
電子顕微鏡で観察すると、その断面形状は垂直になるこ
とが確認された。
As a result, when the temperature of the substrate 1 is 90°C, the etching rate and selectivity of the above example are 300 nm/min and the selectivity is 300. When the cross section of No. 3 was observed using a scanning electron microscope, it was confirmed that the cross section was vertical.

さらに、基板温度が20゜Cの場合には、第3図に示す
ように、多結晶シリコン膜3の断面が、テーパー角θ=
70゜の順テーパー形状となり、この場合のエッチング
レートは200nm/min 、選択比は40であった
。なおここで、テーパ状になる理由としては、低温とし
たためエッチング最中の多結晶シリコン膜3の側壁部に
反応生成物であるSiBrXが付着してエッチングの進
行を妨げるためであることは側壁付着物の分析により確
認されている。
Further, when the substrate temperature is 20°C, the cross section of the polycrystalline silicon film 3 has a taper angle θ=
The etching rate was 200 nm/min and the selection ratio was 40. Note that the reason for the tapered shape is that SiBrX, which is a reaction product, adheres to the side wall of the polycrystalline silicon film 3 during etching due to the low temperature, which hinders the progress of etching. This has been confirmed by analysis of kimonos.

なお、基板温度を50〜150℃とした場合には寸法シ
フトのない垂直な断面形状のパターニングが可能であり
、50’C以下では温度が低下するほどテーバ角θが大
きい順テーパー形状になる。
Note that when the substrate temperature is 50 to 150°C, patterning with a vertical cross-sectional shape without dimensional shift is possible, and below 50'C, the tapered shape becomes larger as the taper angle θ increases as the temperature decreases.

?b)実施例2 第4図(a)に示すように、多結晶シリコン膜21の上
に平坦化層としてボジ型のノボラック系レジスト膜22
を1.5μmの厚さに形成し、これをベーキングした。
? b) Example 2 As shown in FIG. 4(a), a positive novolac resist film 22 is formed as a flattening layer on a polycrystalline silicon film 21.
was formed to a thickness of 1.5 μm and baked.

そして、この上にシリコン含有レジストとしてネガ型シ
ロキサンレジスト膜23を3000人の厚さに塗布し、
これを電子ビームにより露光した後、溶剤により除去し
てパターニングした(第4図(b)).次に、シロキサ
ンレジスト膜23をマスクに使用し、酸素ガスを使用す
るRIE法により酸素ガス流量10Q SCCM,圧力
0,02 Torrでノボラック系レジスト膜22をエ
ッチングしたところ、エッチングの際に酸素プラズマに
よってシロキサンレジスト膜23の表面の炭素が酸素と
結合して二酸化炭素(Cow)又は一酸化炭素(Co)
となって除去される一方、シロキサンレジストM23中
のシリコンが酸素と結合してSiO■となるため、その
表面にSi?■層24が形成された(第4図(C))。
Then, a negative siloxane resist film 23 as a silicon-containing resist is applied to a thickness of 3000 mm on top of this.
After exposing this to an electron beam, it was removed with a solvent and patterned (Fig. 4(b)). Next, using the siloxane resist film 23 as a mask, the novolac resist film 22 was etched by RIE using oxygen gas at an oxygen gas flow rate of 10Q SCCM and a pressure of 0.02 Torr. Carbon on the surface of the siloxane resist film 23 combines with oxygen to form carbon dioxide (Cow) or carbon monoxide (Co).
On the other hand, the silicon in the siloxane resist M23 combines with oxygen to form SiO■, so that Si? (2) A layer 24 was formed (FIG. 4(C)).

この後に、シロキサンレジスト膜23とノボラック系レ
ジスト膜22をマスクとして使用し、第1の実施例と同
様に+lBrによって多結晶シリコン膜21をパターニ
ングすると(第4図(d))、実施例1と同様に、基板
1の温度が90℃の場合には、エッチングレートが30
0nm/llin ,選択比300であり、また、エッ
チングされた多結晶シリコンII!!3の断面を走査電
子顕微鏡で観察すると、その断面形状は垂直になること
が確認された. さらに、基板温度が20゛Cの場合には、第3図に示す
ように、多結晶シリコン膜3の断面が、テーバー角θ−
70″′の順テーパー形状となり、この場合のエッチン
グレートは20Or+m/m!n ,選択比は40であ
った。
After this, using the siloxane resist film 23 and the novolak resist film 22 as masks, the polycrystalline silicon film 21 is patterned with +lBr in the same manner as in the first embodiment (FIG. 4(d)). Similarly, when the temperature of the substrate 1 is 90°C, the etching rate is 30°C.
0 nm/llin, selectivity 300, and etched polycrystalline silicon II! ! When the cross-section of No. 3 was observed using a scanning electron microscope, it was confirmed that the cross-sectional shape was vertical. Further, when the substrate temperature is 20°C, the cross section of the polycrystalline silicon film 3 has a Taber angle θ-
The etching rate was 20Or+m/m!n and the selection ratio was 40.

ところで、多結晶シリコン膜21のエッチングの際に、
ノボラック系レジスト膜22の側壁部が露出しているが
、HBrプラズマの中のイオンは基板表面に対してほぼ
垂直に衝突するため、ノボラック系レジスト膜22の側
壁から叩き出される炭素の量は極めて少なく、エッチン
グ比を30以下に低下させることはなかった。
By the way, when etching the polycrystalline silicon film 21,
Although the sidewalls of the novolac resist film 22 are exposed, the ions in the HBr plasma collide with the substrate surface almost perpendicularly, so the amount of carbon ejected from the sidewalls of the novolac resist film 22 is extremely large. The etching ratio was not lowered to 30 or less.

なお、第4図中符号25は、シリコン基板20と多結晶
シリコン膜との間に形成されたSing膜を示している
Note that reference numeral 25 in FIG. 4 indicates a Sing film formed between the silicon substrate 20 and the polycrystalline silicon film.

?c)実施例3 上記した実施例1.2では、シリコン含有レジスト材を
使用してレジスト膜の表面にSiO■層を形成するよう
にしたが、一般に使用されている有機系レジスト材を使
用してレジスト膜をパターン形成し、この後に、このレ
ジスト膜の表面をシリル化してシリコンを含有させ、そ
の表面を酸化してSiO■層を形成することも可能であ
る。
? c) Example 3 In Example 1.2 described above, a silicon-containing resist material was used to form a SiO layer on the surface of the resist film, but a commonly used organic resist material was used. It is also possible to form a pattern on a resist film, then silylate the surface of this resist film to contain silicon, and oxidize the surface to form a SiO2 layer.

以下に、その場合の実施例を述べる。An example in this case will be described below.

まず、第5図に示すように、シリコン基板30表面のS
ing膜31上に多結晶シリコン膜32を形成し、この
上にボジ型の有機系レジスト材を塗布してレジスト膜3
3を形成し(第5図(a))、これを露光処理、現像処
理してパターンニングした?第5図(b))。
First, as shown in FIG.
A polycrystalline silicon film 32 is formed on the ing film 31, and a positive type organic resist material is applied thereon to form the resist film 3.
3 was formed (Fig. 5 (a)), and was patterned by exposure and development. Figure 5(b)).

この後に、図示しない加熱炉内に基仮30を入れ、ヘキ
サメチルジシラザン(HMDS)を50SCCHの流量
で供給しつつ加熱炉内を4 Torrにし、基板30を
130゜Cの温度で約3時間加熱したところ、レジスト
膜33の表面はシリル化して5〜10%のシリコンを取
り込んだ.(第5図(c)).この後で、酸素ガスを流
量100SCCM, 0. I Torr,高周波電力
密度0.6W/ctiでプラズマ処理したところ第5図
(d)に示すように、シリル化したレジスト膜33の表
面では、酸素プラズマによって炭素が酸素と結合して二
酸化炭素(Co■)又は一酸化炭素(CO)が生成され
て除去されるとともに、酸素が表面のシリコンと結合し
てSing層34が形成された. この場合に、シリル化したレジスト膜33上のSiO■
層34の形成速度は多結晶シリコン上よりも速いために
、多結晶シリコンM32の表面に形成されるSiO■l
i!35は極めて薄く、この膜は実施例1と同様に、エ
ッチング条件をかえたHBrにより?単に除去された。
After this, the substrate 30 was placed in a heating furnace (not shown), and the inside of the heating furnace was set to 4 Torr while hexamethyldisilazane (HMDS) was supplied at a flow rate of 50 SCCH, and the substrate 30 was heated at a temperature of 130° C. for about 3 hours. When heated, the surface of the resist film 33 became silylated and incorporated 5 to 10% silicon. (Figure 5(c)). After this, oxygen gas was supplied at a flow rate of 100 SCCM, 0. When plasma processing was performed at I Torr and high frequency power density of 0.6 W/cti, as shown in FIG. Co■) or carbon monoxide (CO) was generated and removed, and oxygen was combined with the silicon on the surface to form the Sing layer 34. In this case, SiO■ on the silylated resist film 33
Since the formation speed of the layer 34 is faster than that on the polycrystalline silicon, the SiOl formed on the surface of the polycrystalline silicon M32
i! 35 is extremely thin, and this film was formed by using HBr with different etching conditions as in Example 1. simply removed.

さらに続けて、HBrにより多結晶シリコン膜32をエ
ッチングしたところ、レジスト膜33の表面から炭素が
遊離することがないため、多結晶シリコン膜32の下層
のSiO■膜31がエッチングされず、Si02膜31
に対する選択比の低下は見られなかった(第5図(e)
)。
When the polycrystalline silicon film 32 was subsequently etched with HBr, carbon was not released from the surface of the resist film 33, so the SiO2 film 31 underlying the polycrystalline silicon film 32 was not etched, and the SiO2 film was etched. 31
No decrease in the selectivity ratio was observed for (Fig. 5(e)
).

エッチングレート、選択比は、エッチングレートが30
0min/win,選択比が30〜300程度となった
Etching rate, selection ratio is 30
0 min/win, and the selection ratio was about 30 to 300.

また、基板温度50〜150゜C程度では寸法シフトの
ない垂直形状のエッチングができ、50’C以下では温
度が低下するほどテーパ角θの大きな順テーパ形状が形
成された。
Further, at a substrate temperature of about 50 to 150° C., vertical etching with no dimensional shift was possible, and at below 50° C., a forward tapered shape with a larger taper angle θ was formed as the temperature decreased.

(d)実施例4 なお、この実施例3では、HMDSをシリル化物質とし
て使用したが、ジクロロジメチルシランをシリル化物質
に使用することもできた。この時は、190Torrの
ジクロロジメチルシラン雰囲気中にレジスト膜33を曝
し、約110゜Cの温度で1時間程度加熱したところ、
その表面がシリル化し、さらにこのレジスト膜33を大
気中に曝して150゜Cの温度で約15分間加熱してた
ところ、その表面にSiOオ層が形成された.以下のH
Brによるエッチングは実施例1と同様の処理を行った
(d) Example 4 In this Example 3, HMDS was used as the silylation substance, but dichlorodimethylsilane could also be used as the silylation substance. At this time, the resist film 33 was exposed to a dichlorodimethylsilane atmosphere of 190 Torr and heated at a temperature of about 110°C for about 1 hour.
The surface became silylated, and when this resist film 33 was further exposed to the atmosphere and heated at a temperature of 150° C. for about 15 minutes, a SiO layer was formed on the surface. H below
Etching with Br was performed in the same manner as in Example 1.

その結果は、基板1の温度が90℃の場合には、エッチ
ングレートが300nm/sin ,選択比300であ
り、また、エッチングされた多結晶シリコン膜3の断面
を走査電子顕微鏡で観察すると、その断面形状は垂直に
なることがf!認された。
The results show that when the temperature of the substrate 1 is 90°C, the etching rate is 300 nm/sin and the selectivity is 300. Furthermore, when the cross section of the etched polycrystalline silicon film 3 is observed with a scanning electron microscope, It is f! that the cross-sectional shape is vertical! It has been certified.

さらに、基板温度が20℃の場合には、第3図に示すよ
うに、多結晶シリコン膜3の断面が、テーバー角θ−7
0″″の順テーバー形状となり、この場合のエッチング
レートは200rv/min ,選択比は40であった
Further, when the substrate temperature is 20°C, the cross section of the polycrystalline silicon film 3 has a Taber angle of θ-7 as shown in FIG.
The etching rate was 200 rv/min and the selection ratio was 40.

(e)実施例5 上記実施例1〜4ではレジスト膜33を有機系フォトレ
ジストにより形成したが、他にPMMA(ポリメチルメ
タクリレート)を使用することもできた。
(e) Example 5 In Examples 1 to 4 above, the resist film 33 was formed of an organic photoresist, but PMMA (polymethyl methacrylate) could also be used.

この時は、多結晶シリコン膜32の上にPMMAを約1
.0μm程度の厚さに塗布し、これを電子ビーム露光法
によりパターンニングした後、このレジススト膜をクロ
ロアルキルシラン雰囲気中に置き、その表面を水銀ラン
プを用いて250nm以下のDUV光を照射して表面を
シリル化し、これを160゜CIO分間ベーキングして
表面にSing層を形成した。あとのHBrによるエッ
チングは実施例1と同様である。
At this time, approximately 1 % of PMMA is applied on the polycrystalline silicon film 32.
.. After coating the resist film to a thickness of approximately 0 μm and patterning it by electron beam exposure, the resist film was placed in a chloroalkylsilane atmosphere, and its surface was irradiated with DUV light of 250 nm or less using a mercury lamp. The surface was silylated and baked for 160° CIO to form a Sing layer on the surface. The rest of the etching with HBr is the same as in Example 1.

その結果は、基板1の温度が90゜Cの場合には、エッ
チングレートが300nm/min ,選択比300で
あり、また、エッチングされた多結晶シリコン膜3の断
面を走査電子顕微鏡で観察すると、その断面形状は垂直
になることが確認された。
The results show that when the temperature of the substrate 1 is 90°C, the etching rate is 300 nm/min and the selectivity is 300, and when the cross section of the etched polycrystalline silicon film 3 is observed with a scanning electron microscope. It was confirmed that the cross-sectional shape was vertical.

さらに、基板温度が20゜Cの場合には、第3図に示す
ように、多結晶シリコン膜3の断面が、テーパー角θ−
70’の順テーパー形状となり、この場合のエッチング
レートは200nm/min ,選択比は40であった
Furthermore, when the substrate temperature is 20°C, the cross section of the polycrystalline silicon film 3 has a taper angle of θ-
The etching rate was 200 nm/min and the selection ratio was 40.

(f)その他の実施例 多結晶シリコン上に、少なくとも表面層にシリコンを含
むレジスト膜を形成し、その表面にSi02層を形成す
る手段としては、上記実施例で示したように大気中や酸
素雰囲気中で熱処理を行う方法や、酸素を使用するRI
E法等によってレジスト膜表面をプラズマ処理する方法
の他に、アルゴン等の子活性ガスによるRIE法でレジ
スト表面にダメージを与えた後に、酸素雰囲気中にレジ
ストを曝すことによってその表面を酸化する方法もある
(f) Other Examples As a means of forming a resist film containing silicon in at least the surface layer on polycrystalline silicon and forming a Si02 layer on the surface, it is possible to Methods of heat treatment in an atmosphere and RI using oxygen
In addition to a method in which the surface of the resist film is plasma-treated using the E method, etc., there is a method in which the surface of the resist is damaged by the RIE method using a secondary active gas such as argon, and then the surface is oxidized by exposing the resist to an oxygen atmosphere. There is also.

〔比較例〕[Comparative example]

比較のための第1図(c)の試料を、次の(d)Sho
t層形成処理を行わず、同図(e) ,(f )のエッ
チング処理を行った.エッチング条件は実施例1と同様
である。この結果、エッチング形状や多結晶シリコンの
エッチングレートは実施例1と全く同様であったが、シ
リコン酸化膜のエッチングレートが大きく、選択比はウ
エハー温度90″Cで15、ウェハー温度20゜Cで1
0と実施例1に比べて小さくなった。
The sample in Figure 1 (c) for comparison was replaced with the following (d) Sho
The etching process shown in Figures (e) and (f) was performed without performing the T-layer formation process. The etching conditions are the same as in Example 1. As a result, the etching shape and etching rate of polycrystalline silicon were exactly the same as in Example 1, but the etching rate of the silicon oxide film was large, and the selectivity was 15 at a wafer temperature of 90"C and 15 at a wafer temperature of 20°C. 1
0, which is smaller than that of Example 1.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によれば、シリコンを含有し、
かつ、パターニングされたレジスト膜の表層から炭素を
抜き出すとともに、レジスト膜表面を酸化してその表層
に酸化シリコン膜を形成するようにしたので、ひきつづ
く臭素系ガスによるエッチング中に炭素原子がレジスト
膜の表面から出ることがないため、レジスト膜表層の酸
化シリコン層や、被エッチング膜の下地の酸化シリコン
層のエッチングレートの増加を抑制することができる.
この結果、シリコン酸化膜や窒化膜をマスクに用いない
簡便なレジストマスクプロセスでもHBr等臭素を含む
エッチングガスに由来するエッチングレートと高い選択
比を得ることができ、下地の損傷のないエッチングがで
きる。
As described above, according to the present invention, containing silicon,
In addition, carbon is extracted from the surface layer of the patterned resist film, and the surface of the resist film is oxidized to form a silicon oxide film on the surface layer, so that carbon atoms are removed from the resist film during subsequent etching with bromine gas. Since it does not come out from the surface of the resist film, it is possible to suppress an increase in the etching rate of the silicon oxide layer on the surface of the resist film and the silicon oxide layer underlying the film to be etched.
As a result, even with a simple resist mask process that does not use a silicon oxide film or nitride film as a mask, it is possible to obtain a high etching rate and selectivity derived from an etching gas containing bromine such as HBr, and to perform etching without damaging the underlying layer. .

また、臭化水素を用いたドライエッチングの際、カーボ
ン分を40 ppm以下しか含まない純度の高い臭化水
素ガスを使用し、エッチングチャンバーの内壁は、石英
ガラスやアルミナなどのカーボンを含まない材料によっ
て覆うことにより、高い選沢比で垂直および順テーバー
エッチングが出来、またカーボンポリマーによるパーテ
ィクルの発生を抑え、クリーンで高い歩留りで半導体装
置の製造がおこなえる。
In addition, during dry etching using hydrogen bromide, highly pure hydrogen bromide gas containing less than 40 ppm of carbon is used, and the inner walls of the etching chamber are made of carbon-free materials such as quartz glass and alumina. By covering the surface with the carbon polymer, vertical and forward Taber etching can be performed with a high selection ratio, and the generation of particles due to carbon polymer can be suppressed, making it possible to manufacture semiconductor devices cleanly and with a high yield.

なお、ここで、被エッチング材料には多結晶シリコンを
用いたが、他に、タングステンシリサイド、モリブデン
シリサイド、チタンシリサイドのようなシリサイドや、
タングステン、モリブデンのような高融点金属、タング
ステン窒化膜、チタン窒化膜のような高融点金属窒化膜
、単結晶シリコンなどをエッチングする場合も、同じよ
うにシリコン含有レジストを酸化処理するがレジストを
シリル化処理し酸化することにより、高い選択比が得ら
れる。
Here, polycrystalline silicon was used as the material to be etched, but other silicides such as tungsten silicide, molybdenum silicide, titanium silicide,
When etching high melting point metals such as tungsten and molybdenum, high melting point metal nitride films such as tungsten nitride film and titanium nitride film, and single crystal silicon, the silicon-containing resist is oxidized in the same way, but the resist is oxidized. A high selectivity can be obtained by chemical treatment and oxidation.

また、臭化水素を用いたドライエッチングは通常のRI
E装置の他に、μ波プラズマエッチング装置、ECRプ
ラズマエッチング装置、マグネトロンRrE装置など他
のタイプのドライエッチング装置を用いても同様である
。なお、臭化水素ガスは、臭素のような他の臭素系ガス
に較べて、蒸気圧が高く、腐食性も少ないので、マスフ
ローやガス配管が腐食したり、つまったりする心配もな
く、塩素と同程度の取扱易さである。毒性も許容濃度が
3 ppmと、臭素の0.1ppmや塩素の1 ppm
と較べても、より安全である。
In addition, dry etching using hydrogen bromide is
In addition to the E device, other types of dry etching devices such as a μ-wave plasma etching device, an ECR plasma etching device, a magnetron RrE device, etc. may be used. In addition, hydrogen bromide gas has a higher vapor pressure and is less corrosive than other bromine-based gases such as bromine, so there is no need to worry about corrosion or clogging of mass flow or gas piping, and it can be used with chlorine. It is about the same level of ease of handling. The permissible toxicity level is 3 ppm, 0.1 ppm for bromine and 1 ppm for chlorine.
It is safer compared to

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(g)は、本発明の一実施例を断面で示
す工程図、 第2図は、本発明に使用するエッチング装置の一例を示
す概要図、 第3図は、本発明の第1の実施例によりパターニングさ
れた多結晶シリコン膜の他の例を示す断面図、 第4図(a)〜(d)は、本発明の第2の実施例を断面
で示す工程図、 第5図(a)〜(e)は、本発明の第3の実施例を断面
で示す工程図、 第6図(a)、(b) す工程図、 第7図(a)、(b) す工程図である. は、 第1の従来例を断面で示 は、第2の従来例を断面で示 ?符号の説明) 1、30・・・基板、 2、31・・・SiO■膜、 3、32・・・多結晶シリコン膜、 4・・・シリコン含有レジスト膜、 33・・・レジスト膜、 5・・・窓、 6、34・・・SiO2N、 7・・・Sift膜、 20・・・基板、 21・・・多結晶シリコン膜、 22・・・ノボラック系レジスト膜、 23・・・シロキサンレジスト膜、 24・・・SiO■層、 25・・・SiO■膜。 本発明の一実施例を断面で示す工程図 第1 図 (その1) 本発明に使用するエノチング装看の一例を示す概要図第
2図 本発明の一実施例をWT面で示す工程図第 1 図(そ
の2) 第3図 (a) (b) 第1の従来例を断面で示す工程図 l16図 (b) 第2の従来例を断面で示す工程図 第7図 第4図 (d) Jリ (b) の実施例を断面で示す工程図 s5図
FIGS. 1(a) to (g) are process diagrams showing an embodiment of the present invention in cross section; FIG. 2 is a schematic diagram showing an example of an etching apparatus used in the present invention; FIG. A cross-sectional view showing another example of a polycrystalline silicon film patterned according to the first embodiment of the invention, and FIGS. 4(a) to 4(d) are process diagrams showing a second embodiment of the invention in cross-section. , FIGS. 5(a) to (e) are process diagrams showing the third embodiment of the present invention in cross section, FIGS. 6(a) and (b) are process diagrams, and FIGS. 7(a) and ( b) This is a process diagram. Is the first conventional example shown in cross section?Is the second conventional example shown in cross section? Explanation of symbols) 1, 30...Substrate, 2, 31...SiO■ film, 3, 32...Polycrystalline silicon film, 4...Silicon-containing resist film, 33...Resist film, 5 ...Window, 6, 34...SiO2N, 7...Sift film, 20...Substrate, 21...Polycrystalline silicon film, 22...Novolak resist film, 23...Siloxane resist film, 24...SiO* layer, 25...SiO* film. FIG. 1 is a process diagram showing an embodiment of the present invention in cross section. (Part 1) A schematic diagram showing an example of an enoching device used in the present invention. FIG. 2 is a process diagram showing an embodiment of the present invention in WT plane. 1 Figure (Part 2) Figure 3 (a) (b) Process diagram showing the first conventional example in cross section Figure 16 (b) Process diagram showing the second conventional example in cross section Figure 7 Figure 4 (d ) Process diagram s5 diagram showing the example of Jli (b) in cross section

Claims (4)

【特許請求の範囲】[Claims] (1)酸化シリコン層を表層に有するレジスト膜をマス
クにし、臭素含有エッチングガスを使用して被エッチン
グ膜をエッチングする工程とを有することを特徴とする
エッチング方法。
(1) An etching method comprising the steps of etching a film to be etched using a bromine-containing etching gas using a resist film having a silicon oxide layer as a surface layer as a mask.
(2)被エッチング膜の上方に形成したシリコン含有レ
ジスト膜を露光、現像してパターニングする工程と、 パターニングされた上記シリコン含有レジスト膜の表層
の炭素を抜き出すと共に該表層のシリコンを酸化して酸
化シリコン層を形成する工程と、該酸化シリコン層を表
層に設けた上記シリコン含有レジスト膜をマスクにし、
臭素含有エッチングガスを使用して上記被エッチング膜
をエッチングする工程とを有することを特徴とする請求
項1のエッチング方法。
(2) A step of exposing and developing a silicon-containing resist film formed above the film to be etched to pattern it; extracting carbon from the surface layer of the patterned silicon-containing resist film and oxidizing the silicon in the surface layer; a step of forming a silicon layer, using the silicon-containing resist film with the silicon oxide layer on the surface as a mask;
2. The etching method according to claim 1, further comprising the step of etching the film to be etched using a bromine-containing etching gas.
(3)被エッチング膜の上に形成したレジスト膜を露光
、現像してパターニングする工程と、 パターニングされた上記レジスト膜の表層をシリル化す
る工程と、 該シリル化層の表層に含まれる炭素を抜き出すと共にシ
リコンを酸化して酸化シリコン層を形成する工程と、 該酸化シリコン層を表層に形成した上記レジスト膜をマ
スクにし、臭素含有エッチングガスを使用して上記被エ
ッチング膜をエッチングする工程とを有することを特徴
とする請求項1のエッチング方法。
(3) A step of exposing and developing a resist film formed on the film to be etched to pattern it, a step of silylating the surface layer of the patterned resist film, and a step of removing carbon contained in the surface layer of the silylated layer. A step of extracting the silicon and oxidizing the silicon to form a silicon oxide layer; and a step of etching the film to be etched using a bromine-containing etching gas using the resist film with the silicon oxide layer formed on the surface as a mask. 2. The etching method according to claim 1, further comprising:
(4)臭化水素ガスを含む反応ガスのプラズマに被エッ
チング膜をさらしてエッチングすることを特徴とする請
求項1のエッチング方法。
(4) The etching method according to claim 1, wherein the film to be etched is exposed to plasma of a reactive gas containing hydrogen bromide gas.
JP1113116A 1989-05-02 1989-05-02 Etching method Expired - Fee Related JP2720404B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1113116A JP2720404B2 (en) 1989-05-02 1989-05-02 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1113116A JP2720404B2 (en) 1989-05-02 1989-05-02 Etching method

Publications (2)

Publication Number Publication Date
JPH02292823A true JPH02292823A (en) 1990-12-04
JP2720404B2 JP2720404B2 (en) 1998-03-04

Family

ID=14603919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1113116A Expired - Fee Related JP2720404B2 (en) 1989-05-02 1989-05-02 Etching method

Country Status (1)

Country Link
JP (1) JP2720404B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951879A (en) * 1995-04-14 1999-09-14 Matsushita Electronics Corporation Method of etching polysilicon layer
JP2007300125A (en) * 2006-05-02 2007-11-15 Hynix Semiconductor Inc Method for fabricating fine pattern in semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157782A (en) 2015-02-24 2016-09-01 株式会社東芝 Pattern formation method and method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951879A (en) * 1995-04-14 1999-09-14 Matsushita Electronics Corporation Method of etching polysilicon layer
JP2007300125A (en) * 2006-05-02 2007-11-15 Hynix Semiconductor Inc Method for fabricating fine pattern in semiconductor device

Also Published As

Publication number Publication date
JP2720404B2 (en) 1998-03-04

Similar Documents

Publication Publication Date Title
TWI801673B (en) Method for etching a carbon-containing feature
JP2574094B2 (en) Etching method
US4734152A (en) Dry etching patterning of electrical and optical materials
JPH02114525A (en) Removal of organic compound film and its removing device
JPH0286126A (en) Reactive ion etching of silicon by hydrogen fromide
JP2006111525A (en) Method for fine structuring of plate glass base body
US20050003310A1 (en) Etching process including plasma pretreatment for generating fluorine-free carbon-containing polymer on a photoresist pattern
JP3028927B2 (en) Dry etching method for refractory metal film
JP2720404B2 (en) Etching method
JPWO2003017343A1 (en) Dry development method
JPH11111695A (en) Method of forming platinum thin-film pattern and method of manufacturing semiconductor device
JP2003179064A (en) Method of forming wiring pattern
JPH01200628A (en) Dry etching
JP4780264B2 (en) Method for forming chromium-based photomask
JP3416973B2 (en) Method of manufacturing phase shift mask
JPH0637063A (en) Manufacture of semiconductor device
JPH0869959A (en) Dry-developing method and manufacturing method of semiconductor device
JP3508856B2 (en) Etching method
JPH02224241A (en) Etching method
JPH0611038B2 (en) Surface treatment method
JPH0290521A (en) Manufacture of semiconductor device
JPS62237729A (en) Dry etching method for silicon oxide
JPH05190441A (en) Formation method of resist pattern
JPH06120174A (en) Manufacture of semiconductor device
JPH0513377A (en) Dry etching method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees