JPH0869959A - Dry-developing method and manufacturing method of semiconductor device - Google Patents

Dry-developing method and manufacturing method of semiconductor device

Info

Publication number
JPH0869959A
JPH0869959A JP20496694A JP20496694A JPH0869959A JP H0869959 A JPH0869959 A JP H0869959A JP 20496694 A JP20496694 A JP 20496694A JP 20496694 A JP20496694 A JP 20496694A JP H0869959 A JPH0869959 A JP H0869959A
Authority
JP
Japan
Prior art keywords
resist film
dry
group
copolymer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20496694A
Other languages
Japanese (ja)
Other versions
JP3309095B2 (en
Inventor
Atsuko Yamaguchi
敦子 山口
Taro Ogawa
太郎 小川
Takashi Soga
隆 曽我
Masaaki Ito
昌昭 伊東
Takashi Matsuzaka
尚 松坂
Hiroaki Tachibana
橘  浩昭
Mutsuyoshi Matsumoto
睦良 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology, Hitachi Ltd filed Critical Agency of Industrial Science and Technology
Priority to JP20496694A priority Critical patent/JP3309095B2/en
Publication of JPH0869959A publication Critical patent/JPH0869959A/en
Application granted granted Critical
Publication of JP3309095B2 publication Critical patent/JP3309095B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE: To provide the method capable of avoiding the deterioration in shape when the residual resist film of a resist pattern formed by self-development is removed in the dry developing process. CONSTITUTION: A lower layer resist film 2 is formed on a silicon substrate 1 and then an upper layer resist film 12 comprising silicon containing resist material containing copolymer of acrylic monomer and silylated olefin or another copolymer of sulfon and silane is formed on this lower layer resist film 2. Next, specific part of the upper layer resist film 12 is irradiated with electrolytic radiation to reduce the film thickness of the exposed part furthermore, the residual resist film 15 in the exposed part is removed by the dryetching step using halogen or halogenate so as to obtain a specific pattern 18.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体素子等の製造の
際のリソグラフィ工程等に用いるドライ現像方法及びそ
の方法を用いた半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry developing method used in a lithographic process or the like in manufacturing a semiconductor element or the like and a semiconductor device manufacturing method using the dry developing method.

【0002】[0002]

【従来の技術】半導体素子の製造の際に、基板上にエッ
チングマスクを形成するリソグラフィは、半導体はもと
より誘電体、金属等の加工時にも行われる重要なパター
ン形成プロセスである。従来、リソグラフィでは、レジ
スト膜堆積を行った基板を露光後に現像液中に浸し、露
光部又は未露光部を溶解し、それぞれポジ型、ネガ型の
レジストパターンとするウエット現像方式が広く用いら
れている。しかし加工寸法の微細化に伴い、現像液の浸
透によるレジストパターンの形状劣化を低減することが
重要な問題となりつつある。また、レジストの多層化に
伴い、工程数が増加することも問題となりつつある。
2. Description of the Related Art Lithography for forming an etching mask on a substrate when manufacturing a semiconductor element is an important pattern forming process which is performed not only when processing a semiconductor, but also when processing a dielectric, metal or the like. Conventionally, in lithography, a wet development method is widely used in which a substrate on which a resist film has been deposited is immersed in a developing solution after exposure to dissolve exposed or unexposed portions to form positive or negative resist patterns, respectively. There is. However, as the processing size becomes finer, it is becoming an important problem to reduce the deterioration of the shape of the resist pattern due to the penetration of the developing solution. Further, as the number of resist layers increases, the number of steps increases, which is becoming a problem.

【0003】これに対する解決策のひとつがレジスト現
像工程のドライ化である。ドライ現像は、露光光そのも
ののエネルギー、熱、プラズマ等を利用してレジスト膜
を除去するもので、現像液を用いないため、解像性を向
上させる可能性を有し、さらに工程簡略化によりスルー
プットを向上させ、プロセスコスト及び設備コストを低
減する可能性を有する。
One of the solutions to this is to dry the resist developing process. Dry development uses energy of exposure light itself, heat, plasma, etc. to remove the resist film. Since it does not use a developing solution, it has the potential to improve resolution. It has the potential to improve throughput and reduce process and equipment costs.

【0004】ドライ現像用レジスト材料としては、国際
会議 ポリマーズ フォー マイクロエレクトロニクス
(1993年)予稿集、第302頁から第305頁
(TheInternational Symposium on Polymers for Micro
electronics,pp302〜305(1993))に詳しく述べられ
ている。中でも側鎖にシリコンを含むポリメタクリレー
トは、高い自己現像性と酸素反応性イオンエッチング耐
性を有し、特に有望な材料である。
As a resist material for dry development, International Conference Polymers for Microelectronics (1993) Proceedings, pp. 302-305.
(The International Symposium on Polymers for Micro
electronics, pp302-305 (1993)). Among them, polymethacrylate containing silicon in the side chain has high self-developing property and oxygen-reactive ion etching resistance, and is a particularly promising material.

【0005】一方、通常のウエット現像方式に用いられ
る多層レジスト膜の上層レジスト材料として近年注目を
浴びているのがシリコン含有材料である。とくにポリシ
ラン、シリコン含有のポリメタクリレートやポリオレフ
ィンは感光性を有し、かつ、酸素反応性イオンエッチン
グ耐性を有するため、ポジ型のレジスト材料として活発
に研究されてきた。その詳細は、例えば、ケミカルレビ
ューズ第89巻、(1989)第1359頁から第14
10頁(Chemical Reviews,198
9,vol.89,pp1359〜1410)、ジャー
ナル オブ エレクトロケミカル ソサエテイ132
巻、(1985)第1178頁から第1182頁(J.
Electrochem.Soc.vol.132,p
p1178〜1182(1985))に述べられてい
る。これらの材料はまた、露光のみによって分解、蒸発
するという自己現像性を有する。
On the other hand, a silicon-containing material has recently attracted attention as an upper layer resist material for a multilayer resist film used in a normal wet development system. In particular, polysilane, silicon-containing polymethacrylate, and polyolefin have photosensitivity and oxygen-reactive ion etching resistance, and thus have been actively studied as positive resist materials. For details, see Chemical Reviews, Vol. 89, (1989) pp. 1359 to 14.
Page 10 (Chemical Reviews, 198
9, vol. 89, pp 1359-1410), Journal of Electrochemical Society 132.
Vol., (1985) pp. 1178 to 1182 (J.
Electrochem. Soc. vol. 132, p
pp. 1178-1182 (1985)). These materials also have a self-developing property of decomposing and evaporating only by exposure.

【0006】[0006]

【発明が解決しようとする課題】上記従来の側鎖にシリ
コンを含むポリメタクリレートからなるレジストは、露
光後の残存物をハロゲン化物のガスを用いたドライエッ
チングにより除去しているが、その際に露光部の残存レ
ジスト膜のエッチングレートが未露光部のエッチングレ
ートより小さいため、パターン形状が劣化するという問
題があった。この様子を図1に従って説明する。図1に
おいて、1はシリコン基板、2はスピン塗布により形成
したノボラック樹脂からなる厚さ1μmの下層レジスト
膜、3は厚さ0.2μmの上層レジスト膜で、下記の式
1に示すトリメチルシリルメチルメタクリレートとメチ
ルメタクリレートとの共重合体からなるシリコン含有レ
ジスト膜、5は軟X線露光により分解、蒸発したシリコ
ン含有レジスト材料のフラグメント、8はSF6を用い
た反応性イオンエッチング時に未露光部のレジスト膜が
エッチングされて生じたフラグメント、9はSF6を用
いた反応性イオンエッチング時に露光部の残存レジスト
膜がエッチングされて生じたフラグメントである。
In the conventional resist made of polymethacrylate containing silicon in the side chain, the residue after exposure is removed by dry etching using a halide gas. There is a problem that the pattern shape is deteriorated because the etching rate of the residual resist film in the exposed area is smaller than that of the unexposed area. This state will be described with reference to FIG. In FIG. 1, 1 is a silicon substrate, 2 is a lower-layer resist film having a thickness of 1 μm and made of novolac resin formed by spin coating, and 3 is an upper-layer resist film having a thickness of 0.2 μm. -Containing resist film composed of a copolymer of methacrylic acid and methyl methacrylate, 5 is a fragment of a silicon-containing resist material decomposed and evaporated by soft X-ray exposure, and 8 is a resist of an unexposed portion during reactive ion etching using SF 6. A fragment generated by etching the film, and 9 is a fragment generated by etching the residual resist film in the exposed portion during reactive ion etching using SF 6 .

【0007】[0007]

【化1】 Embedded image

【0008】図1(a)に示す2層レジストに、レジス
ト膜表面上で0.1μmライン・アンド・スペースのパ
ターンを持つ波長13nm、強度20mW/cm2の軟
X線4を5秒間照射する。すると図1(b)に示すよう
に、露光部ではポリマーの分解、蒸発が起こり、自己現
像によって膜厚は0.1μmまで減少し、シリコンを含
む上層レジスト膜上に高さ0.1μmのパターン6が形
成される(図1(c))。次に図1(d)に示すよう
に、SF6ガスを用いて反応性イオンエッチングを行う
と、露光部の残存レジスト膜が除去されるが、そのエッ
チングレートは未露光部のエッチングレートの0.6倍
程度であるため、露光部の残存レジスト膜7を完全に除
去すると、未露光部、すなわち上層レジスト膜のパター
ン10の高さは約0.03μmにまで減少してしまう
(図1(e))。
The two-layer resist shown in FIG. 1A is irradiated with a soft X-ray 4 having a wavelength of 13 nm and an intensity of 20 mW / cm 2 having a 0.1 μm line-and-space pattern on the resist film surface for 5 seconds. . Then, as shown in FIG. 1 (b), the polymer is decomposed and evaporated in the exposed part, and the film thickness is reduced to 0.1 μm by self-development, and the pattern having a height of 0.1 μm is formed on the upper resist film containing silicon. 6 is formed (FIG. 1C). Next, as shown in FIG. 1D, when reactive ion etching is performed using SF 6 gas, the residual resist film in the exposed area is removed, but the etching rate is 0% of the etching rate in the unexposed area. Since the residual resist film 7 in the exposed portion is completely removed, the height of the pattern 10 of the unexposed portion, that is, the upper resist film is reduced to about 0.03 μm (FIG. 1 ( e)).

【0009】この原因は以下のように考えられる。電離
放射線照射によりアクリレート部のエステル結合が切断
され、CO又はCO2となって蒸発し、それによりエス
テル部と結合している側鎖の終端部分も蒸発する。その
結果、露光部のシリコン含有率は低下し、SF6ガスを
用いた反応性イオンエッチングの際、相対的にシリコン
含有率の高い未露光部に比べてエッチングされにくくな
る。このため、シリコン含有レジスト膜上に形成された
パターンの高さは、露光部の残存レジスト膜を除去する
際に減少する。
The cause is considered as follows. Upon irradiation with ionizing radiation, the ester bond in the acrylate portion is cleaved to form CO or CO 2, and the end portion of the side chain bonded to the ester portion is also evaporated. As a result, the silicon content of the exposed area is reduced, and during reactive ion etching using SF 6 gas, it is more difficult to etch than the unexposed area where the silicon content is relatively high. Therefore, the height of the pattern formed on the silicon-containing resist film decreases when the residual resist film in the exposed portion is removed.

【0010】このようにして得られたシリコンを含む上
層レジスト膜のパターン10をマスクに、酸素反応性イ
オンエッチングを行うと、下層レジスト膜2の膜厚に対
してシリコン含有レジスト膜の厚さが不十分であるた
め、図1(f)に示すように、得られる下層レジスト膜
のパターン11のアスペクト比は小さくなる。
When oxygen-reactive ion etching is performed using the pattern 10 of the upper layer resist film containing silicon thus obtained as a mask, the thickness of the silicon-containing resist film becomes smaller than that of the lower layer resist film 2. Since it is insufficient, the aspect ratio of the pattern 11 of the obtained lower resist film becomes small as shown in FIG.

【0011】本発明の第1の目的は、自己現像により形
成されたレジストパターンの残存レジスト膜を除去する
際に形状劣化が生じないようなドライ現像方法を提供す
ることにある。本発明の第2の目的は、そのようなドラ
イ現像方法を用いた半導体装置の製造方法を提供するこ
とにある。
A first object of the present invention is to provide a dry developing method which does not cause shape deterioration when removing a residual resist film of a resist pattern formed by self-developing. A second object of the present invention is to provide a method of manufacturing a semiconductor device using such a dry development method.

【0012】[0012]

【課題を解決するための手段】上記第1の目的を達成す
るために、本発明のドライ現像方法は、基板上に、レジ
スト材料からなる下層レジスト膜を少なくとも一層形成
し、この下層レジスト膜上に、アクリル系モノマーとシ
リル化オレフィンとの共重合体又はスルホンとシランと
の共重合体を含むシリコン含有レジスト材料からなる上
層レジスト膜を形成し、上層レジスト膜の所望の部分に
電離放射線を照射して露光部の膜厚を減少させ、さらに
露光部の上層レジスト膜の残存膜をハロゲン又はハロゲ
ン化物を含むガスを用いたドライエッチングにより除去
し、上層レジスト膜を所望のパターンとするようにした
ものである。さらに、これらの工程の後に、酸素ガスを
用いた反応性イオンエッチングを行い、上記の所望のパ
ターンを下層レジスト膜に転写することが好ましい。
In order to achieve the above first object, the dry developing method of the present invention comprises forming at least one lower layer resist film made of a resist material on a substrate, and forming a lower layer resist film on the substrate. To form an upper resist film made of a silicon-containing resist material containing a copolymer of an acrylic monomer and a silylated olefin or a copolymer of a sulfone and a silane, and irradiating a desired portion of the upper resist film with ionizing radiation. Then, the film thickness of the exposed portion is reduced, and the remaining film of the upper resist film of the exposed portion is removed by dry etching using a gas containing halogen or a halide so that the upper resist film has a desired pattern. It is a thing. Further, after these steps, it is preferable to carry out reactive ion etching using oxygen gas to transfer the desired pattern to the lower resist film.

【0013】また、上記第1の目的を達成するために、
本発明のドライ現像方法は、表面がカーボンである基板
上に、アクリル系モノマーとシリル化オレフィンとの共
重合体又はスルホンとシランとの共重合体を含むシリコ
ン含有レジスト材料からなるレジスト膜を形成し、この
レジスト膜の所望の部分に電離放射線を照射して露光部
の膜厚を減少させ、露光部のレジスト膜の残存膜をハロ
ゲン又はハロゲン化物を含むガスを用いたドライエッチ
ングにより除去し、レジスト膜を所望のパターンとする
ようにしたものである。この場合も、さらに、これらの
工程の後に、酸素ガスを用いた反応性イオンエッチング
を行い、上記の所望のパターンを基板表面のカーボンに
転写することが好ましい。
Further, in order to achieve the first object,
The dry development method of the present invention forms a resist film made of a silicon-containing resist material containing a copolymer of an acrylic monomer and a silylated olefin or a copolymer of sulfone and silane on a substrate whose surface is carbon. Then, the desired portion of the resist film is irradiated with ionizing radiation to reduce the film thickness of the exposed portion, and the residual film of the resist film in the exposed portion is removed by dry etching using a gas containing halogen or a halide, The resist film has a desired pattern. Also in this case, it is preferable to further perform reactive ion etching using oxygen gas after these steps to transfer the desired pattern to carbon on the substrate surface.

【0014】いずれのドライ現像方法においても、ハロ
ゲン又はハロゲン化物を含むガスとして、高いエッチン
グレートが得られることと、安全性の面から、塩素、臭
素、臭化水素、六フッ化硫黄、四フッ化硫黄、三フッ化
炭化水素又は四フッ化炭素のガスを用いることが好まし
い。
In any of the dry development methods, chlorine, bromine, hydrogen bromide, sulfur hexafluoride, and tetrafluoride are obtained from the viewpoint of obtaining a high etching rate as a gas containing halogen or halide and safety. It is preferable to use a sulfur dioxide, trifluorohydrocarbon or carbon tetrafluoride gas.

【0015】アクリル系モノマーとシリル化オレフィン
との共重合体の組成比は、アクリル系モノマーに対する
シリル化オレフィンのモル比をkとすると、0.5≦k
≦3の範囲であることが好ましく、0.5≦k≦0.9
の範囲であることがより好ましい。kが0.5以上であ
ると良好な自己現像性を確保することができ、また、k
が3以下であると高いエッチング耐性を持ち、kが0.
9以下であるとより高いエッチング耐性を持つためであ
る。
The composition ratio of the copolymer of the acrylic monomer and the silylated olefin is 0.5 ≦ k, where k is the molar ratio of the silylated olefin to the acrylic monomer.
≦ 3 is preferable, and 0.5 ≦ k ≦ 0.9.
The range is more preferably. When k is 0.5 or more, good self-developing property can be secured, and k
Has a high etching resistance when k is 3 or less, and k is 0.
This is because if it is 9 or less, the etching resistance is higher.

【0016】アクリル系モノマーとしては、アクリレー
ト、メタクリレート及びエタクリレートからなる群から
選ばれた少なくとも一種のモノマーを用いることができ
るが、メタクリレート又はエタクリレートを用いること
は膜厚が均一なレジスト膜が作成されるので好ましい。
さらに、アクリレートとして、アルキルアクリレートを
用いることが高い感度が得られるので好ましい。また、
アルキルアクリレートとして、メチルアクリレート又は
エチルアクリレートが高い自己現像性を示すので好まし
い。
As the acrylic monomer, at least one kind of monomer selected from the group consisting of acrylate, methacrylate and ethacrylate can be used, but the use of methacrylate or ethacrylate produces a resist film having a uniform film thickness. Therefore, it is preferable.
Furthermore, it is preferable to use an alkyl acrylate as the acrylate because high sensitivity can be obtained. Also,
As the alkyl acrylate, methyl acrylate or ethyl acrylate is preferable because it shows high self-developing property.

【0017】また、シリル化オレフィンは、トリメチル
シリル基、トリメチルシリルメチル基、ペンタメチルジ
シリル基又はペンタメチルジシリルメチル基を有するオ
レフィンであることが高い自己現像性を示すために好ま
しい。さらに、シリル化オレフィンがシリル化スチレン
である場合、露光部のシリコン含有率が高くなるので好
ましい。このような共重合体として、例えば、下記の式
2に示すメチルメタクリレートとトリメチルシリルメチ
ルスチレンの共重合体が挙げられる。
Further, the silylated olefin is preferably an olefin having a trimethylsilyl group, a trimethylsilylmethyl group, a pentamethyldisilyl group or a pentamethyldisilylmethyl group because of high self-developing property. Furthermore, when the silylated olefin is silylated styrene, the silicon content in the exposed area becomes high, which is preferable. As such a copolymer, for example, a copolymer of methyl methacrylate and trimethylsilylmethylstyrene represented by the following formula 2 can be mentioned.

【0018】[0018]

【化2】 Embedded image

【0019】スルホンとシランとの共重合体としては、
トリメチルシリル基、トリメチルシリルメチル基、ペン
タメチルジシリル基又はペンタメチルジシリルメチル基
を有するスチレンと、スルホンとの共重合体を用いるこ
とが好ましい。このような共重合体として、例えば、下
記の式3に示す、ポリトリメチルシリルスチレン・スル
ホンが挙げられる。
As the copolymer of sulfone and silane,
It is preferable to use a copolymer of styrene with a trimethylsilyl group, a trimethylsilylmethyl group, a pentamethyldisilyl group or a pentamethyldisilylmethyl group, and a sulfone. As such a copolymer, for example, polytrimethylsilylstyrene / sulfone represented by the following formula 3 can be mentioned.

【0020】[0020]

【化3】 [Chemical 3]

【0021】さらに、上記第2の目的を達成するため
に、本発明の半導体装置の製造方法は、上記のいずれか
のドライ現像方法を、半導体素子製造方法の少なくとも
1部に用いるようにしたものである。
Further, in order to achieve the above-mentioned second object, in the method for manufacturing a semiconductor device of the present invention, any one of the above dry developing methods is used for at least part of the method for manufacturing a semiconductor element. Is.

【0022】[0022]

【作用】基板に直接又は1層以上積層した任意のレジス
ト材料からなる下層レジスト膜を介して、例えば、アク
リレートとシリル化オレフィンの共重合体を含むレジス
ト膜を形成し、電離放射線を照射すると、ポリマの主鎖
及び側鎖の切断が生じる。アクリレート部のCO−O結
合は一酸化炭素又は二酸化炭素となって蒸発し、そのた
めアクリレート部側鎖末端部も蒸発し、レジスト膜厚の
減少、すなわち自己現像に寄与する。しかしオレフィン
部を形成する原子又は結合した原子は飛散しにくいた
め、オレフィン部側鎖末端に存在するシリル基は蒸発せ
ず、レジスト膜内に留まる。このため自己現像後は、露
光部の残存レジスト膜中のシリコン含有率は未露光部よ
り高くなる。
When a resist film containing, for example, a copolymer of acrylate and silylated olefin is formed directly on the substrate or through a lower resist film made of an arbitrary resist material laminated on one or more layers and irradiated with ionizing radiation, Cleavage of the polymer backbone and side chains occurs. The CO-O bond in the acrylate portion becomes carbon monoxide or carbon dioxide and evaporates, so that the end portion of the side chain of the acrylate portion also evaporates, which contributes to reduction of the resist film thickness, that is, self-development. However, since the atom forming the olefin part or the bonded atom is less likely to scatter, the silyl group existing at the end of the side chain of the olefin part does not evaporate and remains in the resist film. For this reason, after self-developing, the silicon content in the residual resist film in the exposed area becomes higher than that in the unexposed area.

【0023】引き続き、ハロゲン又はハロゲン化物を用
いてドライエッチングを行えば、ハロゲン又はハロゲン
化物から発生したラジカルやイオンは特にシリコン原子
と反応して揮発性物質を生成する。従ってシリコン含有
率の高い露光部の残存レジスト膜が未露光部より速くエ
ッチングされる。この結果、露光部の残存レジスト膜が
除去される際のパターン形状の劣化を防ぐことができ
る。スルホンとシランとの共重合体を用いた場合も、同
様の効果が得られる。この場合、電離放射線照射により
スルホニル基が分解して蒸発する。そのため残存レジス
ト膜中のシリコン含有率は未露光部より高くなる。
When dry etching is subsequently carried out using halogen or a halide, radicals and ions generated from the halogen or halide react with silicon atoms to form volatile substances. Therefore, the residual resist film in the exposed portion having a high silicon content is etched faster than in the unexposed portion. As a result, it is possible to prevent deterioration of the pattern shape when the residual resist film in the exposed portion is removed. Similar effects can be obtained when a copolymer of sulfone and silane is used. In this case, irradiation with ionizing radiation causes the sulfonyl group to decompose and evaporate. Therefore, the silicon content in the residual resist film is higher than that in the unexposed area.

【0024】[0024]

【実施例】【Example】

〈実施例1〉以下に本発明の第1の実施例を挙げ、図面
を用いてさらに詳細に説明する。図2は本実施例のドラ
イ現像方法の工程を示す説明図である。図2において、
1はシリコン基板、2はスピン塗布により形成したノボ
ラック樹脂からなる厚さ1μmの下層レジスト膜、4は
レジスト膜表面上で0.1μmライン・アンド・スペー
スのパターンを持つ波長13nm、強度20mW/cm
2の軟X線、12は前記式3の構造式に示すポリトリメ
チルシリルスチレン・スルホンからなる厚さ0.2μm
の上層レジスト膜、13は軟X線露光により分解、蒸発
したシリコン含有レジスト材料のフラグメント、14は
自己現像により上層レジスト膜に形成されたパターン、
15は露光部の残存レジスト膜、16はSF6を用いた
反応性イオンエッチング時に未露光部のレジスト膜がエ
ッチングされて生じたフラグメント、17はSF6を用
いた反応性イオンエッチング時に露光部の残存レジスト
膜がエッチングされて生じたフラグメント、18は形成
された上層レジスト膜のパターン、19は下層レジスト
膜に転写されたパターン、20は残った上層レジスト膜
である。
<Embodiment 1> Hereinafter, a first embodiment of the present invention will be described in more detail with reference to the drawings. FIG. 2 is an explanatory view showing the steps of the dry developing method of this embodiment. In FIG.
Reference numeral 1 is a silicon substrate, 2 is a lower resist film having a thickness of 1 μm and made of a novolac resin formed by spin coating, and 4 is a resist film having a 0.1 μm line-and-space pattern with a wavelength of 13 nm and an intensity of 20 mW / cm.
2 is soft X-ray, 12 is polytrimethylsilylstyrene sulfone represented by the structural formula 3 and has a thickness of 0.2 μm
Upper resist film, 13 is a fragment of the silicon-containing resist material decomposed and evaporated by soft X-ray exposure, 14 is a pattern formed on the upper resist film by self-developing,
15 remaining resist film exposed portion, 16 fragment resist film occurs etched unexposed portion during the reactive ion etching using SF 6, 17 is the exposed portion at the time of reactive ion etching using SF 6 A fragment generated by etching the remaining resist film, 18 is a pattern of the formed upper layer resist film, 19 is a pattern transferred to the lower layer resist film, and 20 is a remaining upper layer resist film.

【0025】初めに、シリコン基板1上にスピン塗布に
より下層レジスト膜を形成し、200℃で20分ベーク
した。さらにその上にスピン塗布により、シリコンを含
む上層レジスト膜を形成し、80℃で20分ベークし
た。その結果、図2(a)に示すような2層レジスト膜
が形成された。次に1×10-2Pa以下の圧力に排気し
た真空チャンバ内で軟X線4を用いて5秒間露光を行い
(図2(b))、露光部のレジスト膜厚を0.1μmま
で減少させた。この結果、図2(c)に示すように、高
さ0.1μmのパターン14が形成された。
First, a lower layer resist film was formed on the silicon substrate 1 by spin coating and baked at 200 ° C. for 20 minutes. Further, an upper resist film containing silicon was formed thereon by spin coating and baked at 80 ° C. for 20 minutes. As a result, a two-layer resist film as shown in FIG. 2 (a) was formed. Next, in the vacuum chamber evacuated to a pressure of 1 × 10 -2 Pa or less, the soft X-ray 4 is used to perform exposure for 5 seconds (FIG. 2B), and the resist film thickness in the exposed portion is reduced to 0.1 μm. Let As a result, as shown in FIG. 2C, a pattern 14 having a height of 0.1 μm was formed.

【0026】引き続きSF6ガスを導入し、0.27P
aのガス圧を保って反応性イオンエッチングを1分間施
した。露光部、未露光部ともにプラズマ、イオンとの反
応により揮発性の物質を生成し、フラグメント16、1
7となるためエッチングされるが(図2(d))、その
エッチングレートは露光部の方が大きいため、図2
(e)に示すように、露光部の残存レジスト膜15が除
去されるとともに、露光部と未露光部のレジスト膜厚差
は大きくなり、高さ0.15μmのパターン18が形成
された。
Then, SF 6 gas was introduced to give 0.27P.
Reactive ion etching was performed for 1 minute while maintaining the gas pressure of a. Both exposed and unexposed areas generate volatile substances by reaction with plasma and ions, and fragments 16, 1
However, the etching rate of the exposed portion is higher than that of the exposed portion of FIG.
As shown in (e), while the residual resist film 15 in the exposed portion was removed, the difference in resist film thickness between the exposed portion and the unexposed portion was increased, and a pattern 18 having a height of 0.15 μm was formed.

【0027】引き続き真空チャンバを1×10-2Pa以
下の圧力に排気した後、酸素ガスを導入し、1.3Pa
のガス圧を保って、酸素反応性イオンエッチングを行っ
たところ、上層レジスト膜のパターン18は1μm厚の
ノボラック樹脂膜を加工するのに十分な高さを持ってい
た。その結果、パターン18が下層レジスト膜に転写さ
れ、アスペクト比10の下層レジスト膜のパターン19
が得られた。
Subsequently, the vacuum chamber was evacuated to a pressure of 1 × 10 -2 Pa or less, and then oxygen gas was introduced to obtain 1.3 Pa.
When the oxygen-reactive ion etching was carried out while maintaining the gas pressure of 1, the pattern 18 of the upper resist film had a height sufficient to process the novolac resin film having a thickness of 1 μm. As a result, the pattern 18 is transferred to the lower resist film, and the pattern 19 of the lower resist film having an aspect ratio of 10 is formed.
was gotten.

【0028】なお、上層レジスト膜を、ポリトリメチル
シリルスチレン・スルホンに変えて、(1)メチルアク
リレートとトリメチルシリルスチレンの共重合体、
(2)エチルアクリレートとトリメチルシリルスチレン
の共重合体、(3)メチルアクリレートとトリメチルシ
リルメチルスチレンの共重合体、(4)メチルアクリレ
ートとペンタメチルジシリルスチレンの共重合体、
(5)メチルアクリレートとペンタメチルジシリルメチ
ルスチレンの共重合体、(6)メチルメタクリレートと
トリメチルシリルスチレンの共重合体、(7)メチルメ
タクリレートとトリメチルシリルメチルスチレンの共重
合体、(8)メチルメタクリレートとペンタメチルジシ
リルスチレンの共重合体、(9)メチルメタクリレート
とペンタメチルジシリルメチルスチレンの共重合体、
(10)エチルメタクリレートとペンタメチルジシリル
スチレンの共重合体、(11)メチルエタクリレートと
トリメチルシリルスチレンの共重合体、(12)エチル
エタクリレートとトリメチルシリルメチルスチレンの共
重合体、(13)エチルエタクリレートとペンタメチル
ジシリルメチルスチレンの共重合体、(14)エチルエ
タクリレートとペンタメチルジシリルスチレンの共重合
体、(15)トリメチルシリルメチルスチレンとスルホ
ンの共重合体、(16)ペンタメチルジシリルスチレン
とスルホンの共重合体、(17)ペンタメチルジシリル
メチルスチレンとスルホンの共重合体を用い、それぞれ
同様にしてパターンの形成を行った。いずれの場合も、
ほぼ上記と同様の形状劣化のない下層レジスト膜のパタ
ーンが得られた。また、反応性イオンエッチングに用い
るガスとして、SF6に変えて、Cl2、Br2、HB
r、SF4、CHF3、CF4を用いても、ほぼ同様の結
果が得られた。
The upper resist film was changed to polytrimethylsilylstyrene / sulfone, and (1) a copolymer of methyl acrylate and trimethylsilylstyrene,
(2) Copolymer of ethyl acrylate and trimethylsilylstyrene, (3) Copolymer of methyl acrylate and trimethylsilylmethylstyrene, (4) Copolymer of methyl acrylate and pentamethyldisilylstyrene,
(5) Copolymer of methyl acrylate and pentamethyldisilylmethyl styrene, (6) Copolymer of methyl methacrylate and trimethylsilyl styrene, (7) Copolymer of methyl methacrylate and trimethylsilyl methyl styrene, (8) Methyl methacrylate Copolymer of pentamethyldisilylstyrene, (9) Copolymer of methylmethacrylate and pentamethyldisilylmethylstyrene,
(10) Copolymer of ethylmethacrylate and pentamethyldisilylstyrene, (11) Copolymer of methylethacrylate and trimethylsilylstyrene, (12) Copolymer of ethylethacrylate and trimethylsilylmethylstyrene, (13) Copolymer of ethylethacrylate and pentamethyldisilylmethylstyrene, (14) Copolymer of ethylethacrylate and pentamethyldisilylstyrene, (15) Copolymer of trimethylsilylmethylstyrene and sulfone, (16) A pattern was formed in the same manner using a copolymer of pentamethyldisilylstyrene and sulfone and a copolymer of (17) pentamethyldisilylmethylstyrene and sulfone. In either case,
A pattern of the lower resist film without shape deterioration similar to the above was obtained. Further, as the gas used for the reactive ion etching, instead of SF 6 , Cl 2 , Br 2 , HB
Similar results were obtained using r, SF 4 , CHF 3 , and CF 4 .

【0029】またここで、基板がカーボングラファイト
又はアモルファスカーボンである場合は、下層レジスト
膜を用いる必要はなく、基板に直接、上層レジスト膜を
形成し、露光による自己現像、さらに引き続いて残存レ
ジスト膜の除去を行い、形成されたシリコンを含むレジ
スト膜のパターンをエッチングマスクとして酸素反応性
イオンエッチングを行って基板を加工することができ
た。
When the substrate is carbon graphite or amorphous carbon, it is not necessary to use the lower layer resist film, the upper layer resist film is directly formed on the substrate, self-developed by exposure, and then the remaining resist film is continuously formed. Was removed, and oxygen-reactive ion etching was performed using the pattern of the formed resist film containing silicon as an etching mask to process the substrate.

【0030】〈実施例2〉以下に本発明の第2の実施例
を挙げ、図面を用いてさらに詳細に説明する。図3は本
実施例のドライ現像方法を行なう装置の概念図である。
図3において、21、22、23、24、25はゲート
バルブ、26はプラズマ重合用真空チャンバ、27は光
励起化学蒸着用真空チャンバ、28は露光用真空チャン
バ、29は反応性イオンエッチング用真空チャンバ、3
0、31、32、33はターボ分子ポンプ、34、3
5、36、37、38は真空バルブ、39は高周波電圧
印加用電極兼基板ステージ、40、41は基板ステー
ジ、42は高周波電圧印加用電極兼基板ステージ、4
3、44は高周波電圧印加装置、45は対向電極、46
は紫外線照射装置、47は強度がレジスト膜表面上で2
0mW/cm2となる0.1μmライン・アンド・スペ
ースの軟X線束、48、49はメチルメタクリレートガ
ス、50はトリメチルシリルメチルスチレンガス、51
は六フッ化硫黄、52は酸素、53はシリコン基板、5
4はシリコン基板上に堆積したポリメチルメタクリレー
ト膜、55はポリメチルメタクリレート膜上に堆積し
た、メチルメタクリレートとトリメチルシリルメチルス
チレンとの共重合体からなる上層レジスト膜、56は上
層レジスト膜に形成された0.1μmライン・アンド・
スペースのパターン、57はポリメチルメタクリレート
膜に転写された0.1μmライン・アンド・スペースの
パターンである。
<Second Embodiment> A second embodiment of the present invention will be described below with reference to the drawings. FIG. 3 is a conceptual diagram of an apparatus for performing the dry developing method of this embodiment.
In FIG. 3, reference numerals 21, 22, 23, 24 and 25 are gate valves, 26 is a vacuum chamber for plasma polymerization, 27 is a vacuum chamber for photo-excited chemical vapor deposition, 28 is a vacuum chamber for exposure, and 29 is a vacuum chamber for reactive ion etching. Three
0, 31, 32, 33 are turbo molecular pumps, 34, 3
5, 36, 37 and 38 are vacuum valves, 39 is a high frequency voltage applying electrode / substrate stage, 40 and 41 are substrate stages, 42 is a high frequency voltage applying electrode / substrate stage, 4
3, 44 are high-frequency voltage applying devices, 45 is a counter electrode, 46
Is an ultraviolet irradiator, and 47 has an intensity of 2 on the resist film surface.
0.1 μm line and space soft X-ray flux of 0 mW / cm 2 , 48 and 49 methyl methacrylate gas, 50 trimethylsilylmethylstyrene gas, 51
Is sulfur hexafluoride, 52 is oxygen, 53 is a silicon substrate, 5
4 is a polymethylmethacrylate film deposited on a silicon substrate, 55 is an upper resist film made of a copolymer of methylmethacrylate and trimethylsilylmethylstyrene deposited on a polymethylmethacrylate film, and 56 is an upper resist film. 0.1 μm line and
A space pattern, 57 is a 0.1 μm line-and-space pattern transferred to the polymethylmethacrylate film.

【0031】初めにゲートバルブ21を開け、シリコン
基板53を高周波電圧印加用電極兼基板ステージ39に
装着した。ゲートバルブ21を閉じ、ターボ分子ポンプ
30により、プラズマ重合用真空チャンバ26を1×1
-4Pa以下の圧力に排気した後、真空バルブ34を開
けてメチルメタクリレートガス48を導入し、1.3P
aの圧力に保ちつつ、高周波電圧印加装置43を13.
56MHz、10Wの条件で作動させたところ、基板5
3上にポリメチルメタクリレート膜54が堆積した。
First, the gate valve 21 was opened, and the silicon substrate 53 was mounted on the high frequency voltage applying electrode / substrate stage 39. The gate valve 21 is closed, and the turbo polymerization pump 30 is used to set the vacuum chamber 26 for plasma polymerization to 1 × 1.
After evacuating to a pressure of 0 -4 Pa or less, the vacuum valve 34 is opened and the methyl methacrylate gas 48 is introduced to make 1.3P.
While maintaining the pressure of a, the high frequency voltage applying device 43 was set to 13.
Substrate 5 when operated at 56 MHz and 10 W
A polymethylmethacrylate film 54 was deposited on the No. 3 film.

【0032】次に、ターボ分子ポンプ30及び31によ
って、プラズマ重合用真空チャンバ26及び光励起化学
蒸着用真空チャンバ27を1×10-2Pa以下の圧力に
排気した後、ゲートバルブ22を開け、シリコン基板5
3を光励起化学蒸着用真空チャンバ27内に移し、ゲー
トバルブ22を閉め、シリコン基板53を基板ステージ
40に装着した。さらに真空バルブ35及び36を開
け、メチルメタクリレートガス49及びトリメチルシリ
ルメチルスチレンガス50を導入し、紫外線照射装置4
6を作動させ、波長200nm以下の真空紫外光を20
mW/cm2の強度で10分間基板全面に照射した。そ
の結果、ポリメチルメタクリレート膜54の上に、メチ
ルメタクリレートとトリメチルシリルメチルスチレンと
の共重合体からなる上層レジスト膜55が堆積した。
Next, after the vacuum chamber 26 for plasma polymerization and the vacuum chamber 27 for photoexcited chemical vapor deposition are evacuated to a pressure of 1 × 10 -2 Pa or less by the turbo molecular pumps 30 and 31, the gate valve 22 is opened and the silicon is removed. Board 5
3 was moved into the vacuum chamber 27 for photoexcited chemical vapor deposition, the gate valve 22 was closed, and the silicon substrate 53 was mounted on the substrate stage 40. Further, the vacuum valves 35 and 36 are opened, the methyl methacrylate gas 49 and the trimethylsilylmethylstyrene gas 50 are introduced, and the ultraviolet irradiation device 4
6 to activate vacuum ultraviolet light with a wavelength of 200 nm or less.
The entire surface of the substrate was irradiated with the intensity of mW / cm 2 for 10 minutes. As a result, an upper resist film 55 made of a copolymer of methyl methacrylate and trimethylsilylmethylstyrene was deposited on the polymethylmethacrylate film 54.

【0033】次に、ターボ分子ポンプ31及び32によ
って、光励起化学蒸着用真空チャンバ27及び露光用真
空チャンバ28を1×10-2Pa以下の圧力に排気した
後、ゲートバルブ23を開け、シリコン基板53を露光
用真空チャンバ28内に移し、ゲートバルブ23を閉
め、シリコン基板53を基板ステージ41に装着した。
その後、軟X線束47により5秒間露光を行ったとこ
ろ、露光部の上層レジスト膜55は分解、蒸発し、0.
1μmライン・アンド・スペースのパターン56が形成
された。
Next, after the photoexcitation chemical vapor deposition vacuum chamber 27 and the exposure vacuum chamber 28 are evacuated to a pressure of 1 × 10 -2 Pa or less by the turbo molecular pumps 31 and 32, the gate valve 23 is opened and the silicon substrate is opened. 53 was moved into the exposure vacuum chamber 28, the gate valve 23 was closed, and the silicon substrate 53 was mounted on the substrate stage 41.
After that, when exposure was performed with the soft X-ray flux 47 for 5 seconds, the upper-layer resist film 55 of the exposed portion was decomposed and evaporated, resulting in an exposure of 0.
A 1 μm line and space pattern 56 was formed.

【0034】次に、ターボ分子ポンプ32及び33によ
って、露光用真空チャンバ28及び反応性イオンエッチ
ング用真空チャンバ29を1×10-2Pa以下の圧力に
排気した後、ゲートバルブ24を開け、シリコン基板5
3を反応性イオンエッチング用真空チャンバ29内に移
し、ゲートバルブ24を閉め、シリコン基板53を高周
波電圧印加用電極兼基板ステージ42に装着した。その
後、真空バルブ37を開け、六フッ化硫黄51を導入
し、圧力を0.27Paに保ちつつ高周波電圧印加装置
44を作動させ、六フッ化硫黄による反応性イオンエッ
チングを行ったところ、パターン56の露光部の残存物
が除去された。さらに真空バルブ37を閉じ、ターボ分
子ポンプ33によって、反応性イオンエッチング用真空
チャンバ29を1×10-2Pa以下の圧力に排気した
後、真空バルブ38を開けて酸素52を導入し、圧力を
1.3Paに保って高周波電圧印加装置44を作動さ
せ、酸素反応性イオンエッチングを行ったところ、パタ
ーン56がポリメチルメタクリレート膜に転写され、ア
スペクト比の高い0.1μmライン・アンド・スペース
のパターン57が形成された。本実施例では、実施例1
の場合より、スループットがさらに向上した。
Next, after the exposure vacuum chamber 28 and the reactive ion etching vacuum chamber 29 are evacuated to a pressure of 1 × 10 -2 Pa or less by the turbo molecular pumps 32 and 33, the gate valve 24 is opened and the silicon is removed. Board 5
3 was transferred into the reactive ion etching vacuum chamber 29, the gate valve 24 was closed, and the silicon substrate 53 was mounted on the high frequency voltage applying electrode / substrate stage 42. Then, the vacuum valve 37 was opened, sulfur hexafluoride 51 was introduced, the high frequency voltage applying device 44 was operated while maintaining the pressure at 0.27 Pa, and reactive ion etching with sulfur hexafluoride was performed. The residual material in the exposed portion of was removed. Further, the vacuum valve 37 is closed, and the vacuum chamber 29 for reactive ion etching is evacuated to a pressure of 1 × 10 −2 Pa or less by the turbo molecular pump 33, and then the vacuum valve 38 is opened to introduce oxygen 52 to adjust the pressure. When the high frequency voltage applying device 44 was operated while keeping the pressure at 1.3 Pa and oxygen reactive ion etching was performed, the pattern 56 was transferred to the polymethylmethacrylate film, and a pattern with a high aspect ratio of 0.1 μm line and space. 57 was formed. In this embodiment, the first embodiment
Throughput was further improved than in the above case.

【0035】また、本実施例においても、実施例1と同
様に、表面がカーボンの基板を用い、下層レジスト膜を
形成することなく、基板に直接上層レジスト膜を形成
し、露光による自己現像、残存レジスト膜の除去を行な
い、形成されたシリコンを含むレジスト膜のパターンを
エッチングマスクとして酸素反応性イオンエッチングを
行って基板を加工することができた。なお、上層レジス
ト膜は、化学蒸着により形成したが、プラズマ重合、蒸
着重合により形成しても、ほぼ同様な効果が得られた。
Also in this embodiment, as in the first embodiment, a substrate having a carbon surface is used, an upper layer resist film is directly formed on the substrate without forming a lower layer resist film, and self-development by exposure, The residual resist film was removed, and the substrate could be processed by performing oxygen reactive ion etching using the formed resist film pattern containing silicon as an etching mask. Although the upper resist film was formed by chemical vapor deposition, substantially the same effect was obtained even if it was formed by plasma polymerization or vapor deposition polymerization.

【0036】〈実施例3〉図4は、本発明の第3の実施
例を説明するための半導体装置の断面図である。この半
導体装置の製造方法を述べる。まず、P型のSi単結晶
基板101上に、LOCOS法(シリコンの選択酸化
法)により素子分離領域102を形成した後、850℃
のウエット酸化法でゲート絶縁膜103となる8nmの
SiO2膜103を形成した。続いて、低圧化学気相蒸
着(LP−CVD)法でゲート電極104となる200
nmのリンドープ多結晶Si膜及びSiO2膜105を
順次形成する。リンドープ多結晶Si膜の形成は、Si
4ガスとPH3ガスを用い、580℃の温度で行った。
<Third Embodiment> FIG. 4 is a sectional view of a semiconductor device for explaining a third embodiment of the present invention. A method of manufacturing this semiconductor device will be described. First, after forming the element isolation region 102 on the P-type Si single crystal substrate 101 by the LOCOS method (silicon selective oxidation method), 850 ° C.
The SiO 2 film 103 having a thickness of 8 nm to be the gate insulating film 103 was formed by the wet oxidation method described above. Subsequently, the gate electrode 104 is formed by low pressure chemical vapor deposition (LP-CVD) method 200.
A phosphorus-doped polycrystalline Si film having a thickness of 1 nm and a SiO 2 film 105 are sequentially formed. The formation of the phosphorus-doped polycrystalline Si film is made of Si
It was carried out at a temperature of 580 ° C. using H 4 gas and PH 3 gas.

【0037】次に、SiO2膜105上に、スピン塗布
法によりノボラック樹脂からなる厚さ1μmの下層レジ
スト膜を形成し、さらにその上にトリメチルシリルメチ
ルスチレンとメチルメタクリレートとの共重合体からな
る厚さ0.2μmの上層レジスト膜をスピン塗布法によ
り形成した。その後、マスクを介して波長13nm、強
度500mJ/cm2の軟X線を照射し、引き続きガス
圧0.27PaでSF6ガスを用いた反応性イオンエッ
チングを行って、上層レジスト膜にパターンを形成し
た。さらに、これをマスクにして、ガス圧1.3Pa
で、酸素反応性イオンエッチングを行って、下層レジス
ト膜にパターンを転写した。これをマスクにして、ガス
圧0.27Paの条件でCHF3ガスを用いた反応性イ
オンエッチングを行って、幅0.1μmのゲート電極1
04を形成した。
Next, a lower resist film having a thickness of 1 μm made of a novolac resin is formed on the SiO 2 film 105 by a spin coating method, and further, a thickness made of a copolymer of trimethylsilylmethylstyrene and methylmethacrylate is formed thereon. An upper resist film having a thickness of 0.2 μm was formed by spin coating. Then, a soft X-ray having a wavelength of 13 nm and an intensity of 500 mJ / cm 2 is irradiated through a mask, and then reactive ion etching using SF 6 gas is performed at a gas pressure of 0.27 Pa to form a pattern on the upper resist film. did. Further, using this as a mask, the gas pressure is 1.3 Pa.
Then, oxygen reactive ion etching was performed to transfer the pattern to the lower resist film. Using this as a mask, reactive ion etching using CHF 3 gas was performed under a gas pressure of 0.27 Pa to obtain a gate electrode 1 having a width of 0.1 μm.
04 was formed.

【0038】次に、トランジスタの拡散層106(a)
(b)となる部分に砒素をイオン注入し、850℃、1
5分のN2アニールを行い、CVD法でゲート電極10
4の側壁部にSiO2膜107を形成し、電気的に絶縁
した後、トランジスタの拡散層106(a)(b)表面
を露出させた。
Next, the diffusion layer 106 (a) of the transistor
Arsenic is ion-implanted into the portion to be (b), and the temperature is 850 ° C. for 1
N 2 annealing is performed for 5 minutes, and the gate electrode 10 is formed by the CVD method.
A SiO 2 film 107 was formed on the side wall of No. 4 and electrically insulated, and then the surfaces of the diffusion layers 106 (a) and (b) of the transistor were exposed.

【0039】以下、通常の方法で、リンガラス(PS
G)の絶縁膜108を形成し、これにコンタクトホール
(図示せず)を設け、電極配線、層間絶縁膜、そのホー
ル内に第2配線(いずれも図示せず)を形成し、パッシ
ベーション工程を行い、半導体装置を製造した。
Thereafter, phosphorus glass (PS
G), the insulating film 108 is formed, a contact hole (not shown) is formed in the insulating film 108, an electrode wiring, an interlayer insulating film, and a second wiring (neither is shown) are formed in the hole, and a passivation process is performed. Then, a semiconductor device was manufactured.

【0040】[0040]

【発明の効果】本発明のドライ現像方法によれば、酸素
反応性イオンエッチング耐性の高いシリコン含有レジス
ト膜を、ドライプロセスによりパターニングすることが
可能となり、解像度の高い極微細パターンを、高いスル
ープットで形成することができた。また、本発明の半導
体装置の製造方法によれば、半導体素子の極微細パター
ンを形状劣化なく形成することができた。
According to the dry development method of the present invention, a silicon-containing resist film having high oxygen reactive ion etching resistance can be patterned by a dry process, and an extremely fine pattern with high resolution can be obtained with high throughput. Could be formed. Further, according to the method of manufacturing a semiconductor device of the present invention, it is possible to form an extremely fine pattern of a semiconductor element without deteriorating the shape.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来法によるドライ現像方法のプロセスを示す
説明図。
FIG. 1 is an explanatory view showing a process of a conventional dry development method.

【図2】本発明の実施例1のドライ現像方法のプロセス
を示す説明図。
FIG. 2 is an explanatory diagram showing a process of a dry developing method according to the first embodiment of the present invention.

【図3】本発明の実施例2のドライ現像方法に用いるパ
ターン形成装置の構成を示す模式図。
FIG. 3 is a schematic diagram showing a configuration of a pattern forming apparatus used in a dry developing method according to a second embodiment of the present invention.

【図4】本発明の実施例3に示した半導体装置の断面
図。
FIG. 4 is a sectional view of a semiconductor device shown in a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1、53…シリコン基板 2…下層レジスト膜 3、12、20、55…上層レジスト膜 4…軟X線 5、8、9、13、16、17…フラグメント 6、14…パターン(上層レジスト膜に形成されたパタ
ーン) 7、15…残存レジスト膜 10、18、56、57…パターン 11、19…パターン(下層レジスト膜に転写されたパ
ターン) 21、22、23、24、25…ゲートバルブ 26…プラズマ重合用真空チャンバ 27…光励起化学蒸着用真空チャンバ 28…露光用真空チャンバ 29…反応性イオンエッチング用真空チャンバ 30、31、32、33…ターボ分子ポンプ 34、35、36、37、38…真空バルブ 39、42…高周波電圧印加用電極兼基板ステージ 40、41…基板ステージ 43、44…高周波電圧印加装置 45…対向電極 46…紫外線照射装置 47…軟X線束 48、49…メチルメタクリレートガス 50…トリメチルシリルメチルスチレンガス 51…六フッ化硫黄 52…酸素 54…ポリメチルメタクリレート膜 101…Si単結晶基板 102…素子分離領域 103…ゲート絶縁膜 104…ゲート電極 105、107…SiO2膜 106(a)(b)…拡散層 108…絶縁膜
1, 53 ... Silicon substrate 2 ... Lower layer resist film 3, 12, 20, 55 ... Upper layer resist film 4 ... Soft X-ray 5, 8, 9, 13, 16, 17 ... Fragment 6, 14 ... Pattern (on upper layer resist film Formed pattern) 7, 15 ... Residual resist film 10, 18, 56, 57 ... Pattern 11, 19 ... Pattern (pattern transferred to lower resist film) 21, 22, 23, 24, 25 ... Gate valve 26 ... Vacuum chamber for plasma polymerization 27 ... Vacuum chamber for photoexcited chemical vapor deposition 28 ... Vacuum chamber for exposure 29 ... Vacuum chamber for reactive ion etching 30, 31, 32, 33 ... Turbo molecular pump 34, 35, 36, 37, 38 ... Vacuum Valves 39, 42 ... Electrode for high-frequency voltage application and substrate stage 40, 41 ... Substrate stage 43, 44 ... High-frequency voltage applying device 4 5 ... Counter electrode 46 ... Ultraviolet irradiation device 47 ... Soft X-ray flux 48, 49 ... Methyl methacrylate gas 50 ... Trimethylsilylmethylstyrene gas 51 ... Sulfur hexafluoride 52 ... Oxygen 54 ... Polymethylmethacrylate film 101 ... Si single crystal substrate 102 ... Element isolation region 103 ... Gate insulating film 104 ... Gate electrodes 105, 107 ... SiO 2 film 106 (a) (b) ... Diffusion layer 108 ... Insulating film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 太郎 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 曽我 隆 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 伊東 昌昭 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 松坂 尚 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 橘 浩昭 茨城県つくば市東1丁目1番 工業技術院 物質工学工業技術研究所内 (72)発明者 松本 睦良 茨城県つくば市東1丁目1番 工業技術院 物質工学工業技術研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Taro Ogawa 1-280 Higashi Koikekubo, Kokubunji, Tokyo Inside Hitachi Central Research Laboratory (72) Inventor Takashi Soga 1-280 Higashi Koikeku, Kokubunji, Tokyo Hitachi, Ltd. Central Research Laboratory (72) Inventor Masaaki Ito 1-280 Higashi Koikekubo, Kokubunji, Tokyo Hitachi Central Research Institute (72) Inventor Takashi Matsuzaka 1-280 Higashi Koikeku, Kokubunji, Tokyo Hitachi Central Research Center ( 72) Inventor Hiroaki Tachibana, 1-1, Higashi, Tsukuba-shi, Ibaraki Institute of Industrial Science and Technology, Institute of Materials Engineering (72) Inventor Mutsuyoshi Matsumoto, 1-1, Higashi, Tsukuba-shi, Ibaraki Institute of Industrial Technology

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】基板上に、レジスト材料からなる下層レジ
スト膜を少なくとも一層形成する第1の工程、該下層レ
ジスト膜上に、アクリル系モノマーとシリル化オレフィ
ンとの共重合体又はスルホンとシランとの共重合体を含
むシリコン含有レジスト材料からなる上層レジスト膜を
形成する第2の工程、該上層レジスト膜の所望の部分に
電離放射線を照射して露光部の膜厚を減少させる第3の
工程及び露光部の上層レジスト膜の残存膜をハロゲン又
はハロゲン化物を含むガスを用いたドライエッチングに
より除去し、上層レジスト膜を所望のパターンとする第
4の工程を有することを特徴とするドライ現像方法。
1. A first step of forming at least one lower resist film made of a resist material on a substrate, and a copolymer of an acrylic monomer and a silylated olefin or sulfone and silane on the lower resist film. Second step of forming an upper resist film made of a silicon-containing resist material containing the above copolymer, and third step of irradiating a desired portion of the upper resist film with ionizing radiation to reduce the film thickness of the exposed portion. And a fourth step of removing the remaining film of the upper resist film in the exposed portion by dry etching using a gas containing halogen or a halide to form the upper resist film into a desired pattern. .
【請求項2】請求項1記載のドライ現像方法おいて、上
記上層レジスト膜の形成は、化学蒸着、プラズマ重合又
は蒸着重合により行うことを特徴とするドライ現像方
法。
2. The dry developing method according to claim 1, wherein the upper resist film is formed by chemical vapor deposition, plasma polymerization or vapor deposition polymerization.
【請求項3】請求項1又は2記載のドライ現像方法にお
いて、上記第4の工程の後に、酸素ガスを用いた反応性
イオンエッチングを行い、上記所望のパターンを上記下
層レジスト膜に転写する第5の工程を有することを特徴
とするドライ現像方法。
3. The dry developing method according to claim 1, wherein after the fourth step, reactive ion etching using oxygen gas is performed to transfer the desired pattern to the lower resist film. A dry development method comprising the steps of 5.
【請求項4】表面がカーボンである基板上に、アクリル
系モノマーとシリル化オレフィンとの共重合体又はスル
ホンとシランとの共重合体を含むシリコン含有レジスト
材料からなるレジスト膜を形成する第1の工程、該レジ
スト膜の所望の部分に電離放射線を照射して露光部の膜
厚を減少させる第2の工程及び露光部のレジスト膜の残
存膜をハロゲン又はハロゲン化物を含むガスを用いたド
ライエッチングにより除去し、レジスト膜を所望のパタ
ーンとする第3の工程を有することを特徴とするドライ
現像方法。
4. A resist film comprising a silicon-containing resist material containing a copolymer of an acrylic monomer and a silylated olefin or a copolymer of sulfone and silane is formed on a substrate whose surface is carbon. The second step of irradiating a desired portion of the resist film with ionizing radiation to reduce the film thickness of the exposed portion, and the remaining film of the resist film of the exposed portion is dried using a gas containing halogen or a halide. A dry development method comprising a third step of removing by etching to form a resist film into a desired pattern.
【請求項5】請求項4記載のドライ現像方法おいて、上
記レジスト膜の形成は、化学蒸着、プラズマ重合又は蒸
着重合により行うことを特徴とするドライ現像方法。
5. The dry development method according to claim 4, wherein the resist film is formed by chemical vapor deposition, plasma polymerization or vapor deposition polymerization.
【請求項6】請求項4又は5記載のドライ現像方法にお
いて、上記第3の工程の後に、酸素ガスを用いた反応性
イオンエッチングを行い、上記所望のパターンを上記基
板表面のカーボンに転写する第4の工程を有することを
特徴とするドライ現像方法。
6. The dry development method according to claim 4, wherein after the third step, reactive ion etching using oxygen gas is performed to transfer the desired pattern to carbon on the surface of the substrate. A dry development method comprising a fourth step.
【請求項7】請求項1から6のいずれか一に記載のドラ
イ現像方法おいて、上記ハロゲン又はハロゲン化物を含
むガスは、塩素、臭素、臭化水素、六フッ化硫黄、四フ
ッ化硫黄、三フッ化炭化水素又は四フッ化炭素のガスで
あることを特徴とするドライ現像方法。
7. The dry developing method according to claim 1, wherein the gas containing halogen or halide is chlorine, bromine, hydrogen bromide, sulfur hexafluoride, sulfur tetrafluoride. A dry developing method, wherein the gas is a trifluorohydrocarbon or a carbon tetrafluoride gas.
【請求項8】請求項1から7のいずれか一に記載のドラ
イ現像方法おいて、上記アクリル系モノマーは、アクリ
レート、メタクリレート及びエタクリレートからなる群
から選ばれた少なくとも一種のモノマーであることを特
徴とするドライ現像方法。
8. The dry development method according to claim 1, wherein the acrylic monomer is at least one monomer selected from the group consisting of acrylate, methacrylate and ethacrylate. And dry development method.
【請求項9】請求項8記載のドライ現像方法おいて、上
記アクリレートは、アルキルアクリレートであり、上記
メタクリレートは、アルキルメタクリレートであり、上
記エタクリレートは、アルキルエタクリレートであるこ
とを特徴とするドライ現像方法。
9. The dry developing method according to claim 8, wherein the acrylate is an alkyl acrylate, the methacrylate is an alkyl methacrylate, and the ethacrylate is an alkyl ethacrylate. Development method.
【請求項10】請求項1から9のいずれか一に記載のド
ライ現像方法おいて、上記シリル化オレフィンは、トリ
メチルシリル基、トリメチルシリルメチル基、ペンタメ
チルジシリル基又はペンタメチルジシリルメチル基を有
するオレフィンであることを特徴とするドライ現像方
法。
10. The dry development method according to claim 1, wherein the silylated olefin has a trimethylsilyl group, a trimethylsilylmethyl group, a pentamethyldisilyl group or a pentamethyldisilylmethyl group. A dry development method characterized by being an olefin.
【請求項11】請求項1から9のいずれか一に記載のド
ライ現像方法おいて、上記シリル化オレフィンは、シリ
ル化スチレンであることを特徴とするドライ現像方法。
11. The dry developing method according to claim 1, wherein the silylated olefin is silylated styrene.
【請求項12】請求項11記載のドライ現像方法おい
て、上記シリル化スチレンは、トリメチルシリル基、ト
リメチルシリルメチル基、ペンタメチルジシリル基又は
ペンタメチルジシリルメチル基を有するスチレンである
ことを特徴とするドライ現像方法。
12. The dry developing method according to claim 11, wherein the silylated styrene is styrene having a trimethylsilyl group, a trimethylsilylmethyl group, a pentamethyldisilyl group or a pentamethyldisilylmethyl group. Dry developing method.
【請求項13】請求項1から7のいずれか一に記載のド
ライ現像方法おいて、上記スルホンとシランとの共重合
体は、トリメチルシリル基、トリメチルシリルメチル
基、ペンタメチルジシリル基又はペンタメチルジシリル
メチル基を有するスチレンと、スルホンとの共重合体で
あることを特徴とするドライ現像方法。
13. The dry developing method according to claim 1, wherein the copolymer of sulfone and silane is a trimethylsilyl group, a trimethylsilylmethyl group, a pentamethyldisilyl group or a pentamethyldigroup. A dry developing method, which is a copolymer of styrene having a silylmethyl group and sulfone.
【請求項14】請求項1から13のいずれか一に記載の
ドライ現像方法を、半導体素子製造方法の少なくとも1
部に用いることを特徴とする半導体装置の製造方法。
14. The method according to claim 1, wherein the dry development method is at least one of semiconductor device manufacturing methods.
A method for manufacturing a semiconductor device, which is used for a semiconductor device.
JP20496694A 1994-08-30 1994-08-30 Dry developing method and semiconductor device manufacturing method Expired - Lifetime JP3309095B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20496694A JP3309095B2 (en) 1994-08-30 1994-08-30 Dry developing method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20496694A JP3309095B2 (en) 1994-08-30 1994-08-30 Dry developing method and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JPH0869959A true JPH0869959A (en) 1996-03-12
JP3309095B2 JP3309095B2 (en) 2002-07-29

Family

ID=16499253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20496694A Expired - Lifetime JP3309095B2 (en) 1994-08-30 1994-08-30 Dry developing method and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP3309095B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335415A (en) * 2007-08-10 2007-12-27 Nec Lighting Ltd Wiring block of lighting fixture, and lighting fixture
KR20200033290A (en) * 2017-08-30 2020-03-27 후지필름 가부시키가이샤 Pattern formation method, ion implantation method, laminate, kit, resist underlayer film forming composition, resist composition, and electronic device manufacturing method
JP2022538040A (en) * 2019-06-26 2022-08-31 ラム リサーチ コーポレーション Photoresist development with halogenated chemicals
US11921427B2 (en) 2018-11-14 2024-03-05 Lam Research Corporation Methods for making hard masks useful in next-generation lithography
US11988965B2 (en) 2020-01-15 2024-05-21 Lam Research Corporation Underlayer for photoresist adhesion and dose reduction

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335415A (en) * 2007-08-10 2007-12-27 Nec Lighting Ltd Wiring block of lighting fixture, and lighting fixture
KR20200033290A (en) * 2017-08-30 2020-03-27 후지필름 가부시키가이샤 Pattern formation method, ion implantation method, laminate, kit, resist underlayer film forming composition, resist composition, and electronic device manufacturing method
US11921427B2 (en) 2018-11-14 2024-03-05 Lam Research Corporation Methods for making hard masks useful in next-generation lithography
JP2022538040A (en) * 2019-06-26 2022-08-31 ラム リサーチ コーポレーション Photoresist development with halogenated chemicals
EP3990987A4 (en) * 2019-06-26 2023-08-16 Lam Research Corporation Photoresist development with halide chemistries
US11988965B2 (en) 2020-01-15 2024-05-21 Lam Research Corporation Underlayer for photoresist adhesion and dose reduction

Also Published As

Publication number Publication date
JP3309095B2 (en) 2002-07-29

Similar Documents

Publication Publication Date Title
US6207583B1 (en) Photoresist ashing process for organic and inorganic polymer dielectric materials
US5888309A (en) Lateral etch inhibited multiple for forming a via through a microelectronics layer susceptible to etching within a fluorine containing plasma followed by an oxygen containing plasma
KR101144022B1 (en) Method for stripping photoresist from etched wafer
US6514672B2 (en) Dry development process for a bi-layer resist system
CN1090815C (en) Method for forming contact window
US6265320B1 (en) Method of minimizing reactive ion etch damage of organic insulating layers in semiconductor fabrication
US6130166A (en) Alternative plasma chemistry for enhanced photoresist removal
JP2001501364A (en) Cleaning and stripping of photoresist on semiconductor wafer surface
US20190341254A1 (en) Directional processing to remove a layer or a material formed over a substrate
Oehrlein et al. Surface science issues in plasma etching
EP0067066B1 (en) Dry-developing resist composition
JP4648900B2 (en) Method for removing photoresist from a substrate
CN1881078A (en) Method for forming an anti-etching shielding layer
US20180138033A1 (en) Removal of metal
KR20000022632A (en) Dry etching process and a fabrication process of a semiconductor device using such a dry etching process
JP2003332313A (en) Manufacturing method of semiconductor device
JP2000508082A (en) Solution and method for removing sidewall residue after dry etching
JP3309095B2 (en) Dry developing method and semiconductor device manufacturing method
JP3183929B2 (en) Method for manufacturing semiconductor device
JP3160389B2 (en) Dry etching method
US5509995A (en) Process for anisotropically etching semiconductor material
JPH0590225A (en) Manufacture of semiconductor device
JPH0363209B2 (en)
JP3865323B2 (en) Etching method and semiconductor device manufacturing method
JPS6360898B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20080524

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080524

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100524

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20110524

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term