JP2003332313A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device

Info

Publication number
JP2003332313A
JP2003332313A JP2002138610A JP2002138610A JP2003332313A JP 2003332313 A JP2003332313 A JP 2003332313A JP 2002138610 A JP2002138610 A JP 2002138610A JP 2002138610 A JP2002138610 A JP 2002138610A JP 2003332313 A JP2003332313 A JP 2003332313A
Authority
JP
Japan
Prior art keywords
resist
substrate
ultraviolet rays
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002138610A
Other languages
Japanese (ja)
Other versions
JP4077241B2 (en
Inventor
Kazuyuki Kawaguchi
和志 川口
Koichi Nakagawa
幸一 中川
Kazuhiro Miwa
和弘 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP2002138610A priority Critical patent/JP4077241B2/en
Publication of JP2003332313A publication Critical patent/JP2003332313A/en
Application granted granted Critical
Publication of JP4077241B2 publication Critical patent/JP4077241B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To improve the yield and stabilize productivity of a semiconductor device, by removing resist and polymer residues from a substrate surface, after dry etching for cleaning up thereof. <P>SOLUTION: After dry etching is carried out by the use of the resist patterned on the substrate as a mask, the substrate surface is irradiated with far-ultraviolet rays, having a wavelength of such as 185 nm and 254 nm. After this, the resist is removed by dry ashing using a plasma or wet processing, using a resist-peeling liquid. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法およびその製造装置に関し、特に、ドライエッチン
グ後のレジストおよびエッチングにより生じたポリマー
残渣の除去に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device and an apparatus for manufacturing the same, and more particularly, to removal of a resist after dry etching and a polymer residue generated by etching.

【0002】[0002]

【従来の技術】近年、半導体装置の小型化および半導体
素子の高密度化に伴い、配線の多層化が進んでいる。ま
た、半導体集積回路の集積化および小型化と同時に、高
速化も必要とされている。高密度化のために配線幅や配
線間隔を狭小化すると、配線抵抗(R)および配線容量
(C)の増加によりRC遅延が生じる。半導体素子の速
度が向上するなかで、半導体集積回路の全体の回路遅延
のうちRC遅延が問題となっている。
2. Description of the Related Art In recent years, with the miniaturization of semiconductor devices and the densification of semiconductor elements, the number of wiring layers has increased. In addition, higher speed is required at the same time as the integration and size reduction of the semiconductor integrated circuit. When the wiring width and the wiring interval are narrowed to increase the density, RC delay occurs due to an increase in wiring resistance (R) and wiring capacitance (C). As the speed of semiconductor devices increases, RC delay becomes a problem out of the total circuit delay of semiconductor integrated circuits.

【0003】RC遅延改善のため、配線抵抗を低減する
ため配線材料にCuを用いたデュアルダマシンプロセス
(Cu dual damascene proces
s)の開発が進んでいる。このデュアルダマシンプロセ
スは、レジストパターニングをして、ドライエッチング
により、層間絶縁層に配線用の溝と層間導通用のコンタ
クトホールを一体に形成して、これらの溝とコンタクト
ホールをCuで埋めるように金属層を堆積する。低抵抗
で原子量の大きいCuを使うことにより、配線抵抗が低
減されると同時に、エレクトロマイグレーションが抑制
される。
In order to reduce RC delay, a dual damascene process using Cu as a wiring material to reduce wiring resistance (Cu dual damascene processes)
s) is under development. In this dual damascene process, resist patterning is performed and dry etching is performed to integrally form wiring trenches and contact holes for interlayer conduction in the interlayer insulating layer, and these trenches and contact holes are filled with Cu. Deposit a metal layer. By using Cu having a low resistance and a large atomic weight, the wiring resistance is reduced and, at the same time, electromigration is suppressed.

【0004】コンタクトホールを形成する工程では、ド
ライエッチング後、ドライアッシング処理及びアミン系
薬液を用いたウエット処理により、レジストを除去して
いた。
In the step of forming a contact hole, after dry etching, the resist is removed by dry ashing treatment and wet treatment using an amine chemical.

【0005】図1は、半導体装置のコンタクトホールを
形成する製造工程を示す図である。図1(A)を参照す
るに、SiO膜201Aを担持する基板201上にポ
リSi膜202を形成し、その上にコバルトシリサイド
(CoSi)などの導電層203を形成し、その上
に、SiOの層間絶縁膜204を形成する。図1
(B)を参照するに、層間絶縁膜204上にレジスト2
05を均一に塗布した後、パターン露光を行い、現像し
て、パターンが転写されたレジスト205を形成する。
図1(C)を参照するに、このレジスト205をマスク
として、RIE(反応性イオンエッチング)などのドラ
イエッチングにより層間絶縁膜204をエッチングし、
コンタクトホール204−1を形成する。図1(D)を
参照するに、次に、レジスト205と、図1(C)のド
ライエッチングによりレジスト205が分解、変質した
ポリマー残渣205−1を、酸素プラズマによるドライ
アッシング処理およびアミン系薬液を用いたウエット処
理により除去する。
FIG. 1 is a diagram showing a manufacturing process for forming a contact hole of a semiconductor device. Referring to FIG. 1 (A), a poly-Si film 202 is formed on a substrate 201 carrying a SiO 2 film 201A, a conductive layer 203 such as cobalt silicide (CoSi 2 ) is formed thereon, and a poly-Si film 202 is formed thereon. , An SiO 2 interlayer insulating film 204 is formed. Figure 1
Referring to (B), the resist 2 is formed on the interlayer insulating film 204.
After uniformly applying 05, pattern exposure is performed and development is performed to form a resist 205 to which the pattern is transferred.
Referring to FIG. 1C, the interlayer insulating film 204 is etched by dry etching such as RIE (reactive ion etching) using the resist 205 as a mask,
A contact hole 204-1 is formed. Referring to FIG. 1D, next, the resist 205 and the polymer residue 205-1 in which the resist 205 is decomposed and altered by the dry etching of FIG. 1C are subjected to a dry ashing treatment by oxygen plasma and an amine chemical solution. It is removed by a wet treatment using.

【0006】また、図2は、半導体装置の金属配線構造
を形成する製造工程を示す図である。図2(A)を参照
するに、基板211上にSiOなどの絶縁膜212を
形成し、その上にAlやWなどの金属膜213を形成す
る。図2(B)を参照するに、金属膜213上にレジス
ト214を形成する。図2(C)を参照するに、パター
ニングしたレジスト214をマスクとして、RIEなど
により金属膜213をエッチングし、金属配線パターン
を形成する。図2(D)を参照するに、次に、図2
(C)のドライエッチングによりレジストが分解、変質
したポリマー残渣214−1を、酸素プラズマによるド
ライアッシング処理およびアミン系薬液を用いたウエッ
ト処理により、除去する。
FIG. 2 is a diagram showing a manufacturing process for forming a metal wiring structure of a semiconductor device. Referring to FIG. 2A, an insulating film 212 such as SiO 2 is formed on a substrate 211, and a metal film 213 such as Al or W is formed thereon. Referring to FIG. 2B, a resist 214 is formed on the metal film 213. With reference to FIG. 2C, the metal film 213 is etched by RIE or the like using the patterned resist 214 as a mask to form a metal wiring pattern. Next, referring to FIG.
The polymer residue 214-1 in which the resist is decomposed and modified by the dry etching of (C) is removed by a dry ashing process using oxygen plasma and a wet process using an amine chemical solution.

【0007】ドライアッシング処理は、Oプラズマ、
Oプラズマ、高密度プラズマ源を用いて、レジスト
およびポリマー残渣をCOおよびHOに変化させ
る。一方、アミン系薬液を用いたウエット処理は、例え
ば、ヒドロキシアミン類などのアルカリ系アミン類と、
水溶性有機溶媒と、防食剤および水などからなる剥離剤
を用いて浸漬法、シャワー法などによりレジストおよび
ポリマー残渣を溶解し、基板表面から除去する。
Dry ashing treatment is carried out by O 2 plasma,
The resist and polymer residues are converted to CO 2 and H 2 O using H 2 O plasma, a high density plasma source. On the other hand, the wet treatment using an amine-based chemical solution, for example, with alkaline amines such as hydroxyamines,
A resist and a polymer residue are dissolved by a dipping method, a shower method, or the like using a water-soluble organic solvent and a release agent composed of an anticorrosive agent and water, and then removed from the substrate surface.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、図1
(D)および図2(D)を参照するに、これらの処理の
レジスト205、214およびポリマー残渣205−
1、214−1の除去能力は完全ではなく、層間絶縁膜
204、コンタクトホールの底面の導電層203、また
は金属膜213の表面に、その一部が残留してしまうこ
とがある。特にドライアッシング処理の条件のばらつき
やウエット処理の薬剤の劣化等の原因により、ポリマー
残渣が残留し易く、これによって表面の清浄性が著しく
損なわれる場合が生ずる。このような場合、コンタクト
抵抗の増加、配線の短絡や断絶などが発生し、生産歩留
まりを低下させ、半導体装置の生産性を著しく低下させ
てしまう。さらには半導体装置の動作信頼性が著しく損
なわれてしまう。
However, as shown in FIG.
Referring to (D) and FIG. 2 (D), resists 205, 214 and polymer residues 205- of these treatments
The removal capability of Nos. 1 and 214-1 is not perfect, and a part thereof may remain on the surface of the interlayer insulating film 204, the conductive layer 203 on the bottom surface of the contact hole, or the metal film 213. In particular, polymer residues tend to remain due to variations in dry ashing conditions, deterioration of chemicals in wet treatment, and the like, and this may cause the surface cleanliness to be significantly impaired. In such a case, an increase in contact resistance, short-circuiting or disconnection of wiring, etc. occur, resulting in a decrease in production yield and a marked decrease in productivity of the semiconductor device. Furthermore, the operational reliability of the semiconductor device is significantly impaired.

【0009】したがって、本発明は、上記の問題点に鑑
みてなされたもので、その目的とするところは、基板表
面のレジストおよびポリマー残渣を除去可能な、そし
て、半導体装置の生産歩留まりの向上および生産性の安
定化が可能な半導体装置の製造方法を提供することであ
る。
Therefore, the present invention has been made in view of the above problems, and it is an object of the present invention to remove the resist and polymer residue on the substrate surface and to improve the production yield of semiconductor devices. An object of the present invention is to provide a method for manufacturing a semiconductor device capable of stabilizing productivity.

【0010】[0010]

【課題を解決するための手段】上記目的は、請求項1に
記載の如く、基板上にパターニングされたレジストをマ
スクとしてドライエッチングを行った後に、前記レジス
トを除去するレジスト除去工程を含む半導体装置の製造
方法であって、前記レジスト除去工程において、前記基
板の表面に紫外線を照射して、その後、前記レジストを
除去することにより達成される。
According to the first aspect of the present invention, there is provided a semiconductor device including a resist removing step of removing the resist after performing dry etching using a resist patterned on a substrate as a mask. In the resist removing step, the surface of the substrate is irradiated with ultraviolet rays, and then the resist is removed.

【0011】請求項1記載の発明によれば、基板の表面
に紫外線を照射することによって、基板表面のレジスト
およびポリマー残渣を構成する有機物の結合を開裂し、
例えば、有機化合物のフリーラジカルや励起状態の分子
にすることができる。また、紫外線の照射により発生・
生成するオゾンOおよび酸素ラジカルOが、有機化
合物のフリーラジカルや励起状態の分子と結合して、C
やHOのような物質になって揮発させることがで
き、また、基板表面を有機化合物の親水基に改質し、こ
の後のレジスト除去を行う処理において、このような有
機化合物を除去しやすくすることができる。したがっ
て、基板表面のレジストおよびポリマー残渣を除去して
清浄化することができる。
According to the first aspect of the present invention, by irradiating the surface of the substrate with ultraviolet rays, the bonds of organic substances constituting the resist and the polymer residue on the substrate surface are cleaved,
For example, it can be a free radical of an organic compound or a molecule in an excited state. Also, it is generated by the irradiation of ultraviolet rays.
The generated ozone O 3 and oxygen radical O * combine with free radicals of an organic compound and molecules in an excited state to form C.
It is possible to volatilize it into a substance such as O 2 or H 2 O, and to modify the surface of the substrate into a hydrophilic group of an organic compound, and to remove the resist in the subsequent treatment for removing the resist. It can be easily removed. Therefore, the resist and polymer residue on the surface of the substrate can be removed for cleaning.

【0012】また、請求項2に記載される如く、請求項
1記載の半導体装置の製造方法において、前記レジスト
は、化学増幅レジストである構成とすることができる。
Further, as described in claim 2, in the method of manufacturing a semiconductor device according to claim 1, the resist may be a chemically amplified resist.

【0013】請求項2記載の発明によれば、化学増幅レ
ジストに紫外線を照射すると、アルカリ可溶性となり、
この後のレジスト除去を行う処理において、除去しやす
くなる。したがって、基板表面のレジストおよびポリマ
ー残渣を除去して清浄化することができる。
According to the invention of claim 2, when the chemically amplified resist is irradiated with ultraviolet rays, it becomes alkali-soluble,
In the subsequent process of removing the resist, it becomes easy to remove. Therefore, the resist and polymer residue on the surface of the substrate can be removed for cleaning.

【0014】また、請求項3に記載される如く、請求項
1または2記載の半導体装置の製造方法において、前記
レジスト除去工程において、プラズマを用いたドライア
ッシングまたはレジスト剥離液を用いたウエット処理を
して、前記レジストを除去する構成とすることができ
る。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, in the resist removing step, dry ashing using plasma or wet treatment using a resist stripping solution is performed. Then, the resist can be removed.

【0015】請求項3記載の発明によれば、紫外線照射
により除去しやすくなった基板表面のレジストおよびポ
リマー残渣を、ドライアッシングまたはウエット処理に
より、容易に除去することができる。
According to the third aspect of the present invention, the resist and the polymer residue on the surface of the substrate, which are easily removed by the irradiation of ultraviolet rays, can be easily removed by dry ashing or wet treatment.

【0016】また、請求項4に記載される如く、請求項
1から3のいずれか1項記載の半導体装置の製造方法に
おいて、前記レジスト除去工程は、前記基板を加熱しな
がら紫外線を照射する構成とすることができる。
Further, as described in claim 4, in the method of manufacturing a semiconductor device according to any one of claims 1 to 3, the resist removing step irradiates ultraviolet rays while heating the substrate. Can be

【0017】請求項4記載の発明によれば、基板を加熱
することにより、オゾンOおよび酸素ラジカルO
が、有機化合物のフリーラジカルや励起状態の分子と
結合する反応を促進することができる。また、化学増幅
レジストでは、加熱することにより、アルカリ可溶性と
なる反応を促進することができる。したがって、基板表
面のレジストおよびポリマー残渣をより一層除去し易く
することができる。
According to the invention described in claim 4, by heating the substrate, ozone O 3 and oxygen radicals O 3 are generated.
* Can accelerate the reaction of binding with free radicals of organic compounds and molecules in an excited state. Further, in the chemically amplified resist, the reaction of becoming alkali-soluble can be promoted by heating. Therefore, the resist and the polymer residue on the substrate surface can be removed more easily.

【0018】また、請求項5に記載される如く、請求項
1から4のいずれか1項記載の半導体装置の製造方法に
おいて、前記紫外線は、オゾンを発生させる波長帯と、
酸素ラジカルを生成する波長帯とを含む構成とすること
ができる。
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fourth aspects, the ultraviolet rays have a wavelength band for generating ozone,
A wavelength band that generates oxygen radicals can be included.

【0019】請求項5記載の発明によれば、このような
紫外線により、オゾンOおよび酸素ラジカルOの発
生・生成する量やその割合を調整することができ、基板
表面のレジストおよびポリマー残渣を除去する条件を最
適化できると共に、基板表面の損傷を抑制することがで
きる。
According to the fifth aspect of the present invention, it is possible to adjust the generation amount and generation ratio of ozone O 3 and oxygen radical O * by such ultraviolet rays, and to adjust the resist and polymer residue on the substrate surface. It is possible to optimize the conditions for removing the impurities and suppress damage to the substrate surface.

【0020】[0020]

【発明の実施の形態】以下、図面に基づいて本発明の実
施例を説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0021】まず、以下に、本発明による半導体装置の
製造方法の実施形態について説明する。 (第1実施形態)本実施形態は、半導体装置のコンタク
トを有する配線構造を形成するものである。
First, an embodiment of a method for manufacturing a semiconductor device according to the present invention will be described below. (First Embodiment) In this embodiment, a wiring structure having contacts of a semiconductor device is formed.

【0022】図3(A)〜(E)は、本実施形態の半導
体装置10の製造工程を示す図である。
3A to 3E are views showing a manufacturing process of the semiconductor device 10 of this embodiment.

【0023】図3(A)を参照するに、例えば、Siウ
ェハーなどよりなる基板11に、例えば、厚さ160n
mのポリSi膜12を、CVD法により形成する。その
上に、ポリSi膜12とオーミックコンタクトを形成す
る、例えば厚さ5nmのCoSi膜13を、スパッタ
法、蒸着法などにより形成する。その上に、例えば厚さ
700nmのSiOからなる層間絶縁膜14を、CV
D法、スパッタ法などにより形成する。
Referring to FIG. 3 (A), a substrate 11 made of, for example, a Si wafer is provided with a thickness of 160 n, for example.
The m poly-Si film 12 is formed by the CVD method. A CoSi 2 film 13 having a thickness of, for example, 5 nm, which forms an ohmic contact with the poly Si film 12, is formed thereon by a sputtering method, a vapor deposition method, or the like. An interlayer insulating film 14 made of SiO 2 and having a thickness of 700 nm, for example, is provided on the CV.
It is formed by the D method, the sputtering method, or the like.

【0024】図3(B)を参照するに、次に、コンタク
トホールを形成するために、例えば厚さ730nmのレ
ジスト15を層間絶縁膜14上にスピンコータなどによ
り塗布する。レジスト15は、例えば、化学増幅型レジ
ストが用いられる。次にオーブン炉などによりプリベー
ク後、ステッパによりマスク露光を行い、パターンを転
写する。次に現像して、例えばポジ型のレジスト15で
は感光部が除去され、マスクが形成される。
Referring to FIG. 3B, next, in order to form a contact hole, a resist 15 having a thickness of 730 nm, for example, is applied on the interlayer insulating film 14 by a spin coater or the like. As the resist 15, for example, a chemically amplified resist is used. Next, after prebaking in an oven or the like, mask exposure is performed with a stepper to transfer the pattern. Next, development is performed to remove the photosensitive portion of the positive resist 15, for example, to form a mask.

【0025】例えば、KrFエキシマレーザ光(波長2
59nm)のリソグラフィで用いられるポジ型の化学増
幅型レジストは、この光が露光されると、酸を発生さ
せ、その酸によりアルカリ可溶性基を保護していた保護
基を脱離させ、極性基であるアルカリ可溶性基を出現さ
せる。そして、露光部分は、ヒドロキシアミン類などの
アルカリ系アミン類と、水溶性有機溶媒と、防食剤およ
び水などからなる現像液により溶解され、除去される。
For example, KrF excimer laser light (wavelength 2
When exposed to this light, the positive-type chemically amplified resist used in the lithography (59 nm) produces an acid, and the acid removes the protective group protecting the alkali-soluble group. Appear some alkali-soluble groups. Then, the exposed portion is dissolved and removed by a developing solution containing alkaline amines such as hydroxyamines, a water-soluble organic solvent, an anticorrosive and water.

【0026】図3(C)を参照するに、パターニングさ
れたレジスト15をマスクとして、異方性を有するドラ
イエッチングにより、コンタクトホール14−1を形成
する。ドライエッチングは、例えば、平行平板型RIE
装置により、SiOからなる層間絶縁膜14に対して
は、CFガスを用いて行う。チャンバー内では、プラ
ズマ放電により、F、CFなどのラジカルが発生
し、SiOが分解され、SiFなどになってチャン
バー外に排出され、コンタクトホール14−1が形成さ
れる。一方、マスクであるレジスト表面は、プラズマや
熱にさらされ、レジストが変質または分解され、ポリマ
ー残渣15−1が生じ、SiOなどのエッチング残渣
とともにコンタクトホール14−1の側壁あるいは底面
に付着する。
Referring to FIG. 3C, the contact hole 14-1 is formed by dry etching having anisotropy using the patterned resist 15 as a mask. Dry etching is performed by, for example, parallel plate type RIE.
By using the apparatus, CF 4 gas is used for the interlayer insulating film 14 made of SiO 2 . In the chamber, radicals such as F * and CF * are generated by plasma discharge, SiO 2 is decomposed, and SiF 4 or the like is discharged to the outside of the chamber to form a contact hole 14-1. On the other hand, the resist surface, which is a mask, is exposed to plasma or heat, and the resist is altered or decomposed to generate a polymer residue 15-1 which adheres to the side wall or bottom surface of the contact hole 14-1 together with an etching residue such as SiO 2. .

【0027】図3(D)を参照するに、次に、このよう
な基板表面に紫外線を照射する。紫外線の波長は、例え
ば、300nm以下の遠紫外線が選択される。このよう
な波長の遠紫外線が照射すると、レジスト15を構成す
る有機物の結合を開裂し、例えば、有機化合物のフリー
ラジカルや励起状態の分子にすることができる。この反
応は、レジスト表面15−1のみならず、レジスト15
の内部、例えば、層間絶縁膜14との界面のレジストで
も起きるので、この後のドライアッシング処理などによ
り、レジストが容易に除去することができるようにな
る。このような遠紫外線を発生する光源としては、例え
ば、紫外線ランプがある。また、光源の出力は、例え
ば、100mW/cmから1000mW/cmの範
囲に設定される。
Referring to FIG. 3D, next, the surface of such a substrate is irradiated with ultraviolet rays. As the wavelength of the ultraviolet rays, far ultraviolet rays having a wavelength of 300 nm or less are selected. When irradiated with deep ultraviolet rays having such a wavelength, the bond of the organic substance that constitutes the resist 15 can be cleaved to form, for example, a free radical of an organic compound or a molecule in an excited state. This reaction is performed not only on the resist surface 15-1 but also on the resist 15
Since this also occurs in the resist inside, for example, the resist at the interface with the interlayer insulating film 14, the resist can be easily removed by the subsequent dry ashing process or the like. As a light source that generates such deep ultraviolet rays, for example, there is an ultraviolet lamp. The output of the light source is, for example, in the range of 100 mW / cm 2 of 1000 mW / cm 2.

【0028】また、紫外線は、例えば、約280nmの
遠紫外線が選択される。この遠紫外線が照射されると、
ポジ型の化学増幅型レジストの場合は、酸を発生し、こ
の酸がアルカリ可溶性基を保護していた保護基を脱離さ
せる。そして、レジストはアルカリ可溶性となり、後述
するウエット処理により、除去しやすくなる。光源の出
力は、例えば、100mW/cmから1000mW/
cmの範囲に設定される。さらに、紫外線を照射しな
がら、ホットプレートなどで基板を加熱すると、より容
易にレジストを除去し易くなる。加熱温度は、例えば、
20℃から200℃の範囲から選択される。
As the ultraviolet rays, for example, far ultraviolet rays of about 280 nm are selected. When this far ultraviolet ray is irradiated,
In the case of a positive type chemically amplified resist, an acid is generated, and this acid removes the protective group that has protected the alkali-soluble group. Then, the resist becomes alkali-soluble and can be easily removed by a wet treatment described later. The output of the light source is, for example, 100 mW / cm 2 to 1000 mW /
It is set in the range of cm 2 . Further, heating the substrate with a hot plate or the like while irradiating with ultraviolet rays makes it easier to remove the resist. The heating temperature is, for example,
It is selected from the range of 20 ° C to 200 ° C.

【0029】また、紫外線は、例えば、185nmおよ
び254nmの遠紫外線が選択される。酸素を含む雰囲
気中で、185nmの遠紫外線が照射されると、O
O( P)+O(P)、O(P)+O→Oの反
応がおこり、オゾンOが発生する。254nmの遠紫
外線が照射されると、O→O+Oの反応がおこ
り、酸素ラジカルOが発生する。オゾンOおよび酸
素ラジカルOは、強力な酸化力を持ち、ポリマー残渣
やレジストを分解し、上述した有機化合物のフリーラジ
カルや励起状態の分子と結合して、COやHOのよ
うな揮発性の物質に変化させる。また、レジストやポリ
マー残渣は、揮発されないまでも、カルボニル基やカル
ボキシル基などの有機化合物の親水基となって、水に対
する濡れ性が向上し、後述するウエット処理により、除
去されやすくなる。
Ultraviolet rays have a wavelength of, for example, 185 nm.
And deep UV of 254 nm is selected. An atmosphere containing oxygen
When exposed to 185 nm deep ultraviolet rays in the air, OTwo
O ( ThreeP) + O (ThreeP), O (ThreeP) + OTwo→ OThreeAnti
Ozone OThreeOccurs. 254nm far purple
When an outside line is illuminated, OThree→ O*+ OTwoThe reaction of
Oxygen radical O*Occurs. Ozone OThreeAnd acid
Elementary radical O*Has a strong oxidizing power, polymer residue
Or the resist is decomposed and the above-mentioned organic compound free radical
When combined with cal and excited molecules, COTwoAnd HTwoO's
Change into a volatile substance such as eel. Also, resist and poly
The mer residue, if not volatilized, is
It becomes a hydrophilic group of organic compounds such as boxyl group,
The wettability is improved, and the wet treatment described below removes it.
Easier to be left.

【0030】ここで、185nmのオゾンを発生させる
波長帯と254nmの酸素ラジカル波長帯のパワーおよ
び、それぞれの波長帯の照射時間を制御することによ
り、オゾンOおよび酸素ラジカルOの発生または生
成量を調整することができる。例えば、254nmの遠
紫外線を照射する場合は、基板とランプの距離を40m
mとして、遠紫外線のランプ出力を30J、照射時間
を、例えば、10分から16分の範囲に設定する。この
ような遠紫外線を発生するランプとしては、例えば、2
54nmの波長を発光するように作製された特定波長発
光用低圧水銀ランプがある。また、例えば、185nm
および254nmの遠紫外線を照射する場合は、基板と
ランプの距離を34mmとして、遠紫外線のランプ出力
を50J、照射時間を、例えば、5分に設定する。この
ような遠紫外線を発生するランプとしては、例えば、1
85nmおよび254nmの波長を発光するように作製
された特定波長発光用低圧水銀ランプがある。
Here, generation or generation of ozone O 3 and oxygen radical O * is controlled by controlling the power of the wavelength band for generating ozone of 185 nm and the power of the oxygen radical wavelength band of 254 nm and the irradiation time of each wavelength band. The amount can be adjusted. For example, when irradiating far ultraviolet rays of 254 nm, the distance between the substrate and the lamp is 40 m.
As m, the lamp output of far ultraviolet rays is set to 30 J, and the irradiation time is set to a range of 10 minutes to 16 minutes, for example. As a lamp that generates such deep ultraviolet rays, for example, 2
There is a low-pressure mercury lamp for emitting a specific wavelength, which is manufactured to emit a wavelength of 54 nm. Also, for example, 185 nm
When irradiating far ultraviolet rays of 254 nm and 254 nm, the distance between the substrate and the lamp is set to 34 mm, the lamp output of far ultraviolet rays is set to 50 J, and the irradiation time is set to 5 minutes, for example. As a lamp that generates such deep ultraviolet rays, for example,
There are low-pressure mercury lamps for specific wavelength emission made to emit wavelengths of 85 nm and 254 nm.

【0031】また、さらに、紫外線は、例えば、172
nmの遠紫外線が選択される。酸素を含む雰囲気中で、
172nm遠紫外線が照射されると、Oから直接酸素
ラジカルOが生成され、またOからOを経てO
が生成される。このようなオゾンOおよび酸素ラジカ
ルOは、上述した185nmおよび254nmの遠紫
外線と同様の作用を奏する。このような遠紫外線を発生
する光源としては、例えば、エキシマバリアランプがあ
る。また、光源の出力は、例えば、100mW/cm
から1000mW/cmの範囲に設定される。
Further, the ultraviolet rays are, for example, 172
Far UV of nm is selected. In an atmosphere containing oxygen,
If 172nm deep ultraviolet rays are irradiated, O 2 directly from the oxygen radicals O * are generated, also through O 3 from O 2 O *
Is generated. Such ozone O 3 and oxygen radicals O * exhibit the same action as the deep ultraviolet rays of 185 nm and 254 nm described above. An example of a light source that generates such deep ultraviolet rays is an excimer barrier lamp. The output of the light source is, for example, 100 mW / cm 2
To 1000 mW / cm 2 .

【0032】紫外線照射は、例えば、図4に示す装置に
より行う。図4は、シングルウェハー方式の紫外線照射
装置の構成を示す断面図である。
Irradiation of ultraviolet rays is performed by, for example, the apparatus shown in FIG. FIG. 4 is a cross-sectional view showing the structure of a single wafer type ultraviolet irradiation device.

【0033】図4を参照するに、紫外線照射装置100
は、減圧可能なチャンバー110内の上部に、下向きに
紫外線が照射するように設けられた紫外線ランプ101
と、紫外線ランプ101の直下に設けられ、所定の間隔
で複数の穿孔を有する照射集光プレート102と、紫外
線ランプ101を囲むように設けられ、下縁が照射集光
プレート102の外縁と一体となった上部バッフル板1
03と、照射集光プレート102に延在し基板113を
囲むように設けられた下部バッフル板105と、下部バ
ッフル板105に設けられ、酸素ガスなどのプロセスガ
スを供給するガス導入部104と、基板113の供給搬
出口の開閉を行うゲートバルブ106と、基板113を
着脱する機構部107と、基板113を加熱する加熱部
108と、ガスを排気する排気口109と、基板113
を搬送する搬送機構部111と、基板113を支持する
支持台112とにより構成されている。
Referring to FIG. 4, the ultraviolet irradiation device 100.
Is an ultraviolet lamp 101 provided so as to irradiate ultraviolet rays downward in the upper part of the chamber 110 capable of depressurizing.
And an irradiation condensing plate 102 provided directly below the ultraviolet lamp 101 and having a plurality of perforations at a predetermined interval, and provided so as to surround the ultraviolet lamp 101, and a lower edge integrally with an outer edge of the irradiation condensing plate 102. Upper baffle plate 1
03, a lower baffle plate 105 that extends to the irradiation focusing plate 102 and is provided so as to surround the substrate 113, a gas introduction unit 104 that is provided on the lower baffle plate 105 and supplies a process gas such as oxygen gas, A gate valve 106 that opens and closes a supply / unload port of the substrate 113, a mechanism unit 107 that attaches and detaches the substrate 113, a heating unit 108 that heats the substrate 113, an exhaust port 109 that exhausts gas, and a substrate 113.
It is configured by a transport mechanism section 111 that transports the substrate and a support base 112 that supports the substrate 113.

【0034】紫外線ランプ101は、例えば、Xe
填ガスのエキシマバリアランプが用いられる。波長が1
72nmの遠紫外線を発光することができる。
As the ultraviolet lamp 101, for example, an excimer barrier lamp of Xe 2 filling gas is used. Wavelength is 1
It can emit deep ultraviolet rays of 72 nm.

【0035】照射集光プレート102は、所定の間隔の
穿孔を有する鏡面仕上げの部材により構成されている。
照射集光プレート102は、図4に示す矢印のように、
紫外線ランプ101から照射された遠紫外線の照射エネ
ルギーを、基板113全体にわたって均一化し、照射エ
ネルギーの効率化を図り、オゾンOおよび酸素ラジカ
ルOの反応を促進するために使用される。
The irradiation / focusing plate 102 is composed of a mirror-finished member having perforations at predetermined intervals.
The irradiation condensing plate 102 is, as shown by the arrow in FIG.
It is used to uniformize the irradiation energy of far ultraviolet rays emitted from the ultraviolet lamp 101 over the entire substrate 113, improve the efficiency of the irradiation energy, and accelerate the reaction of ozone O 3 and oxygen radicals O * .

【0036】上部バッフル板103は、照射集光プレー
ト102と同様の材質からなり、鏡面仕上げの部材によ
り構成されている。上部バッフル板103は、照射集光
プレート102と共に、基板113全体にわたって遠紫
外線の照射エネルギーを均一化し、特に基板113の外
縁部の照射エネルギーを増加させるためのものである。
The upper baffle plate 103 is made of a material similar to that of the irradiation / focusing plate 102, and is made of a mirror-finished member. The upper baffle plate 103, together with the irradiation condensing plate 102, is for uniformizing the irradiation energy of far ultraviolet rays over the entire substrate 113, and particularly for increasing the irradiation energy of the outer edge portion of the substrate 113.

【0037】下部バッフル板105は、照射集光プレー
ト102から延在する天板と、基板113などを取り囲
むように設けられた側板とから構成されている。下部バ
ッフル板には、酸素ガスなどを供給するガス導入部10
4が設けられている。ガス導入部から供給されたガスと
遠紫外線との反応により、オゾンOおよび酸素ラジカ
ルOが発生・生成し、基板113表面に導入されるよ
うになっている。
The lower baffle plate 105 is composed of a top plate extending from the irradiation / focusing plate 102 and side plates provided so as to surround the substrate 113 and the like. The lower baffle plate has a gas introduction part 10 for supplying oxygen gas or the like.
4 are provided. Ozone O 3 and oxygen radicals O * are generated and generated by the reaction between the gas supplied from the gas introduction unit and deep ultraviolet rays, and are introduced to the surface of the substrate 113.

【0038】加熱部108は、例えば、抵抗加熱ヒータ
を備えている。加熱部108により基板113を加熱す
ることで、オゾンOおよび酸素ラジカルOと、基板
113表面のレジストおよびポリマー残渣との反応を促
進させることができる。
The heating unit 108 is equipped with, for example, a resistance heater. By heating the substrate 113 by the heating unit 108, the reaction of ozone O 3 and oxygen radicals O * with the resist and the polymer residue on the surface of the substrate 113 can be promoted.

【0039】紫外線照射装置100は、例えば後述する
クラスター型の半導体製造装置と組み合わされ、ゲート
バルブ106を介して、前後の工程のチャンバーと基板
113の供給搬出が行われる。
The ultraviolet irradiation device 100 is combined with, for example, a cluster type semiconductor manufacturing device described later, and the chambers in the preceding and following steps and the substrate 113 are supplied and carried out through the gate valve 106.

【0040】図3(E)を参照するに、次に、ドライア
ッシングにより、レジストおよび遠紫外線処理により分
解等したポリマー残渣を除去し、層間絶縁膜14の表
面、コンタクトホール14−1の側壁、底面等を清浄に
する。ドライアッシングは、例えば酸素プラズマによる
平行平板型のプラズマアッシング装置、横型バレルプラ
ズマアッシング装置などにより行う。ドライアッシング
は、これらの装置のチャンバーに、酸素ガスを導入し
て、RF電源により酸素プラズマを発生させ、酸素プラ
ズマにより残留しているレジストおよびポリマー残渣を
CO、HOなどに変化させ、チャンバー外に排気す
ることができる。
Referring to FIG. 3E, next, the resist and the polymer residue decomposed by the deep UV treatment are removed by dry ashing, and the surface of the interlayer insulating film 14 and the side wall of the contact hole 14-1. Clean the bottom surface. Dry ashing is performed by, for example, a parallel plate type plasma ashing device using oxygen plasma, a horizontal barrel plasma ashing device, or the like. In dry ashing, oxygen gas is introduced into the chamber of these devices, oxygen plasma is generated by an RF power source, and the residual resist and polymer residue due to the oxygen plasma are changed to CO 2 , H 2 O, etc., It can be evacuated outside the chamber.

【0041】次に、ウエット処理により、層間絶縁膜1
4の表面、コンタクトホール14−1の側壁、底面等を
さらに清浄にする。ウエット処理は、例えば、アルカリ
系アミン類と、水溶性有機溶媒と、防食剤および水など
からなる剥離剤を用いる。ウエット処理は、浸漬法、ス
プレー法などが用いられる。ウエット処理により、レジ
ストおよび遠紫外線処理により分解等したポリマー残渣
を除去することができる。また、表面に残留する酸を中
和、除去することもできる。
Next, by wet processing, the interlayer insulating film 1 is formed.
The surface of No. 4, the side wall of the contact hole 14-1, the bottom surface, etc. are further cleaned. For the wet treatment, for example, an alkaline amine, a water-soluble organic solvent, an anticorrosive agent, and a release agent composed of water or the like are used. As the wet treatment, a dipping method, a spray method or the like is used. By the wet treatment, the resist and the polymer residue decomposed by the deep UV treatment can be removed. Further, the acid remaining on the surface can be neutralized and removed.

【0042】次に、例えば、厚さ2μmのCu、AlC
u合金よりなる金属配線膜16を蒸着法、スパッタ法、
メッキ法などにより堆積させる。さらに、金属配線膜1
6の表面を化学的機械研磨(CMP)により平坦にす
る。
Next, for example, Cu and AlC having a thickness of 2 μm
The metal wiring film 16 made of u alloy is formed by vapor deposition, sputtering,
It is deposited by a plating method or the like. Furthermore, the metal wiring film 1
The surface of 6 is flattened by chemical mechanical polishing (CMP).

【0043】以上により、図3(E)に示すように、コ
ンタクト16−1を有する半導体装置10の配線構造が
形成される。
As described above, the wiring structure of the semiconductor device 10 having the contact 16-1 is formed as shown in FIG.

【0044】以下、本実施形態にかかる実施例を説明す
る。 [第1実施例]本実施例は、第1実施形態のコンタクト
を有する半導体装置10の製造方法の一例である。本実
施例の構成は半導体装置10と同様である。
An example according to this embodiment will be described below. [First Example] This example is an example of a method of manufacturing the semiconductor device 10 having the contact according to the first embodiment. The configuration of this embodiment is similar to that of the semiconductor device 10.

【0045】8インチのSiウェハーよりなる基板11
に、厚さ160nmのポリSi膜12を、CVD法によ
り形成する。その上に、厚さ5nmのCoSi膜13
を、スパッタ法により形成する。
Substrate 11 made of 8-inch Si wafer
Then, a poly-Si film 12 having a thickness of 160 nm is formed by the CVD method. On top of that, a CoSi 2 film 13 having a thickness of 5 nm is formed.
Are formed by a sputtering method.

【0046】次に、その上に、例えば厚さ700nmの
SiOからなる層間絶縁膜14を、CVD法により形
成する。その上に、厚さ730nmのKrFリソグラフ
ィ用のポジ型の化学増幅型レジストレジスト15をスピ
ンコータにより塗布する。プリベーク後、マスク露光を
行い、パターンを転写する。次に現像して、感光部が除
去され、ドライエッチングのためのマスクが形成され
る。
Next, an interlayer insulating film 14 made of SiO 2 and having a thickness of 700 nm, for example, is formed thereon by the CVD method. Then, a positive type chemically amplified resist resist 15 for KrF lithography having a thickness of 730 nm is applied by a spin coater. After prebaking, mask exposure is performed to transfer the pattern. Next, development is performed to remove the photosensitive portion and form a mask for dry etching.

【0047】次に、レジストをマスクとして、ドライエ
ッチングにより、層間絶縁膜14の一部を除去してコン
タクトホール14−1を形成する。ドライエッチングの
直後に、紫外線照射装置により280nmから330n
mの波長の遠紫外線を、Nガスを流しながら5分間基
板表面に照射した。次に酸素プラズマによる平行平板型
のプラズマアッシング装置により、RFパワーを700
W、酸素ガスの流量を10000sccm、基板温度を
250℃、アッシングのプロセス時間を90秒として、
ドライアッシングを行った。次に、以下の配合のアミン
系薬液を75℃にして、浸漬法によりウエット処理を1
6分間行った。次に、厚さ2μmのAlCu合金を蒸着
し、CMPを行って、コンタクトを有する半導体装置1
0を形成した。
Next, part of the interlayer insulating film 14 is removed by dry etching using the resist as a mask to form a contact hole 14-1. Immediately after the dry etching, the ultraviolet irradiation device was used to measure 280 nm to 330 n
Far ultraviolet rays having a wavelength of m were irradiated onto the substrate surface for 5 minutes while flowing N 2 gas. Next, the RF power is set to 700 by a parallel plate type plasma ashing device using oxygen plasma.
W, the flow rate of oxygen gas is 10000 sccm, the substrate temperature is 250 ° C., and the ashing process time is 90 seconds.
Dry ashing was performed. Next, the amine-based chemical solution having the following composition is brought to 75 ° C., and a wet treatment is performed by a dipping method to 1
It went for 6 minutes. Next, an AlCu alloy having a thickness of 2 μm is vapor-deposited, CMP is performed, and the semiconductor device 1 having a contact is formed.
Formed 0.

【0048】ウエット処理後のサンプルを光散乱法によ
り検査したところ、コンタクトホール14−1、層間絶
縁膜14の表面は正常であることが確認できた。
When the sample after the wet treatment was inspected by the light scattering method, it was confirmed that the surfaces of the contact hole 14-1 and the interlayer insulating film 14 were normal.

【0049】以上により、本実施形態および本実施例に
よれば、ドライエッチング後に遠紫外線を照射すること
により、レジストおよびポリマー残渣を除去し易くし、
その後のドライアッシングおよびウエット処理により、
層間絶縁膜14の表面、コンタクトホール14−1の、
側壁、底面等を清浄化することができ、低コンタクト抵
抗の配線構造を有する半導体装置を形成することができ
る。 (第2実施形態)本実施形態は、半導体装置の金属配線
構造を形成するものである。
As described above, according to this embodiment and this embodiment, by irradiating deep ultraviolet rays after dry etching, it is easy to remove the resist and the polymer residue,
By the subsequent dry ashing and wet treatment,
Of the surface of the interlayer insulating film 14 and the contact hole 14-1,
The side wall, the bottom surface, and the like can be cleaned, and a semiconductor device having a wiring structure with low contact resistance can be formed. (Second Embodiment) This embodiment forms a metal wiring structure of a semiconductor device.

【0050】図5(A)〜(E)は、本実施形態の半導
体装置20の製造工程を示す図である。
FIGS. 5A to 5E are views showing the manufacturing process of the semiconductor device 20 of this embodiment.

【0051】図5(A)を参照するに、例えば、Siウ
ェハーなどよりなる基板21に、例えば、厚さ500n
mのSiOよりなる絶縁膜22を、高密度CVD法な
どにより形成する。その上に、例えば、厚さ500nm
のAlCu合金よりなる金属配線膜23を、スパッタ法
などにより形成する。
Referring to FIG. 5A, for example, a substrate 21 made of, for example, a Si wafer has a thickness of 500 n.
The insulating film 22 made of m 2 of SiO 2 is formed by a high density CVD method or the like. On top of that, for example, a thickness of 500 nm
The metal wiring film 23 made of AlCu alloy is formed by a sputtering method or the like.

【0052】図5(B)を参照するに、次に、第1実施
形態と同様にして、厚さ1300nmのレジスト24を
形成し、パターニングする。
Referring to FIG. 5B, next, a resist 24 having a thickness of 1300 nm is formed and patterned in the same manner as in the first embodiment.

【0053】図5(C)を参照するに、次に、パターニ
ングされたレジスト24をマスクとして、異方性を有す
るドライエッチングにより、金属配線膜23の一部を除
去し、金属配線を形成する。ドライエッチングは、例え
ばECR(電子サイクロトロン共鳴)プラズマエッチン
グ装置により、AlCu合金よりなる金属配線膜23に
対して、CClガスを用いて行う。チャンバー内で
は、プラズマ放電により、Clなどのラジカルが発生
し、AlCu合金が分解され、AlClなどになって
チャンバー外に排出され、金属配線が形成される。一
方、マスクであるレジスト表面24−1は、プラズマや
熱にさらされ、レジストが変質または分解され、ポリマ
ー残渣が生じ、AlCu合金などのエッチング残渣とと
もに金属配線膜23の側壁あるいは絶縁膜22の表面に
付着する。
With reference to FIG. 5C, a portion of the metal wiring film 23 is removed by dry etching having anisotropy using the patterned resist 24 as a mask to form a metal wiring. . The dry etching is performed by using, for example, an ECR (electron cyclotron resonance) plasma etching apparatus on the metal wiring film 23 made of an AlCu alloy using CCl 4 gas. In the chamber, radicals such as Cl * are generated by plasma discharge, the AlCu alloy is decomposed, and AlCl 3 or the like is discharged to the outside of the chamber to form metal wiring. On the other hand, the resist surface 24-1, which is a mask, is exposed to plasma or heat, and the resist is altered or decomposed to generate a polymer residue, and the side wall of the metal wiring film 23 or the surface of the insulating film 22 together with an etching residue such as an AlCu alloy. Adhere to.

【0054】図5(D)を参照するに、次に、第1実施
形態と同様にして、このような基板表面に遠紫外線を照
射する。例えば、300nm以下の遠紫外線の照射によ
り、レジスト24を構成する有機物の結合を開裂し、例
えば、有機化合物のフリーラジカルや励起状態の分子に
することができる。また、例えば、約280nmの遠紫
外線の照射により、ポジ型の化学増幅型レジストは、ア
ルカリ可溶性になり、前記ウエット処理により、除去し
やすくなる。さらに、紫外線を照射しながら、ホットプ
レートなどで基板を加熱すると、より容易にレジストを
除去し易くなる。また、例えば、酸素を含む雰囲気中で
の185nmおよび254nm、または172nmの遠
紫外線の照射により、オゾンOおよび酸素ラジカルO
が発生、生成され、強力な酸化力を持ち、ポリマー残
渣やレジストを分解し、上述した有機化合物のフリーラ
ジカルや励起状態の分子と結合して、COやHOの
ような物質になって揮発する。また、揮発されないまで
も、カルボニル基やカルボキシル基などの親水基となっ
て、水に対する濡れ性が向上し、後述するウエット処理
により、除去しやすくなる。
Referring to FIG. 5D, next, in the same manner as in the first embodiment, the surface of such a substrate is irradiated with deep ultraviolet rays. For example, by irradiation with far ultraviolet rays having a wavelength of 300 nm or less, the bond of the organic substance that constitutes the resist 24 can be cleaved to form, for example, a free radical of an organic compound or a molecule in an excited state. Further, for example, by irradiation with deep ultraviolet rays of about 280 nm, the positive chemically amplified resist becomes alkali-soluble, and the wet treatment facilitates removal. Further, heating the substrate with a hot plate or the like while irradiating with ultraviolet rays makes it easier to remove the resist. Further, for example, by irradiation with far ultraviolet rays of 185 nm and 254 nm or 172 nm in an atmosphere containing oxygen, ozone O 3 and oxygen radicals O
* Is generated and generated, has a strong oxidizing power, decomposes polymer residues and resists, and combines with the above-mentioned organic compound free radicals and excited state molecules to form substances such as CO 2 and H 2 O. And volatilize. Further, even if it is not volatilized, it becomes a hydrophilic group such as a carbonyl group or a carboxyl group to improve wettability with water, and is easily removed by a wet treatment described later.

【0055】図5(E)を参照するに、次に、第1実施
形態と同様にして、ドライアッシングおよびウエット処
理により、レジストおよび遠紫外線処理により分解等し
たポリマー残渣を除去し、金属配線膜23の表面および
側面、絶縁膜22の表面を清浄にする。
With reference to FIG. 5E, next, in the same manner as in the first embodiment, the resist and the polymer residue decomposed by the far-ultraviolet treatment are removed by dry ashing and wet treatment to remove the metal wiring film. The surface and side surface of 23 and the surface of the insulating film 22 are cleaned.

【0056】次に、厚さ1μmのSiOよりなる層間
絶縁膜25を、高密度CVD法などにより形成する。次
に層間絶縁膜25の表面をCMPにより平坦にする。
Next, an interlayer insulating film 25 of SiO 2 having a thickness of 1 μm is formed by a high density CVD method or the like. Next, the surface of the interlayer insulating film 25 is flattened by CMP.

【0057】以上により、図5(E)に示すように、半
導体装置20の金属配線構造が形成される。
As described above, the metal wiring structure of the semiconductor device 20 is formed as shown in FIG.

【0058】本実施形態によれば、ドライエッチング後
に遠紫外線を照射することにより、レジストおよびポリ
マー残渣を除去し易くし、その後のドライアッシングお
よびウエット処理により、金属配線膜23の側壁あるい
は絶縁膜22の表面のレジストおよびポリマー残渣を除
去して清浄にすることができ、配線の断絶や短絡ない配
線構造を有する半導体装置を形成することができる。
According to this embodiment, the resist and the polymer residue are easily removed by irradiating the deep ultraviolet rays after the dry etching, and the side wall of the metal wiring film 23 or the insulating film 22 is formed by the subsequent dry ashing and the wet treatment. The resist and the polymer residue on the surface of can be removed to clean the semiconductor device, and a semiconductor device having a wiring structure without disconnection or short circuit of the wiring can be formed.

【0059】以下、本発明の半導体装置の製造方法に使
用可能な製造装置について説明する。具体的には、紫外
線照射手段を備えたドライエッチング装置、紫外線照射
手段を備えたウエット処理装置、および紫外線照射手段
を備えたチャンバーを含むクラスター型の半導体製造装
置である。
A manufacturing apparatus that can be used in the semiconductor device manufacturing method of the present invention will be described below. Specifically, it is a cluster-type semiconductor manufacturing apparatus including a dry etching apparatus having an ultraviolet irradiation means, a wet processing apparatus having an ultraviolet irradiation means, and a chamber having an ultraviolet irradiation means.

【0060】上述した、図4に示す紫外線照射装置10
0は、チャンバー内に紫外線照射手段のみを有する。し
かし、例えば、ドライエッチング装置に紫外線照射手段
を設け、ドライエッチング後、同じチャンバー内で紫外
線照射を行うことができる。
The ultraviolet irradiation device 10 shown in FIG. 4 described above.
0 has only an ultraviolet irradiation means in the chamber. However, for example, it is possible to provide ultraviolet irradiation means in the dry etching apparatus and perform ultraviolet irradiation in the same chamber after dry etching.

【0061】図6は、紫外線照射手段を備えたドライエ
ッチング装置120の構成を示す断面図である。
FIG. 6 is a sectional view showing the structure of the dry etching apparatus 120 equipped with the ultraviolet irradiation means.

【0062】図6を参照するに、ドライエッチング装置
120は、減圧可能なチャンバー130内にRF電源1
22が接続された上部電極121と、上部電極と対向し
て配置され、接地されている下部電極125と、プロセ
スガスを供給するガス導入部123と、チャンバー13
0内を排気するための真空ポンプなどが接続される排気
口127と、紫外線ランプ129と、紫外線を透過し、
ドライエッチング時に発生するラジカルから紫外線ラン
プ129を隔離するための光学窓128とにより構成さ
れている。基板124は、回転駆動部126により回転
可能となっている。
Referring to FIG. 6, the dry etching apparatus 120 includes an RF power source 1 in a chamber 130 capable of reducing the pressure.
22 is connected to the upper electrode 121, a lower electrode 125 that is arranged to face the upper electrode and is grounded, a gas introduction portion 123 that supplies a process gas, and the chamber 13
An exhaust port 127 to which a vacuum pump or the like for exhausting the inside of 0 is connected, an ultraviolet lamp 129, and ultraviolet rays are transmitted,
An optical window 128 is provided to isolate the ultraviolet lamp 129 from radicals generated during dry etching. The substrate 124 can be rotated by the rotation drive unit 126.

【0063】このドライエッチング装置120により、
ドライエッチングおよび紫外線照射を行う手順について
以下に説明する。まず、下部電極125に基板124を
配置し、真空度が例えば10−6Pa程度までチャンバ
ー130内を排気する。次に、CFガスなどのプロセ
スガスをガス導入部123より供給して、上部電極12
1と下部電極125に挟まれた空間に、かかる混合ガス
をフローする。次にRF電源122により、RF電圧を
印加し、プラズマ放電をさせる。プラズマ放電により発
生したプロセスガスのラジカルが基板124表面の例え
ば層間絶縁膜と反応し、基板124表面をエッチングす
る。エッチングは、発生したガスを排気しながら行う。
次に、例えば、酸素ガスを含むArガスをガス導入部1
23より供給して、基板124を回転させながら、紫外
線ランプ129により紫外線を照射する。紫外線ランプ
の紫外線の波長、出力、照射時間などは、第1実施形態
と同様にして選択される。
With this dry etching apparatus 120,
The procedure of performing dry etching and ultraviolet irradiation will be described below. First, the substrate 124 is placed on the lower electrode 125, and the inside of the chamber 130 is evacuated to a vacuum degree of, for example, about 10 −6 Pa. Next, a process gas such as CF 4 gas is supplied from the gas introduction part 123 to supply the upper electrode 12
The mixed gas flows into the space sandwiched between 1 and the lower electrode 125. Next, an RF voltage is applied by the RF power source 122 to cause plasma discharge. The radicals of the process gas generated by the plasma discharge react with, for example, the interlayer insulating film on the surface of the substrate 124 and etch the surface of the substrate 124. The etching is performed while exhausting the generated gas.
Next, for example, Ar gas containing oxygen gas is introduced into the gas introducing unit 1.
23, and while the substrate 124 is being rotated, ultraviolet rays are emitted from the ultraviolet lamp 129. The wavelength, output, irradiation time, etc. of the ultraviolet rays of the ultraviolet lamp are selected in the same manner as in the first embodiment.

【0064】このドライエッチング装置120により、
レジストとドライエッチングによって発生したポリマー
残渣を、大気に曝露せずにすぐに、紫外線を照射するこ
とができる。そして、紫外線の照射により、レジストや
ポリマー残渣の有機物の結合を開裂でき、また、オゾン
および酸素ラジカルOにより、レジストやポリマ
ー残渣を分解し、さらに親水基に改質すことができる。
この結果、この後のドライアッシングまたはウエット処
理において、これらのレジストやポリマー残渣を除去し
やすくすることができる。
With this dry etching apparatus 120,
The resist and the polymer residue generated by dry etching can be immediately irradiated with ultraviolet rays without being exposed to the atmosphere. Then, the irradiation of ultraviolet rays can cleave the bonds of the organic substances in the resist and the polymer residue, and the ozone O 3 and the oxygen radical O * can decompose the resist and the polymer residue to further modify them into hydrophilic groups.
As a result, these resists and polymer residues can be easily removed in the subsequent dry ashing or wet treatment.

【0065】次に、ウエット処理装置に紫外線照射手段
を設けた半導体製造装置について説明する。図7は、紫
外線照射手段を備えたウエット処理装置140の構成を
示す断面図である。図7を参照するに、ウエット処理装
置140は、減圧可能でかつ枚葉式の基板キャリア14
4を供給、排出可能な扉143を有するチャンバー15
0内に、レジスト剥離剤などの薬液およびプロセスガス
を供給するノズル142と、紫外線ランプ141と、回
転機構部148およびローター146により回転可能
な、基板145が配置される基板キャリア144と、薬
液を廃棄し、紫外線照射により発生するガスを排気する
排気・廃液口147とにより構成されている。
Next, a semiconductor manufacturing apparatus in which the wet processing apparatus is provided with ultraviolet irradiation means will be described. FIG. 7 is a cross-sectional view showing the configuration of the wet processing apparatus 140 including the ultraviolet irradiation means. Referring to FIG. 7, the wet processing apparatus 140 includes a single-wafer type substrate carrier 14 capable of depressurizing.
Chamber 15 having a door 143 capable of supplying and discharging 4
0, a nozzle 142 for supplying a chemical such as a resist stripper and a process gas, an ultraviolet lamp 141, a substrate carrier 144 on which a substrate 145 is arranged, which is rotatable by a rotating mechanism 148 and a rotor 146, and a chemical. It is composed of an exhaust / waste liquid port 147 for discarding and exhausting gas generated by irradiation of ultraviolet rays.

【0066】このウエット処理装置140により、紫外
線照射およびウエット処理を行う手順について以下に説
明する。まず、基板キャリア144に基板145を配置
し、扉143より、チャンバー内に基板キャリア144
を配置する。次に、チャンバー内を一旦排気し、例え
ば、酸素ガスを含むArガスをノズル142から供給し
て、基板145を回転させながら紫外線ランプ141に
より紫外線を照射する。次に、紫外線照射により発生し
たガスを排気した後、基板145を回転させながらノズ
ル142より、図7に示す矢印のように、ウエット処理
用の薬剤を噴射する。次に、基板145回転させなが
ら、ノズル142よりリンス液を噴射し、基板145表
面を中和、洗浄する。なお、紫外線ランプの紫外線の波
長、出力、照射時間などは、第1実施形態と同様にして
選択される。
The procedure for performing the ultraviolet irradiation and the wet treatment by the wet treatment device 140 will be described below. First, the substrate 145 is placed on the substrate carrier 144, and the door 143 is used to move the substrate carrier 144 into the chamber.
To place. Next, the inside of the chamber is temporarily evacuated, Ar gas containing, for example, oxygen gas is supplied from the nozzle 142, and ultraviolet rays are emitted from the ultraviolet lamp 141 while rotating the substrate 145. Next, after exhausting the gas generated by the irradiation of ultraviolet rays, the chemicals for wet processing are sprayed from the nozzle 142 while rotating the substrate 145 as shown by the arrow in FIG. Next, while rotating the substrate 145, the rinse liquid is sprayed from the nozzle 142 to neutralize and clean the surface of the substrate 145. The wavelength, output, irradiation time, etc. of the ultraviolet rays of the ultraviolet lamp are selected in the same manner as in the first embodiment.

【0067】このウエット処理装置140により、レジ
ストとドライエッチングによって発生したポリマー残渣
に紫外線を照射して、レジストやポリマー残渣の有機物
の結合を開裂でき、また、オゾンOおよび酸素ラジカ
ルOにより、レジストやポリマー残渣を分解し、さら
に親水基に改質すことがでる。そしてすぐにウエット処
理により基板表面から、レジストやポリマー残渣を除去
することができるとともに、基板表面に生じた酸を中和
できる。
By this wet processing device 140, the resist and the polymer residue generated by the dry etching are irradiated with ultraviolet rays to break the bonds of organic substances in the resist and the polymer residue, and by ozone O 3 and oxygen radical O * , The resist and polymer residues can be decomposed and further modified into hydrophilic groups. Then, the resist treatment and the polymer residue can be immediately removed from the substrate surface by the wet treatment, and the acid generated on the substrate surface can be neutralized.

【0068】次に、図4に示す紫外線照射装置を、他の
処理装置と組み合わせたクラスター型の半導体製造装置
について説明する。図8は、紫外線照射手段を備えたチ
ャンバーを含むクラスター装置システム160の概略構
成を示す平面図である。図8を参照するに、クラスター
装置システム160は、基板を供給排出するIN/OU
T室161と、紫外線照射処理をおこなう紫外線照射室
162と、ドライアッシングを行うアッシング室163
と、後処理を行う後処理室164と、基板表面の清浄度
を検査する測定器室165と、基板の供給、排出をおこ
なう搬送ロボット167が設けられるロードロック室1
66とにより構成されている。
Next, a cluster type semiconductor manufacturing apparatus in which the ultraviolet irradiation apparatus shown in FIG. 4 is combined with another processing apparatus will be described. FIG. 8 is a plan view showing a schematic configuration of a cluster device system 160 including a chamber provided with an ultraviolet irradiation means. Referring to FIG. 8, the cluster device system 160 includes an IN / OU for supplying and discharging a substrate.
T chamber 161, ultraviolet irradiation chamber 162 that performs ultraviolet irradiation processing, and ashing chamber 163 that performs dry ashing
The load-lock chamber 1 including a post-processing chamber 164 for performing post-processing, a measuring instrument chamber 165 for inspecting the cleanliness of the substrate surface, and a transfer robot 167 for supplying and discharging the substrate.
And 66.

【0069】このクラスター装置システム160によ
り、IN/OUT室161から供給された基板につい
て、レジストを除去する処理を連続して行うことがで
き、さらに測定器室165では、例えば接触角測定器を
設けることにより、レジスト除去後の基板表面の清浄度
を検査可能である。また、チャンバー毎に減圧雰囲気、
例えば約4000Pa(30Torr)で処理を行うこ
とができるので、紫外線照射処理のオゾンOおよび酸
素ラジカルOにより派生して発生する副産物を、大気
に解放することなく、排気口に排気処理装置を設けるこ
とにより、安全に処理することが可能である。図9は、
このようなクラスター装置システムの排気を処理可能な
排気処理装置180の構成を示す図である。図9を参照
するに、排気処理装置180は、クラスター装置システ
ムの排気口と接続される水を使用した液体エジェクター
ポンプ181と、エジェクターポンプ181の排気中の
酸性ガスなどを吸着するトラップ182と、トラップ1
82に接続された各種ガスの処理設備183と、エジェ
クターポンプ181の酸排水を廃棄する廃棄口とにより
構成されている。
With this cluster device system 160, the substrate supplied from the IN / OUT chamber 161 can be continuously treated to remove the resist, and the measuring instrument chamber 165 is provided with, for example, a contact angle measuring instrument. This makes it possible to inspect the cleanliness of the substrate surface after removing the resist. In addition, a reduced pressure atmosphere for each chamber,
For example, since the treatment can be performed at about 4000 Pa (30 Torr), the exhaust treatment device is provided at the exhaust port without releasing the by-products generated by the ozone O 3 and the oxygen radicals O * of the ultraviolet irradiation treatment to the atmosphere. By providing it, it is possible to process safely. Figure 9
It is a figure which shows the structure of the exhaust processing apparatus 180 which can process the exhaust of such a cluster apparatus system. Referring to FIG. 9, the exhaust treatment device 180 includes a liquid ejector pump 181 using water, which is connected to an exhaust port of a cluster device system, a trap 182 for adsorbing an acidic gas or the like in the exhaust gas of the ejector pump 181. Trap 1
It is composed of a treatment facility 183 for treating various gases connected to 82 and a waste port for discarding the acid waste water of the ejector pump 181.

【0070】この排気処理装置180により、液体エジ
ェクターポンプ181は廃棄に含まれる酸性ガスに腐食
されることなく、例えば、クラスター装置システムの排
気をすることができ、かかる排気を安全に処理すること
ができる。
With this exhaust treatment device 180, the liquid ejector pump 181 can be exhausted, for example, from the cluster device system without being corroded by the acid gas contained in the waste, and the exhaust can be safely treated. it can.

【0071】以上本発明の好ましい実施例について詳述
したが、本発明は係る特定の実施形態に限定されるもの
ではなく、特許請求の範囲に記載された範囲内におい
て、種々の変形・変更が可能である。例えば、第1およ
び第2実施形態では、紫外線照射処理後にドライアッシ
ングおよびウエット処理を行う場合を説明したが、ドラ
イアッシングまたはウエット処理のいずれか一方のみを
おこなってもよい。また、ドライアッシング、紫外線照
射処理、ウエット処理の順に行ってもよい。
Although the preferred embodiments of the present invention have been described in detail above, the present invention is not limited to the specific embodiments, and various modifications and changes can be made within the scope of the claims. It is possible. For example, in the first and second embodiments, the case where the dry ashing and the wet treatment are performed after the ultraviolet irradiation treatment has been described, but either one of the dry ashing and the wet treatment may be performed. Further, dry ashing, ultraviolet irradiation treatment, and wet treatment may be performed in this order.

【0072】なお、以上の説明に関して更に以下の付記
を開示する。 (付記1) 基板上にパターニングされたレジストをマ
スクとしてドライエッチングを行った後に、前記レジス
トを除去するレジスト除去工程を含む半導体装置の製造
方法であって、前記レジスト除去工程において、前記基
板の表面に紫外線を照射して、その後、前記レジストを
除去することを特徴とする半導体装置の製造方法。 (付記2) 前記レジストは、化学増幅レジストである
ことを特徴とする付記1記載の半導体装置の製造方法。 (付記3) 前記レジスト除去工程において、プラズマ
を用いたドライアッシングまたはレジスト剥離液を用い
たウエット処理をして、前記レジストを除去することを
特徴とする付記1または2記載の半導体装置の製造方
法。 (付記4) 前記レジスト除去工程は、前記基板を加熱
しながら紫外線を照射することを特徴とする付記1から
3のいずれか1項記載の半導体装置の製造方法。 (付記5) 前記紫外線は、オゾンを発生させる波長帯
と、酸素ラジカルを生成する波長帯とを含むことを特徴
とする付記1から4のいずれか1項記載の半導体装置の
製造方法。 (付記6) 基板上にパターニングされたレジストをマ
スクとしてドライエッチングを行った後に、前記レジス
トを除去する半導体製造装置であって、チャンバー内を
減圧する手段と、該チャンバー内に設けられ前記基板の
表面に紫外線を照射する紫外線照射手段とを備えたこと
を特徴とする半導体製造装置。 (付記7) 前記チャンバーは、ドライエッチング装置
であることを特徴とする付記6記載の半導体製造装置。 (付記8) 基板上にパターニングされたレジストをマ
スクとしてドライエッチングを行った後に、前記レジス
トを除去する半導体製造装置であって、ウエット処理手
段と、前記基板の表面に紫外線を照射する紫外線照射手
段とを備えたことを特徴とする半導体製造装置。
The following supplementary notes will be disclosed with respect to the above description. (Supplementary Note 1) A method of manufacturing a semiconductor device, comprising: a resist removing step of removing the resist after dry etching using a resist patterned on the substrate as a mask, wherein the surface of the substrate is removed in the resist removing step. A method for manufacturing a semiconductor device, which comprises irradiating the substrate with ultraviolet rays and then removing the resist. (Supplementary Note 2) The method for producing a semiconductor device according to Supplementary Note 1, wherein the resist is a chemically amplified resist. (Supplementary Note 3) In the resist removing step, the resist is removed by performing dry ashing using plasma or a wet treatment using a resist stripping solution to remove the resist. . (Supplementary note 4) The method for manufacturing a semiconductor device according to any one of supplementary notes 1 to 3, wherein in the resist removing step, ultraviolet rays are irradiated while heating the substrate. (Supplementary Note 5) The method of manufacturing a semiconductor device according to any one of Supplementary notes 1 to 4, wherein the ultraviolet rays include a wavelength band in which ozone is generated and a wavelength band in which oxygen radicals are generated. (Supplementary Note 6) A semiconductor manufacturing apparatus for removing a resist after performing dry etching using a resist patterned on a substrate as a mask, and a means for decompressing a chamber and a substrate provided in the chamber. A semiconductor manufacturing apparatus, comprising: an ultraviolet ray irradiation means for irradiating the surface with ultraviolet rays. (Supplementary Note 7) The semiconductor manufacturing apparatus according to Supplementary Note 6, wherein the chamber is a dry etching apparatus. (Supplementary Note 8) A semiconductor manufacturing apparatus for removing a resist after performing dry etching using a resist patterned on a substrate as a mask, which is a wet processing means and an ultraviolet irradiation means for irradiating the surface of the substrate with ultraviolet rays. A semiconductor manufacturing apparatus comprising:

【0073】[0073]

【発明の効果】以上詳述したところから明らかなよう
に、本発明によれば、基板表面のレジストおよびポリマ
ー残渣を除去して清浄化し、半導体装置の生産歩留まり
の向上および生産性の安定化を図ることができる。
As is apparent from the above detailed description, according to the present invention, the resist and polymer residues on the surface of the substrate are removed and cleaned to improve the production yield of semiconductor devices and stabilize the productivity. Can be planned.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来の半導体装置のコンタクトホールを形成す
る製造工程を示す図である。
FIG. 1 is a diagram showing a manufacturing process for forming a contact hole of a conventional semiconductor device.

【図2】従来の半導体装置の金属配線構造を形成する製
造工程を示す図である。
FIG. 2 is a diagram showing a manufacturing process for forming a metal wiring structure of a conventional semiconductor device.

【図3】第1実施形態の半導体装置の製造工程を示す図
である。
FIG. 3 is a diagram showing a manufacturing process of the semiconductor device according to the first embodiment.

【図4】紫外線照射装置の構成を示す断面図である。FIG. 4 is a cross-sectional view showing a configuration of an ultraviolet irradiation device.

【図5】第2実施形態の半導体装置の製造工程を示す図
である。
FIG. 5 is a diagram showing a manufacturing process of the semiconductor device according to the second embodiment.

【図6】紫外線照射手段を備えたドライエッチング装置
の構成を示す断面図である。
FIG. 6 is a cross-sectional view showing a configuration of a dry etching apparatus provided with an ultraviolet irradiation means.

【図7】紫外線照射手段を備えたウエット処理装置の構
成を示す断面図である。
FIG. 7 is a cross-sectional view showing a configuration of a wet processing apparatus including an ultraviolet irradiation means.

【図8】紫外線照射手段を備えたチャンバーを含むクラ
スター装置システムの概略構成を示す平面図である。
FIG. 8 is a plan view showing a schematic configuration of a cluster device system including a chamber provided with an ultraviolet irradiation means.

【図9】半導体製造装置に付帯する排気処理装置の構成
を示す図である。
FIG. 9 is a diagram showing a configuration of an exhaust treatment apparatus attached to a semiconductor manufacturing apparatus.

【符号の説明】[Explanation of symbols]

10、20 半導体装置 11、21 基板 12 ポリSi膜 13 CoSi膜 14、25 層間絶縁膜 15、24 レジスト 16、23 金属配線膜 16−1 コンタクトホール 22 絶縁膜 101 紫外線ランプ 100 紫外線照射装置10, 20 Semiconductor device 11, 21 Substrate 12 Poly Si film 13 CoSi 2 film 14, 25 Interlayer insulating film 15, 24 Resist 16, 23 Metal wiring film 16-1 Contact hole 22 Insulating film 101 Ultraviolet lamp 100 Ultraviolet irradiation device

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/30 572B (72)発明者 中川 幸一 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 三輪 和弘 愛知県春日井市高蔵寺町二丁目1844番地2 富士通ヴィエルエスアイ株式会社内 Fターム(参考) 2H096 AA25 BA20 HA23 JA04 LA01 LA02 LA06 LA09 5F004 AA09 BA04 BB05 BB18 BD01 DA26 DB26 EA38 FA08 5F046 MA04 MA12 MA13 Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 21/30 572B (72) Inventor Koichi Nakagawa 4-1, 1-1 Ueodachu, Nakahara-ku, Kawasaki-shi, Kanagawa Within Fujitsu Limited (72) Inventor Kazuhiro Miwa 2-1844, Kozoji-cho, Kasugai-shi, Aichi 2 F-term in Fujitsu Viels-E Co., Ltd. (reference) 2H096 AA25 BA20 HA23 JA04 LA01 LA02 LA06 LA09 5F004 AA09 BA04 BB05 BB18 BD01 DA26 DB26 EA38 FA08 5F046 MA04 MA12 MA13

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板上にパターニングされたレジストを
マスクとしてドライエッチングを行った後に、前記レジ
ストを除去するレジスト除去工程を含む半導体装置の製
造方法であって、 前記レジスト除去工程において、前記基板の表面に紫外
線を照射して、その後、前記レジストを除去することを
特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising: a resist removing step of removing the resist after performing dry etching using a resist patterned on the substrate as a mask, wherein in the resist removing step, the substrate of the substrate is removed. A method of manufacturing a semiconductor device, which comprises irradiating the surface with ultraviolet rays and then removing the resist.
【請求項2】 前記レジストは、化学増幅レジストであ
ることを特徴とする請求項1記載の半導体装置の製造方
法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the resist is a chemically amplified resist.
【請求項3】 前記レジスト除去工程において、プラズ
マを用いたドライアッシングまたはレジスト剥離液を用
いたウエット処理をして、前記レジストを除去すること
を特徴とする請求項1または2記載の半導体装置の製造
方法。
3. The semiconductor device according to claim 1, wherein in the resist removing step, the resist is removed by performing dry ashing using plasma or wet treatment using a resist stripping solution. Production method.
【請求項4】 前記レジスト除去工程は、前記基板を加
熱しながら紫外線を照射することを特徴とする請求項1
から3のいずれか1項記載の半導体装置の製造方法。
4. The resist removing step irradiates with ultraviolet rays while heating the substrate.
4. The method for manufacturing a semiconductor device according to any one of 1 to 3.
【請求項5】 前記紫外線は、オゾンを発生させる波長
帯と、酸素ラジカルを生成する波長帯とを含むことを特
徴とする請求項1から4のいずれか1項記載の半導体装
置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein the ultraviolet rays include a wavelength band in which ozone is generated and a wavelength band in which oxygen radicals are generated.
JP2002138610A 2002-05-14 2002-05-14 Manufacturing method of semiconductor device Expired - Fee Related JP4077241B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002138610A JP4077241B2 (en) 2002-05-14 2002-05-14 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002138610A JP4077241B2 (en) 2002-05-14 2002-05-14 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2003332313A true JP2003332313A (en) 2003-11-21
JP4077241B2 JP4077241B2 (en) 2008-04-16

Family

ID=29700004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002138610A Expired - Fee Related JP4077241B2 (en) 2002-05-14 2002-05-14 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4077241B2 (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278354A (en) * 2005-03-25 2006-10-12 Nec Electronics Corp Method for manufacturing semiconductor device
JP2007059176A (en) * 2005-08-24 2007-03-08 Hitachi High-Technologies Corp Scanning electron microscope
JP2008218971A (en) * 2007-03-07 2008-09-18 Tdk Corp Device for processing resist pattern, and method of processing resist pattern
JP2009205771A (en) * 2008-02-28 2009-09-10 Fuji Electric Device Technology Co Ltd Method for making patterned magnetic recording medium
JP2010056332A (en) * 2008-08-28 2010-03-11 Iwatani Internatl Corp Apparatus and method for processing semiconductor
US7686972B2 (en) 2006-02-16 2010-03-30 Kabushiki Kaisha Toshiba Method for manufacturing magnetic recording medium
JP2010123160A (en) * 2008-11-17 2010-06-03 Fuji Electric Device Technology Co Ltd Method of manufacturing magnetic recording medium
US7931819B2 (en) 2006-08-15 2011-04-26 Kabushiki Kaisha Toshiba Method for pattern formation
US7998801B2 (en) 2008-04-25 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor having altered semiconductor layer
US8105952B2 (en) 2007-09-26 2012-01-31 Kabushiki Kaisha Toshiba Method of forming a pattern
JP2013030625A (en) * 2011-07-28 2013-02-07 Fujitsu Semiconductor Ltd Method of manufacturing semiconductor device, and processing device
KR20150146440A (en) * 2014-06-23 2015-12-31 도쿄엘렉트론가부시키가이샤 Substrate processing method, substrate processing apparatus, substrate processing system and recording medium
JP2016014856A (en) * 2013-12-27 2016-01-28 富士フイルム株式会社 Pattern forming method and method for producing solid state imaging element and method for producing color filter
JP2016532311A (en) * 2013-09-04 2016-10-13 東京エレクトロン株式会社 UV-assisted stripping of cured photoresist to form chemical templates for guided self-assembly
WO2017073396A1 (en) * 2015-10-28 2017-05-04 東京エレクトロン株式会社 Substrate processing method, substrate processing apparatus, substrate processing system and storage medium
JP2018534608A (en) * 2015-09-24 2018-11-22 ズース マイクロテク フォトマスク エクイップメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフトSuss MicroTec Photomask Equipment GmbH & Co. KG Method of treating a substrate with an aqueous liquid medium exposed to ultraviolet light
WO2024024987A1 (en) * 2022-07-29 2024-02-01 株式会社Screenホールディングス Substrate processing method

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278354A (en) * 2005-03-25 2006-10-12 Nec Electronics Corp Method for manufacturing semiconductor device
US7786005B2 (en) 2005-03-25 2010-08-31 Nec Electronics Corporation Method for manufacturing semiconductor device to form a via hole
JP4547289B2 (en) * 2005-03-25 2010-09-22 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP2007059176A (en) * 2005-08-24 2007-03-08 Hitachi High-Technologies Corp Scanning electron microscope
JP4546902B2 (en) * 2005-08-24 2010-09-22 株式会社日立ハイテクノロジーズ Scanning electron microscope
US7686972B2 (en) 2006-02-16 2010-03-30 Kabushiki Kaisha Toshiba Method for manufacturing magnetic recording medium
US7931819B2 (en) 2006-08-15 2011-04-26 Kabushiki Kaisha Toshiba Method for pattern formation
JP2008218971A (en) * 2007-03-07 2008-09-18 Tdk Corp Device for processing resist pattern, and method of processing resist pattern
US8105952B2 (en) 2007-09-26 2012-01-31 Kabushiki Kaisha Toshiba Method of forming a pattern
JP2009205771A (en) * 2008-02-28 2009-09-10 Fuji Electric Device Technology Co Ltd Method for making patterned magnetic recording medium
US7998801B2 (en) 2008-04-25 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor having altered semiconductor layer
JP2010056332A (en) * 2008-08-28 2010-03-11 Iwatani Internatl Corp Apparatus and method for processing semiconductor
JP2010123160A (en) * 2008-11-17 2010-06-03 Fuji Electric Device Technology Co Ltd Method of manufacturing magnetic recording medium
JP2013030625A (en) * 2011-07-28 2013-02-07 Fujitsu Semiconductor Ltd Method of manufacturing semiconductor device, and processing device
US10490402B2 (en) 2013-09-04 2019-11-26 Tokyo Electron Limited UV-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly
JP2016532311A (en) * 2013-09-04 2016-10-13 東京エレクトロン株式会社 UV-assisted stripping of cured photoresist to form chemical templates for guided self-assembly
JP2019062219A (en) * 2013-09-04 2019-04-18 東京エレクトロン株式会社 Uv-assisted stripping of hardened photoresist to form chemical template for directed self-assembly
US11538684B2 (en) 2013-09-04 2022-12-27 Tokyo Electron Limited UV-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly
JP2016014856A (en) * 2013-12-27 2016-01-28 富士フイルム株式会社 Pattern forming method and method for producing solid state imaging element and method for producing color filter
KR20150146440A (en) * 2014-06-23 2015-12-31 도쿄엘렉트론가부시키가이샤 Substrate processing method, substrate processing apparatus, substrate processing system and recording medium
KR102377869B1 (en) * 2014-06-23 2022-03-23 도쿄엘렉트론가부시키가이샤 Substrate processing method, substrate processing apparatus, substrate processing system and recording medium
US11443964B2 (en) 2014-06-23 2022-09-13 Tokyo Electron Limited Substrate processing apparatus and substrate processing system
JP2018534608A (en) * 2015-09-24 2018-11-22 ズース マイクロテク フォトマスク エクイップメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフトSuss MicroTec Photomask Equipment GmbH & Co. KG Method of treating a substrate with an aqueous liquid medium exposed to ultraviolet light
WO2017073396A1 (en) * 2015-10-28 2017-05-04 東京エレクトロン株式会社 Substrate processing method, substrate processing apparatus, substrate processing system and storage medium
JPWO2017073396A1 (en) * 2015-10-28 2018-08-09 東京エレクトロン株式会社 Substrate processing method, substrate processing apparatus, substrate processing system, and storage medium
US20180323060A1 (en) * 2015-10-28 2018-11-08 Tokyo Electron Limited Substrate processing method, substrate processing apparatus, substrate processing system and recording medium
WO2024024987A1 (en) * 2022-07-29 2024-02-01 株式会社Screenホールディングス Substrate processing method

Also Published As

Publication number Publication date
JP4077241B2 (en) 2008-04-16

Similar Documents

Publication Publication Date Title
JP4077241B2 (en) Manufacturing method of semiconductor device
JP4435797B2 (en) Method for cleaning and stripping photoresist from the surface of a semiconductor wafer
JPH09251989A (en) Plasma washing method for integrated circuit using hydrogen gas
TWI587390B (en) Method for etching organic hardmasks
JP2001514800A (en) Method and apparatus for removing photoresist mask defects in a plasma reactor
TW201532141A (en) Method and hardware for enhanced removal of post etch polymer and hardmask removal
US5851302A (en) Method for dry etching sidewall polymer
WO2006025969A2 (en) Organic solvents having ozone dissolved therein for semiconductor processing utilizing sacrificial materials
WO2006057236A1 (en) Substrate processing method and method for manufacturing semiconductor device
KR0170558B1 (en) Method for manufacturing a semiconductor device
JP4298975B2 (en) Manufacturing method of semiconductor device
JPH06177092A (en) Manufacture of semiconductor device
JP2724165B2 (en) Method and apparatus for removing organic compound film
KR100277781B1 (en) Method for manufacturing semiconductor device
US6566269B1 (en) Removal of post etch residuals on wafer surface
JP2008085231A (en) Method of removing residual organic matter on substrate
JP2003023072A (en) Manufacturing method for semiconductor device, and manufacturing apparatus for the semiconductor device
TW202236020A (en) Lithography method
JP3218348B2 (en) Plasma ashing method
JP4364601B2 (en) Method for manufacturing semiconductor device
JP2004207590A (en) Method of manufacturing semiconductor device
JP2003318155A (en) Gas feed system, its producing method, ashing system, and its operating method
JP3437557B2 (en) Plasma ashing method
JP2004134627A (en) Process for removing organic layer
JPH11258811A (en) Chemically treated photoresist having resistance to tonic bombardment treatment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050506

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070830

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080131

R150 Certificate of patent or registration of utility model

Ref document number: 4077241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140208

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees