JPH0229245B2 - SEIRYUKAIRO - Google Patents
SEIRYUKAIROInfo
- Publication number
- JPH0229245B2 JPH0229245B2 JP19810783A JP19810783A JPH0229245B2 JP H0229245 B2 JPH0229245 B2 JP H0229245B2 JP 19810783 A JP19810783 A JP 19810783A JP 19810783 A JP19810783 A JP 19810783A JP H0229245 B2 JPH0229245 B2 JP H0229245B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- power supply
- constant current
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009499 grossing Methods 0.000 claims description 3
- 230000005236 sound signal Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は自動音量調整などに使用される整流回
路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a rectifier circuit used for automatic volume adjustment and the like.
従来、複数のマイクロホンから入力される音声
信号の自動音量調整には、各チヤンネルごとの前
置増幅器に対して個別的にダイオードを含む整流
回路を接続し、最終段において各整流した音声信
号を合成する。そして、そのトータルの音声信号
レベルにより音量調整を行なうようにしたものが
ある。ところが、このような従来のものでは、各
チヤンネルごとにダイオードが必要で、しかも、
これらは外付することになるため、整流回路が全
体として高価になるとともに、IC化が充分に図
れないという問題がある。 Conventionally, to automatically adjust the volume of audio signals input from multiple microphones, a rectifier circuit including a diode was connected to the preamplifier for each channel individually, and the rectified audio signals were combined in the final stage. do. There is also a system in which the volume is adjusted based on the total audio signal level. However, such conventional devices require a diode for each channel, and
Since these are externally connected, there is a problem that the rectifier circuit as a whole becomes expensive and cannot be integrated into an IC.
本発明は上述の問題点に鑑み、複数の前置増幅
器からの各出力を一つの整流回路で整流できるよ
うにして、回路の低廉化とIC化が図れるように
することを目的とする。 In view of the above-mentioned problems, it is an object of the present invention to make it possible to rectify each output from a plurality of preamplifiers with a single rectifier circuit, thereby making it possible to reduce the cost of the circuit and to use an IC.
以下、本発明を実施例について図面に基づいて
詳細に説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the drawings.
図は本発明の整流回路図である。この実施例の
整流回路１はチヤンネル数に応じた複数の前置増
幅器２ａ〜２ｎとともに、その各出力端子に個別
にベース接続されたNPN型のトランジスタ６ａ
〜６ｎからなるトランジスタ群４とを備える。そ
してこのトランジスタ群４と差動トランジスタ８
とで差動増幅回路１０が構成される。１２は各前
置増幅器２ａ〜２ｎのバイアス電源の入力端子、
１４は差動トランジスタ８のバイアス電源の入力
端子でこのバイアス電源は共通である。１６はダ
イオード接続されたトランジスタ１８とPNP型
のトランジスタ２０とからなるカレントミラー回
路である。そして、上記トランジスタ群４を構成
する各トランジスタ６ａ〜６ｎのコレクタがカレ
ントミラー回路１６の一方の出力部すなわちトラ
ンジスタ１８のコレクタ・ベースに共通に接続さ
れる。また、差動トランジスタ８は、そのコレク
タがカレントミラー回路１６のトランジスタ１８
エミツタとトランジスタ２０のエミツタとの接続
部に接続される。また、差動増幅回路１０の各ト
ランジスタ６ａ〜６ｎと差動トランジスタ８のエ
ミツタは第１定電流電源２２に共通に接続され
る。一方、カレントミラー回路１６の他方の出力
部、すなわち、トランジスタ２０のコレクタには
第２定電流電源２４が接続される。また、上記カ
レントミラー回路１６のトランジスタ２０と第２
定電流電源２４との接続部にはNPN型のエミツ
タホロワトランジスタ２６のベースとダイオード
接続された温度補償用トランジスタ２８、さらに
この温度補償用トランジスタ２８に直列にバイア
ス抵抗３０とがそれぞれ接続される。エミツタホ
ロワトランジスタ２６の出力部すなわち、そのエ
ミツタにはエミツタ抵抗３４とコンデンサ３６と
からなる平滑回路３２が接続される。なお、３８
はこの整流回路１の電源Vccの入力端子、４０は
整流信号の出力端子である。また、この整流回路
１ではコンデンサ３６のみが外付けされ他の部分
はICとなる。 The figure is a rectifier circuit diagram of the present invention. The rectifier circuit 1 of this embodiment includes a plurality of preamplifiers 2a to 2n corresponding to the number of channels, and an NPN type transistor 6a whose base is individually connected to each output terminal.
-6n transistor group 4. And this transistor group 4 and differential transistor 8
A differential amplifier circuit 10 is configured. 12 is an input terminal of the bias power supply of each preamplifier 2a to 2n;
14 is an input terminal of a bias power source for the differential transistor 8, and this bias power source is common. 16 is a current mirror circuit consisting of a diode-connected transistor 18 and a PNP type transistor 20. The collectors of the transistors 6a to 6n constituting the transistor group 4 are commonly connected to one output part of the current mirror circuit 16, that is, the collector and base of the transistor 18. Further, the differential transistor 8 has its collector connected to the transistor 18 of the current mirror circuit 16.
It is connected to the connection portion between the emitter and the emitter of the transistor 20. Furthermore, the emitters of each of the transistors 6 a to 6 n of the differential amplifier circuit 10 and the differential transistor 8 are commonly connected to the first constant current power supply 22 . On the other hand, a second constant current power supply 24 is connected to the other output part of the current mirror circuit 16, that is, the collector of the transistor 20. Further, the transistor 20 of the current mirror circuit 16 and the second
A temperature compensation transistor 28 which is diode-connected to the base of an NPN emitter follower transistor 26 is connected to the constant current power supply 24, and a bias resistor 30 is connected in series with the temperature compensation transistor 28. Ru. A smoothing circuit 32 comprising an emitter resistor 34 and a capacitor 36 is connected to the output portion of the emitter follower transistor 26, that is, its emitter. In addition, 38
4 is an input terminal for the power supply Vcc of this rectifier circuit 1, and 40 is an output terminal for a rectified signal. Further, in this rectifier circuit 1, only the capacitor 36 is externally attached, and the other parts are ICs.
今、各前置増幅器２ａの入力端子３ａ〜３ｎに
音声信号などの入力がない場合には差動増幅回路
１０の各トランジスタ６ａ〜６ｎと差動トランジ
スタ８とのそれぞれのベースにはバイアスが加わ
つている。この状態ではトランジスタ群４と差動
トランジスタ８とのエミツタ電流のバランスがと
れている。すなわち、各トランジスタ６ａ〜６ｎ
を流れるエミツタ電流Ｉの総和nIが差動トランジ
スタ８のエミツタ電流nIと等しくなる。しかも、
この両エミツタ電流nIの総和2nIが第１定電流電
源２２の定電流となるよう予じめ設定される。一
方、カレントミラー回路１６のトランジスタ２０
のコレクタにはトランジスタ１８の出力に対応し
た電流たとえばnIが出力されるが、この電流nIが
第２定電流電源２４の定電流となつている。従つ
て、バイアス抵抗３０への分流がないので出力端
子４０の出力は零である。 Now, if there is no input of an audio signal or the like to the input terminals 3a to 3n of each preamplifier 2a, a bias is applied to the bases of each of the transistors 6a to 6n of the differential amplifier circuit 10 and the differential transistor 8. It's on. In this state, the emitter currents of the transistor group 4 and the differential transistor 8 are balanced. That is, each transistor 6a to 6n
The sum nI of the emitter currents I flowing through the differential transistor 8 becomes equal to the emitter current nI of the differential transistor 8. Moreover,
The total sum 2nI of both emitter currents nI is set in advance so as to be the constant current of the first constant current power supply 22. On the other hand, the transistor 20 of the current mirror circuit 16
A current corresponding to the output of the transistor 18, for example nI, is output to the collector of the transistor 18, and this current nI serves as the constant current of the second constant current power supply 24. Therefore, since there is no shunt to the bias resistor 30, the output at the output terminal 40 is zero.
前置増幅器２ａ〜２ｎの入力端子３ａ〜３ｎの
うち一部または全部から音声信号などが入力され
ると、差動増幅回路１０のバランスがくずれて、
各トランジスタ６ａ〜６ｎのコレクタ電流が増加
するのでこれに対応して、カレントミラー回路１
６のトランジスタ２０のコレクタ電流もnIからnI
＋ΔIに増える。ところが、第２定電流電源２４
は常時定電流nIを流しているので増加分ΔIはバ
イアス抵抗３０側に分流する。従つて、出力端子
４０にはΔI・Ｒなる電圧VODCが得られる。この
電圧VODCが最大となるのは全ての前置増幅器２ａ
〜２ｎに信号入力があるか、またはどれかに信号
入力があつて差動トランジスタ８がターンオフし
たときで、その値VODC Maxは（2nI−nI）Ｒ＝
nIRとなる。 When an audio signal or the like is input from some or all of the input terminals 3a to 3n of the preamplifiers 2a to 2n, the balance of the differential amplifier circuit 10 is lost.
Since the collector current of each transistor 6a to 6n increases, the current mirror circuit 1
The collector current of transistor 20 in No. 6 also changes from nI to nI.
Increases to +ΔI. However, the second constant current power supply 24
Since constant current nI is constantly flowing, the increased amount ΔI is shunted to the bias resistor 30 side. Therefore, a voltage V ODC of ΔI·R is obtained at the output terminal 40. This voltage V ODC is maximum in all preamplifiers 2a.
When there is a signal input to ~2n or there is a signal input to any of them and the differential transistor 8 is turned off, the value V ODC Max is (2nI − nI) R =
It becomes nIR.
なお、この実施例では差動増幅回路１０を構成
する各トランジスタ６ａ〜６ｎ，８とエミツタホ
ロワトランジスタ２６とはNPN型のものを使用
しているがPNP型のものを適用することができ
るのは勿論である。 In this embodiment, NPN type transistors are used for each of the transistors 6a to 6n, 8 and the emitter follower transistor 26 constituting the differential amplifier circuit 10, but PNP type transistors may be used. Of course.
以上のように、本発明によれば、複数個の前置
増幅器からの入力信号を１つの整流回路で整流
し、その出力は共通出力として得られる。従つ
て、従来のように、前置増幅器の個数分に応じた
外付ダイオードを含む整流回路が不要となるの
で、多チヤンネルの入力を整流する回路全体のコ
ストが安価になるとともに、IC化が図れるとい
う優れた効果が発揮される。 As described above, according to the present invention, input signals from a plurality of preamplifiers are rectified by one rectifier circuit, and the output thereof is obtained as a common output. Therefore, unlike in the past, a rectifier circuit including external diodes corresponding to the number of preamplifiers is no longer required, which reduces the cost of the entire circuit for rectifying multi-channel inputs and makes it easier to use ICs. The excellent effect of being able to achieve this goal is demonstrated.
図面は本発明の一実施例を示す整流回路図であ
る。
１……整流回路、２ａ〜２ｎ……前置増幅器、
６ａ〜６ｎ……トランジスタ、８……差動トラン
ジスタ、１０……差動増幅回路、１６……カレン
トミラー回路、２２……第１定電流電源、２４…
…第２定電流電源、２６……エミツタホロワトラ
ンジスタ、３０……バイアス抵抗、３２……平滑
回路。
The drawing is a rectifier circuit diagram showing an embodiment of the present invention. 1... Rectifier circuit, 2a to 2n... Preamplifier,
6a to 6n...Transistor, 8...Differential transistor, 10...Differential amplifier circuit, 16...Current mirror circuit, 22...First constant current power supply, 24...
...Second constant current power supply, 26... Emitter follower transistor, 30... Bias resistor, 32... Smoothing circuit.
Claims (1)
トランジスタからなるトランジスタ群と差動トラ
ンジスタとで差動増幅回路を構成し、前記各トラ
ンジスタのコレクタ（またはエミツタ）をカレン
トミラー回路の一方の出力部に共通に接続すると
ともに、各トランジスタと差動トランジスタのエ
ミツタ（またはコレクタ）を第１定電流電源に共
通に接続する一方、前記カレントミラー回路の他
方の出力部には第２定電流電源を、また、前記カ
レントミラー回路と第２定電流電源との接続部に
はエミツタホロワトランジスタのベースとそのバ
イアス抵抗とをそれぞれ接続し、エミツタホロワ
トランジスタの出力部には平滑回路を接続したこ
とを特徴とする整流回路。1 A differential amplifier circuit is configured with a transistor group consisting of transistors connected individually to a plurality of preamplifiers and a differential transistor, and the collector (or emitter) of each transistor is connected to one output of a current mirror circuit. and the emitters (or collectors) of each transistor and the differential transistor are commonly connected to a first constant current power supply, while the other output part of the current mirror circuit is connected to a second constant current power supply. Further, the base of the emitter follower transistor and its bias resistor are connected to the connection portion between the current mirror circuit and the second constant current power supply, and a smoothing circuit is connected to the output portion of the emitter follower transistor. A rectifier circuit characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19810783A JPH0229245B2 (en) | 1983-10-21 | 1983-10-21 | SEIRYUKAIRO |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19810783A JPH0229245B2 (en) | 1983-10-21 | 1983-10-21 | SEIRYUKAIRO |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6089115A JPS6089115A (en) | 1985-05-20 |
| JPH0229245B2 true JPH0229245B2 (en) | 1990-06-28 |
Family
ID=16385596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19810783A Expired - Lifetime JPH0229245B2 (en) | 1983-10-21 | 1983-10-21 | SEIRYUKAIRO |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0229245B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532378B1 (en) * | 1998-04-14 | 2006-02-13 | 삼성전자주식회사 | Full-wave rectifier with offset current prevention circuit |
-
1983
- 1983-10-21 JP JP19810783A patent/JPH0229245B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6089115A (en) | 1985-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4574202A (en) | Rectifier circuit with attack time variable in response to an input signal level | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPS631833B2 (en) | ||
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JPH0229245B2 (en) | SEIRYUKAIRO | |
| EP0397265B1 (en) | Bipolar transistor arrangement with distortion compensation | |
| US5477171A (en) | Full wave rectifier using current mirror bridge | |
| US4573019A (en) | Current mirror circuit | |
| JPH0145766B2 (en) | ||
| JPS59172819A (en) | Gain variable amplifier | |
| JP3682122B2 (en) | Full-wave rectifier circuit | |
| JP2695787B2 (en) | Voltage-current conversion circuit | |
| JP3221058B2 (en) | Rectifier circuit | |
| JPS59815Y2 (en) | Voltage/current conversion circuit | |
| JPS59202714A (en) | Amplifying circuit | |
| JPH0216112B2 (en) | ||
| JPH0535627Y2 (en) | ||
| JPS63133707A (en) | Differential amplifier circuit | |
| JP2722769B2 (en) | Gain control circuit | |
| JPH0414524B2 (en) | ||
| JPS6024456A (en) | Bipolar voltage detecting circuit | |
| JPH06216702A (en) | Filter circuit | |
| JPS6252489B2 (en) | ||
| JPH0564454A (en) | Full wave rectifying circuit | |
| JPS61269076A (en) | Rectifying circuit |