JPH02291754A - Interface circuit - Google Patents

Interface circuit

Info

Publication number
JPH02291754A
JPH02291754A JP11211889A JP11211889A JPH02291754A JP H02291754 A JPH02291754 A JP H02291754A JP 11211889 A JP11211889 A JP 11211889A JP 11211889 A JP11211889 A JP 11211889A JP H02291754 A JPH02291754 A JP H02291754A
Authority
JP
Japan
Prior art keywords
switching
signal
line
control signal
binary code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11211889A
Other languages
Japanese (ja)
Inventor
Yutaka Terasaki
寺崎 裕
Koichi Ono
大野 晃一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Miyagi Ltd
Original Assignee
NEC Corp
NEC Miyagi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Miyagi Ltd filed Critical NEC Corp
Priority to JP11211889A priority Critical patent/JPH02291754A/en
Publication of JPH02291754A publication Critical patent/JPH02291754A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simplify a control signal and to reduce the number of parts, the mounting area, the power consumption, or the like by outputting a switching signal based on the control signal of a binary code, switching respective signal sources and sending signals from switched signal sources to a line. CONSTITUTION:A two-bit binary code is used as the control signal inputted to input terminals CONT1 and CONT2. Four kinds of state are determined by the two-bit binary code. This control signal is inputted to the input terminals 5A and 5B of a detector 5. The decoder 5 outputs a switching signal from output terminals 5C to 5E based on the control signal inputted to the input terminals 5A and 5B. This switching signal controls the switching states of switching circuits 2 to 4 in accordance with the state determined by the two-bit binary code.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、P C M (Pulse Code Mo
dulation)端局装置に使用されるインターフェ
ース回路に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention is based on PCM (Pulse Code Mo
The present invention relates to an interface circuit used in a terminal station (duration).

〔従来の技術] この種のインターフェース回路には、PCM端局装置の
通話路盤に使用されるP線(直流信号用線路)インター
フェース回路がある。この、P線インターフェース回路
は、P線に各種の信号を送出するものである。このよう
なP線インターフェース回路の一例を第2図に示す。
[Prior Art] This type of interface circuit includes a P line (direct current signal line) interface circuit used in a communication road board of a PCM terminal station device. This P line interface circuit sends various signals to the P line. An example of such a P-line interface circuit is shown in FIG.

この従来のP線インターフェース回路は、切換回路11
. 12. 13と、リレー接点r尼1,rj!2とを
それぞれ備えるリレーRLI,RL2と、ダイオード1
4と、電源15〜18とで構成されている。
This conventional P line interface circuit consists of a switching circuit 11
.. 12. 13 and relay contacts r1, rj! relays RLI, RL2 each comprising a diode 1 and a diode 1;
4 and power supplies 15 to 18.

このP線インターフェース回路の切換回路11〜13は
、入力端子CONTI〜CONT3を経由して、切り換
えを制御される。この結果、出力端子P−WIREに接
続されているP線に、正電a15,負電源16,地気1
9及び開放の4つの信号が送出される。
Switching of the switching circuits 11 to 13 of this P-line interface circuit is controlled via input terminals CONTI to CONT3. As a result, the P line connected to the output terminal P-WIRE has a positive voltage a15, a negative power source 16, and a ground voltage 1.
Four signals are sent: 9 and open.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のP線インターフェース回路は、3つの制
御信号を用い、リレーによる論理回路により4つの信号
を送出している。従って、従来のP線インターフェース
回路は、回路構成が複雑になるという欠点を有している
The conventional P-line interface circuit described above uses three control signals and sends out four signals through a relay-based logic circuit. Therefore, the conventional P-line interface circuit has the disadvantage that the circuit configuration is complicated.

本発明の目的は、このような欠点を除去し、回路構成を
簡略化できるインターフェース回路を提供することにあ
る。
An object of the present invention is to provide an interface circuit that can eliminate such drawbacks and simplify the circuit configuration.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、複数の信号源からの信号を切り換えて線路に
送出するインターフェース回路において、バイナリコー
ドの制御信号に基づいて切換信号を出力するデコーダ部
と、 前記デコーダ部からの切換信号により前記それぞれの信
号源を切り換え、切り換えた信号源からの信号を前記線
路に送出する切換部とを有することを特徴としている。
The present invention provides an interface circuit that switches signals from a plurality of signal sources and sends them to a line, including a decoder section that outputs a switching signal based on a binary code control signal, and a decoder section that outputs a switching signal based on a binary code control signal; The present invention is characterized in that it includes a switching section that switches a signal source and sends a signal from the switched signal source to the line.

(実施例〕 次に、本発明の実施例について図面を参照して説明する
(Example) Next, an example of the present invention will be described with reference to the drawings.

第1図は、本発明の一実施例を示す回路図である。この
インターフェース回路は、切換部1と、デコーダ5と、
正電源6と、負電源7とて構成されている。
FIG. 1 is a circuit diagram showing one embodiment of the present invention. This interface circuit includes a switching section 1, a decoder 5,
It is composed of a positive power source 6 and a negative power source 7.

さらに、切換部1は、切換回路2〜4で構成されている
Furthermore, the switching section 1 is composed of switching circuits 2 to 4.

このインターフェース回路は、入力端子CONTl,C
ONT2に入力される制御信号により、4種類の信号を
出力端子P’−WIREに接続されているP線に送出で
きる。
This interface circuit has input terminals CONTl, C
Depending on the control signal input to the ONT 2, four types of signals can be sent to the P line connected to the output terminal P'-WIRE.

このようなインターフェース回路において、正電源6を
切換回路2を介して線路100に接続する。
In such an interface circuit, the positive power supply 6 is connected to the line 100 via the switching circuit 2.

負電源7を切換回路3を介して線路100に接続する.
地気8を切換回路4を介し線路100に接続する。
A negative power source 7 is connected to a line 100 via a switching circuit 3.
Earth air 8 is connected to a line 100 via a switching circuit 4.

切換回路2の制御端子2Aをデコーダ5の出力端子5已
に接続する。切換回路3の制御端子3Aをデコーダ5の
出力端子5Dに接続する。切換回路4の制御端子4Aを
デコーダ5の出力端子5Cに接続する。
The control terminal 2A of the switching circuit 2 is connected to the output terminal 5 of the decoder 5. The control terminal 3A of the switching circuit 3 is connected to the output terminal 5D of the decoder 5. The control terminal 4A of the switching circuit 4 is connected to the output terminal 5C of the decoder 5.

デコーダ5は、制御用に入力端子5A,5Bを2個使用
している。
The decoder 5 uses two input terminals 5A and 5B for control.

次に、本実施例の動作について説明する。Next, the operation of this embodiment will be explained.

人力端子CONTI,CONT2に入力される制御信号
は、2ビットのパイナリコードを使用している。2ビッ
トのパイナリコードにより4種類の状態を決めることが
できる。このような制御信号が、デコーダ5の入力端子
5A,5Bに入力される。
The control signals input to the human input terminals CONTI and CONT2 use a 2-bit pinary code. Four types of states can be determined using a 2-bit pinary code. Such control signals are input to input terminals 5A and 5B of the decoder 5.

デコーダ5は、入力端子5A,5Bに入力された制御信
号に基づいて、切換信号を出力端子50〜5Eから出力
する。この切換信号は、2ビットのパイナリコードによ
って決められる状態に対応して、切換回路2〜4の開閉
状態を制御する。
Decoder 5 outputs switching signals from output terminals 50 to 5E based on control signals input to input terminals 5A and 5B. This switching signal controls the open/close states of the switching circuits 2 to 4 in accordance with the state determined by the 2-bit binary code.

この切換信号が、切換回路2〜4の制御端子2A〜4A
にそれぞれ人力される。
This switching signal is applied to control terminals 2A to 4A of switching circuits 2 to 4.
Each is manually powered.

この切換信号により切換回路2が閉状態になると、正電
源6からの信号が切換回路2から出力される。正電源6
からの信号が、出力端子P−WIREを経由して、P線
に送出される。
When the switching circuit 2 is brought into a closed state by this switching signal, a signal from the positive power source 6 is outputted from the switching circuit 2. Positive power supply 6
The signal from is sent to the P line via the output terminal P-WIRE.

切換信号により切換回路3が閉状態になると、負電源7
の信号が切換回路3から出力される。負電源7からの信
号が、出力端子P−WIREを経由してP線に送出され
る。
When the switching circuit 3 is closed by the switching signal, the negative power supply 7
A signal is output from the switching circuit 3. A signal from the negative power supply 7 is sent to the P line via the output terminal P-WIRE.

切換信号により切換回路4が閉状態になると、地気8の
信号が切換回路4から出力される。地気8の信号が、出
力端子P−WIREを経由して、P線に送出される。
When the switching circuit 4 is brought into a closed state by the switching signal, a signal of the earth air 8 is outputted from the switching circuit 4. The signal of the ground air 8 is sent to the P line via the output terminal P-WIRE.

さらに、切換信号により切換回路3〜4がすべて開状態
になると、P線には開放の信号が送出される。
Furthermore, when all of the switching circuits 3 to 4 are brought into an open state by the switching signal, an open signal is sent to the P line.

このようにして本実施例は、線路100に切換回路2〜
4を介して電源6,7および地気8を接続する。この切
換回路2〜3の制御端子2A〜4Aをそれぞれデコーダ
5の3つの出力端子50〜5已に接続する。デコーダ5
の2つの入力端子5A,5Bを2つの入力端子CONT
I,CONT2に接続する。これにより、2ビットのパ
イナリコードを用いて線路100に、正電源,負電源,
地気及び開放の4つの信号を送出することかできる。
In this way, in this embodiment, the switching circuits 2 to 2 are connected to the line 100.
Power supplies 6, 7 and earth air 8 are connected via 4. Control terminals 2A-4A of switching circuits 2-3 are connected to three output terminals 50-5 of decoder 5, respectively. decoder 5
Connect the two input terminals 5A and 5B to the two input terminals CONT
Connect to I, CONT2. As a result, the positive power supply, negative power supply,
It can send out four signals: ground air and open air.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、パイナリコードを用いる
ので制御信号を簡略化でき、また部品点数や実装面積、
消費電力等を削減することができる効果がある。
As explained above, since the present invention uses pinary codes, control signals can be simplified, and the number of parts and mounting area can be reduced.
This has the effect of reducing power consumption and the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例を示す回路図、第2図、従
来のP線インターフェース回路の一例を示す回路図であ
る。 1・・・・・切換部 2〜4・・・切換回路 5・・・・・デコーダ 6・・・・・正電源 7・・・・・負電源
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing an example of a conventional P-line interface circuit. 1...Switching section 2-4...Switching circuit 5...Decoder 6...Positive power supply 7...Negative power supply

Claims (1)

【特許請求の範囲】[Claims] (1)複数の信号源からの信号を切り換えて線路に送出
するインターフェース回路において、バイナリコードの
制御信号に基づいて切換信号を出力するデコーダ部と、 前記デコーダ部からの切換信号により前記それぞれの信
号源を切り換え、切り換えた信号源からの信号を前記線
路に送出する切換部とを有することを特徴とするインタ
ーフェース回路。
(1) In an interface circuit that switches signals from a plurality of signal sources and sends them to a line, there is a decoder section that outputs a switching signal based on a binary code control signal, and a decoder section that outputs a switching signal based on a binary code control signal, and a switching signal from the decoder section that outputs the switching signal. An interface circuit comprising: a switching unit that switches a signal source and sends a signal from the switched signal source to the line.
JP11211889A 1989-05-02 1989-05-02 Interface circuit Pending JPH02291754A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11211889A JPH02291754A (en) 1989-05-02 1989-05-02 Interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11211889A JPH02291754A (en) 1989-05-02 1989-05-02 Interface circuit

Publications (1)

Publication Number Publication Date
JPH02291754A true JPH02291754A (en) 1990-12-03

Family

ID=14578630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11211889A Pending JPH02291754A (en) 1989-05-02 1989-05-02 Interface circuit

Country Status (1)

Country Link
JP (1) JPH02291754A (en)

Similar Documents

Publication Publication Date Title
TW324122B (en) Noise isolated I/O buffer
GB9122906D0 (en) Multi-voltage control circuit of battery or multiple independent dc power
TW359890B (en) Driving circuit
WO2001033689A3 (en) A simplified current share circuit
CA2396624A1 (en) Railway switch machine motor control apparatus
JPH02291754A (en) Interface circuit
TW364090B (en) Failsafe interface circuit
EP0203422A3 (en) Improved three state select circuit for use in a data processing system
JPS57129536A (en) Variable logic device
TW329407B (en) A control device for a two-hand control means for controlling presses, for instance
JPS55133129A (en) Digital analog converter
KR960706226A (en) ELECTRICAL SWITCHING ASSEMBLY
JPH05206860A (en) Current addition type digital/analog conversion circuit
JPS573431A (en) Complementary mos logical circuit
JPS5535574A (en) Logic device
JPS6439117A (en) Emitter-coupled logic circuit
ATE372604T1 (en) CIRCUIT ELEMENT
SU1103277A1 (en) Device for transmitting coded information
SU1008907A1 (en) Device for switching-over magnetic head current
US6717911B1 (en) Telecommunications switching circuit using tri-state buffers
JPH01208021A (en) Integrated logic circuit
JPS574688A (en) Call signal control system for multiparty telephone set
RU95120097A (en) SWITCHING SYSTEM
JPS6429017A (en) Signal output circuit
JPS6454756A (en) Semiconductor memory