JPH0229112A - 選局装置 - Google Patents
選局装置Info
- Publication number
- JPH0229112A JPH0229112A JP17950488A JP17950488A JPH0229112A JP H0229112 A JPH0229112 A JP H0229112A JP 17950488 A JP17950488 A JP 17950488A JP 17950488 A JP17950488 A JP 17950488A JP H0229112 A JPH0229112 A JP H0229112A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- stage
- bpf
- voltage
- vcd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001851 vibrational circular dichroism spectroscopy Methods 0.000 abstract description 26
- 230000010355 oscillation Effects 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 241000252233 Cyprinus carpio Species 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ビデオテープレコーダやテレビジョン受像機
等に使用される選局装置に関するものであり、チャンネ
ル選択時に、アンテナ入力をミキサー回路に導くバンド
パスフィルター(以下BPFという)の同調周波数を、
チャンネル選択手段によシ選択されたチャンネルに最適
な同調周波数になるよう自動的に調整せんとするもので
ある。
等に使用される選局装置に関するものであり、チャンネ
ル選択時に、アンテナ入力をミキサー回路に導くバンド
パスフィルター(以下BPFという)の同調周波数を、
チャンネル選択手段によシ選択されたチャンネルに最適
な同調周波数になるよう自動的に調整せんとするもので
ある。
従来の技術
従来の選局装置としては、周波数シンセサイザ方式や電
圧シンセサイザ方式などかあシ、チャンネル選択用ボタ
ンを操作することによシ、希望のチャンネルを受像する
ことができるが、何れの場合の希望周波数を受信するチ
ューナ部(以下チューナという)については、あらかじ
めチューナ工場に於てプリセットする必要がある。主に
プリセット手段としては、アンテナ入力端子とミキサー
回路との間にLとCで構成された数段のBPFを設け、
各段個々に上記りとCを変化させることにより希望チャ
ンネル周波数に同調をとっている。
圧シンセサイザ方式などかあシ、チャンネル選択用ボタ
ンを操作することによシ、希望のチャンネルを受像する
ことができるが、何れの場合の希望周波数を受信するチ
ューナ部(以下チューナという)については、あらかじ
めチューナ工場に於てプリセットする必要がある。主に
プリセット手段としては、アンテナ入力端子とミキサー
回路との間にLとCで構成された数段のBPFを設け、
各段個々に上記りとCを変化させることにより希望チャ
ンネル周波数に同調をとっている。
ここで、上記りとしては空芯コイル、上記Cとしてはバ
リキャップダイオード(以下VCDという)を用い、各
段の上記VCDに、共通なバイアス電圧を供給し容量を
変化させている。しかしながら、上記各段のVCDの電
圧対容量の特性カーブは非常にバラツキが大きく、上記
特性カーブの異なるVCDを各段ランダムに使用すると
上記同調をとることができなくなる為、上記各段のVC
Dの上記特性カーブが、極めて似通ったものを選別して
ベア使いをしている。更に、上記VCDの微少パラツギ
と他の回路素子のバラツギを吸収するため、上記空芯コ
イルのインダクタンスを微調整して希望チャンネル周波
数に同調を取っ江いた。しかしながら、あくまでもプリ
セットであり、各バンドともトラッキングは一様ではな
く、全てのチャンネルにおいて最適状態で受信できるに
は至らない。
リキャップダイオード(以下VCDという)を用い、各
段の上記VCDに、共通なバイアス電圧を供給し容量を
変化させている。しかしながら、上記各段のVCDの電
圧対容量の特性カーブは非常にバラツキが大きく、上記
特性カーブの異なるVCDを各段ランダムに使用すると
上記同調をとることができなくなる為、上記各段のVC
Dの上記特性カーブが、極めて似通ったものを選別して
ベア使いをしている。更に、上記VCDの微少パラツギ
と他の回路素子のバラツギを吸収するため、上記空芯コ
イルのインダクタンスを微調整して希望チャンネル周波
数に同調を取っ江いた。しかしながら、あくまでもプリ
セットであり、各バンドともトラッキングは一様ではな
く、全てのチャンネルにおいて最適状態で受信できるに
は至らない。
第5図は従来の選局装置の一例である。ここで1は操作
ボタン等よりなるチャンネル選択を与えるチャンネル選
択手段、2はチューナの局部発振回路、3はPLL回路
、8と10はBPFであり、11 a、 1 l b
、 11 cのVCDと12 a、12b。
ボタン等よりなるチャンネル選択を与えるチャンネル選
択手段、2はチューナの局部発振回路、3はPLL回路
、8と10はBPFであり、11 a、 1 l b
、 11 cのVCDと12 a、12b。
12aのコイルで同調回路を構成している。9は高周波
増幅回路、4はミキサー回路であシ、上記局部発信回路
2の発振出力と、上記BPF10からの信号を混合して
中間周波を作っている。各段の同調電圧はPLL回路か
ら共通の電圧を供給している。
増幅回路、4はミキサー回路であシ、上記局部発信回路
2の発振出力と、上記BPF10からの信号を混合して
中間周波を作っている。各段の同調電圧はPLL回路か
ら共通の電圧を供給している。
発明が解決しようとする課題
この様な従来の方式では、チューナ部を空芯コイルにて
微調整しなければならない煩わしさがちり、しかもかな
りの調整精度が要求されるとともに、それゆえに量産時
には多くの人員と設備が必要となる。まだ、チューナ設
計上においては、各段のBPFにそれぞれ数個のVCD
を使用するが、全ての段VCDは同一電圧で制御される
ため、容量対電圧の特性カーブが極めて似通ったものを
使用しなければならない(ベア使い)という煩わしさも
ある。従って、VCDの選別コストがかかることはもと
よシ、人件費や設備費にも多額を要すると言う問題があ
る。
微調整しなければならない煩わしさがちり、しかもかな
りの調整精度が要求されるとともに、それゆえに量産時
には多くの人員と設備が必要となる。まだ、チューナ設
計上においては、各段のBPFにそれぞれ数個のVCD
を使用するが、全ての段VCDは同一電圧で制御される
ため、容量対電圧の特性カーブが極めて似通ったものを
使用しなければならない(ベア使い)という煩わしさも
ある。従って、VCDの選別コストがかかることはもと
よシ、人件費や設備費にも多額を要すると言う問題があ
る。
課題を解決するだめの手段
本発明の選局装置は、上記問題点を解決するために、こ
れまで人手により調整されていた空芯コイルを固定し、
各段のBPFのVCDの印加電圧を各段ごとに別々にコ
ントロールすることにより希望のチャンネルに自動的に
調整されるように構成したものである。
れまで人手により調整されていた空芯コイルを固定し、
各段のBPFのVCDの印加電圧を各段ごとに別々にコ
ントロールすることにより希望のチャンネルに自動的に
調整されるように構成したものである。
作 用
本発明は、上記の構成により、チューナ部の人手による
調整が不要になる。また、各段のBPFの同調周波数は
、各段ごとにVCDOCD型圧をコントロールするため
、前記のようなVCDのベア使いの必要性が無くなる。
調整が不要になる。また、各段のBPFの同調周波数は
、各段ごとにVCDOCD型圧をコントロールするため
、前記のようなVCDのベア使いの必要性が無くなる。
更に′、全てのチャンネルが最適な状態で受信できる。
実施例
以下本発明の一実施例の選局装置について、図面を参照
しながら説明する。
しながら説明する。
第1図は本発明の実施例における選局装置のブロック図
を示すものである。
を示すものである。
第1図において、4は第1のミキサー回路、1はチャン
ネルの選択をするチャンネル選択手段、2はチューナ部
の局部発振回路、3はPLL回路で、上記チャンネル選
択手段1からの指令により、上記局部発振回路2の発振
周波撒を、選択されたチャンネルの局部発振周波数(以
下FO3Cという)にロックする回路であり、ロックさ
れた上記局部発信回路2の出力を上記第1のミキサー回
路4に印加している。5は中間周波増1陥回路(以下I
F回路という)であり、同期検波方式をとっている。
ネルの選択をするチャンネル選択手段、2はチューナ部
の局部発振回路、3はPLL回路で、上記チャンネル選
択手段1からの指令により、上記局部発振回路2の発振
周波撒を、選択されたチャンネルの局部発振周波数(以
下FO3Cという)にロックする回路であり、ロックさ
れた上記局部発信回路2の出力を上記第1のミキサー回
路4に印加している。5は中間周波増1陥回路(以下I
F回路という)であり、同期検波方式をとっている。
この同期検波回路の発振周波数は、発振回路のバイアス
電圧を変化させることにより自由にずらせることができ
る。6は第2のミキサー回路であり、上記IF回路6に
て作成されたIF帯域のほぼ中心の周波数(以下FIF
Cという)の搬送波と上記局部発振回路2にて作成され
た上記Foscを混合し、(FO3C−FIFC)の搬
送波、すなわち選択されたチャンネルのほぼ中心の搬送
波(以下FRFC)を作り出し、スイッチSW7を介し
て第1のBPF8に供給される。上記S ’W 7はC
PU13によってコントロールされ、上記第1のBPF
8への入力を」二記FRFCかアンテナからの入力(以
下FRFという)かを選択するようになっている。11
a。
電圧を変化させることにより自由にずらせることができ
る。6は第2のミキサー回路であり、上記IF回路6に
て作成されたIF帯域のほぼ中心の周波数(以下FIF
Cという)の搬送波と上記局部発振回路2にて作成され
た上記Foscを混合し、(FO3C−FIFC)の搬
送波、すなわち選択されたチャンネルのほぼ中心の搬送
波(以下FRFC)を作り出し、スイッチSW7を介し
て第1のBPF8に供給される。上記S ’W 7はC
PU13によってコントロールされ、上記第1のBPF
8への入力を」二記FRFCかアンテナからの入力(以
下FRFという)かを選択するようになっている。11
a。
11b、11CはVCDであり、カソード側に抵抗を介
して電圧を加え、この電圧を変化させることによシ上記
VCDの端子間のコンデンサ容量が変化する。12a、
12b、12cはコイルであり、上記VCD11 a、
1 l b、 11 Cと共に共振回路を形成しフ
ィルター効果を出している。9は高周波増幅回路であり
、増幅度は上記IF回路5のRF AGC回路により
コントロールされるが、チャンネル選局時にチューナ部
を自動調整している間は上記CPU13により最大ゲイ
ンになるようにコントロールされる。10は第20BP
Fであり、vCDllbとコイ)v12bで構成された
1次側と、vCDllCとコイ/L/12Cで構成され
た2次側の2段で構成されている。14a。
して電圧を加え、この電圧を変化させることによシ上記
VCDの端子間のコンデンサ容量が変化する。12a、
12b、12cはコイルであり、上記VCD11 a、
1 l b、 11 Cと共に共振回路を形成しフ
ィルター効果を出している。9は高周波増幅回路であり
、増幅度は上記IF回路5のRF AGC回路により
コントロールされるが、チャンネル選局時にチューナ部
を自動調整している間は上記CPU13により最大ゲイ
ンになるようにコントロールされる。10は第20BP
Fであり、vCDllbとコイ)v12bで構成された
1次側と、vCDllCとコイ/L/12Cで構成され
た2次側の2段で構成されている。14a。
14bはADコンバータであり、ADコンバータ14a
においては上記局部発振回路2の発振周波数が上記PL
L回路3にてロックされたときに決定された上記局部発
振回路2のチューニング電圧(以下BT4という)を上
記CPU13に供給して処理するためにデジタル変換す
る。ADコンバータ14bは上記IF回路5のIFAG
C電圧を上記CPU13に供給して処理するためにデジ
タル変換する。16a、15b、15cはDA:2ンバ
ータであり、上記CPU13にてデジタル処理されたチ
ューニング電圧を上記各段のBPFに、ローパスフィル
ター(以下LPFという)16a。
においては上記局部発振回路2の発振周波数が上記PL
L回路3にてロックされたときに決定された上記局部発
振回路2のチューニング電圧(以下BT4という)を上
記CPU13に供給して処理するためにデジタル変換す
る。ADコンバータ14bは上記IF回路5のIFAG
C電圧を上記CPU13に供給して処理するためにデジ
タル変換する。16a、15b、15cはDA:2ンバ
ータであり、上記CPU13にてデジタル処理されたチ
ューニング電圧を上記各段のBPFに、ローパスフィル
ター(以下LPFという)16a。
16b、16Cを介して供給するためにアナログ変換す
るものである。
るものである。
以下このシステムの動作説明を行う。
まず、チャンネル選択手段1の任意のチャンネルの選択
ボタンを操作すると、上記PLL回路3により上記局部
発振回路2がロックされ、この時、局部発振回路のBr
3が決定される。このBr3(7)ADコンバータ14
aによシデジタル変換し、上記CPU13に供給する。
ボタンを操作すると、上記PLL回路3により上記局部
発振回路2がロックされ、この時、局部発振回路のBr
3が決定される。このBr3(7)ADコンバータ14
aによシデジタル変換し、上記CPU13に供給する。
このCPU13では、Br3を受取ると同時に、ADコ
ンバータ14aからCPU13までのラインをロックす
る。このロックは1チャンネル変化分のBr3の変動が
無い限り解除されない。
ンバータ14aからCPU13までのラインをロックす
る。このロックは1チャンネル変化分のBr3の変動が
無い限り解除されない。
まだ、SW7も同時に上記CPU13からのコントロー
ル信号により上記FRFC側に切り替わる。
ル信号により上記FRFC側に切り替わる。
次にデジタル処理されたBr3はそのまま上記DCコン
バータ16a、15b、15cで再度アナログに変換し
、LPF16a、1 eb、 16cを介して各段の
BPFのVCDに印加され、BPFが粗調される。ここ
で、上記第2のミキサー回路6の出力レベルは、上記I
F回路5のI F 、 AGC電圧が反応する程度のレ
ベルに設定しておく。第2図は上記IF回路6への入力
レベルに対するI F −AGC電圧の変化特性を表し
だもので有り、上記IF−AGCが反応するレベルとは
、変化特性が比較的急峻なP点付近をいう。I F −
AGC’!圧はADコンバータ14bによりデジタル変
換され上記CPU13に供給される。次に各段のBPF
の同調を順次とっていくが、その−例を図を参照しなが
ら説明する。第3図は上記BPFの同調周波数に対する
上記IF回路5のI F −AGC電圧の変化特性を表
したものである。第4図はBPFの同調特性を表したも
のである。第1図ににおいて、第2のBPFloの1次
側の調整を行う時、全てのVCDは0〜30Vの範囲で
コントロールされるが、上記vCD11bには、VCD
lla、11cと同じく、既に粗調電圧Vが与えられた
状態、すなわち第3図及び第4図に於けるflの位置に
有るため、ここから微調整にはいっていく。第3図に於
てvlは粗調整された状態でのIF、AGC電圧を示す
。上記CPU13のコントロールによす、上記DCコン
バータ15))Kて、そのビット数に応じて、先ず最も
電圧変化の粗い状態から、上記vCD11bに電圧変動
(Δ■)を与え、上記vCD11bの印加電圧が(V+
Δ■)となった時、第3図のf12がとと(IF−AG
C電圧がvlからv12と高くなったとすると、第2図
の特性から上記IF回路5への入力レベルが減少した。
バータ16a、15b、15cで再度アナログに変換し
、LPF16a、1 eb、 16cを介して各段の
BPFのVCDに印加され、BPFが粗調される。ここ
で、上記第2のミキサー回路6の出力レベルは、上記I
F回路5のI F 、 AGC電圧が反応する程度のレ
ベルに設定しておく。第2図は上記IF回路6への入力
レベルに対するI F −AGC電圧の変化特性を表し
だもので有り、上記IF−AGCが反応するレベルとは
、変化特性が比較的急峻なP点付近をいう。I F −
AGC’!圧はADコンバータ14bによりデジタル変
換され上記CPU13に供給される。次に各段のBPF
の同調を順次とっていくが、その−例を図を参照しなが
ら説明する。第3図は上記BPFの同調周波数に対する
上記IF回路5のI F −AGC電圧の変化特性を表
したものである。第4図はBPFの同調特性を表したも
のである。第1図ににおいて、第2のBPFloの1次
側の調整を行う時、全てのVCDは0〜30Vの範囲で
コントロールされるが、上記vCD11bには、VCD
lla、11cと同じく、既に粗調電圧Vが与えられた
状態、すなわち第3図及び第4図に於けるflの位置に
有るため、ここから微調整にはいっていく。第3図に於
てvlは粗調整された状態でのIF、AGC電圧を示す
。上記CPU13のコントロールによす、上記DCコン
バータ15))Kて、そのビット数に応じて、先ず最も
電圧変化の粗い状態から、上記vCD11bに電圧変動
(Δ■)を与え、上記vCD11bの印加電圧が(V+
Δ■)となった時、第3図のf12がとと(IF−AG
C電圧がvlからv12と高くなったとすると、第2図
の特性から上記IF回路5への入力レベルが減少した。
すなわち第4図の特性19の粗調の状態から特性2oと
最適同調状態17より高い方へ更にずれ、上記FRFC
のゲインが下がったということになる。ここでvlとV
12を比較しvlよりV12が高ければ、逆に電圧を下
げるように、すなわち上記FRFCのゲインを上げるよ
うに上記vCD11bに電圧変化を与える。この時に、
第3図のI F −AGC電圧がV13に下がったとす
れば、更に下げるように、上記CPU13が働く。
最適同調状態17より高い方へ更にずれ、上記FRFC
のゲインが下がったということになる。ここでvlとV
12を比較しvlよりV12が高ければ、逆に電圧を下
げるように、すなわち上記FRFCのゲインを上げるよ
うに上記vCD11bに電圧変化を与える。この時に、
第3図のI F −AGC電圧がV13に下がったとす
れば、更に下げるように、上記CPU13が働く。
この繰り返しを行い、やがてfOを通過してf2となる
とIF−AGC電圧は最適状態のV○からv2へ上昇す
ることになるから、今度は電圧変化幅を小さくして上記
11bのVCDに電圧変動を与える。同様にして最も電
圧変化幅の小さいところまで繰り返しfOに限りなく近
すけ、最後にfOを中心に上下へ数回往復した時最適状
態と判断して、上記BT2のラインをロックする。BT
l。
とIF−AGC電圧は最適状態のV○からv2へ上昇す
ることになるから、今度は電圧変化幅を小さくして上記
11bのVCDに電圧変動を与える。同様にして最も電
圧変化幅の小さいところまで繰り返しfOに限りなく近
すけ、最後にfOを中心に上下へ数回往復した時最適状
態と判断して、上記BT2のラインをロックする。BT
l。
Br3についても同様に順次調整を行い、全てがロック
されたときこのチャンネルの受信状態は最適に保たれて
いることになり、全てがロックされると同時に上記SW
7はFRF側に切り換えられて調整が終了する。
されたときこのチャンネルの受信状態は最適に保たれて
いることになり、全てがロックされると同時に上記SW
7はFRF側に切り換えられて調整が終了する。
以上のように本実施例によれば、各段のBPFのコイル
を固定したままで各段個別にVCDの印加電圧をCPU
にてコントロールすることにより、チューナの自動調整
が可能となυ、しかもトラッキングをよくするためのV
CDのベア使いをする必要がない。また全チャンネルに
おいて、各BPFの同調性が最適な状態で受信すること
が出来る。
を固定したままで各段個別にVCDの印加電圧をCPU
にてコントロールすることにより、チューナの自動調整
が可能となυ、しかもトラッキングをよくするためのV
CDのベア使いをする必要がない。また全チャンネルに
おいて、各BPFの同調性が最適な状態で受信すること
が出来る。
発明の効果
以上に様に本発明は、任意のチャンネルを選択すれば、
選択されたチャンネルの帯域内の搬送波を作り出し、こ
の搬送波をチューナの入力段に供給して各段のBPFの
同調を取るための信号源とし、同調を取るだめの手段と
してはCPUにて各段のBPFのVCDに各段個別にチ
ューナのIF出力レベルが最大になるように同調電圧を
供給すべくコントロールされる。従って、全て自動的に
選択されたチャンネルに調整されるため、人手による調
整が不要となシ、更にVCDは個別にコントロールされ
、これまでのようなベア使いの必要がないため選別コス
トがかからない。まだ、どのチャンネルにおいても最適
な同調状態で受信できるため、イメージ妨害や、隣接あ
るいは隣接妨害等、妨害関係についても強くなる。この
様にコスト的にも性能的にも極めて有用である。
選択されたチャンネルの帯域内の搬送波を作り出し、こ
の搬送波をチューナの入力段に供給して各段のBPFの
同調を取るための信号源とし、同調を取るだめの手段と
してはCPUにて各段のBPFのVCDに各段個別にチ
ューナのIF出力レベルが最大になるように同調電圧を
供給すべくコントロールされる。従って、全て自動的に
選択されたチャンネルに調整されるため、人手による調
整が不要となシ、更にVCDは個別にコントロールされ
、これまでのようなベア使いの必要がないため選別コス
トがかからない。まだ、どのチャンネルにおいても最適
な同調状態で受信できるため、イメージ妨害や、隣接あ
るいは隣接妨害等、妨害関係についても強くなる。この
様にコスト的にも性能的にも極めて有用である。
第1図は本発明における実施例の選局装置のブロック図
、第2図と第3図はIF−AGC特性図であり、第2図
はIF回路の入力レベル、第3図は同調周波数に対する
IF−AGC電圧の変化を表している。第4図はBPF
の同調特性図、第5図は従来における選局装置のブロッ
ク図である。 1・・・・・・チャンネル選択回路、2・・・・・・局
部発振回路、3・・・・・・PLL回路、4,6・・・
・・・ミキサー回路、5・・・・・・IF回路、7・・
・・・・信号切り替えSW、8゜10・・・・・・バン
ドパスフィルター、9・・・−・・高周波増1隔回路、
11・・・・・・VCD、12・・・・・・コイル、1
3・・・・・・CPU、14・・・・・・ADコンバー
タ、16・・・・・・DAコンバータ、16・・・・・
・L P F0代理人の氏名 弁理士 粟 野 重 孝
ほか1名第2図 月棚飄歳象 第4図
、第2図と第3図はIF−AGC特性図であり、第2図
はIF回路の入力レベル、第3図は同調周波数に対する
IF−AGC電圧の変化を表している。第4図はBPF
の同調特性図、第5図は従来における選局装置のブロッ
ク図である。 1・・・・・・チャンネル選択回路、2・・・・・・局
部発振回路、3・・・・・・PLL回路、4,6・・・
・・・ミキサー回路、5・・・・・・IF回路、7・・
・・・・信号切り替えSW、8゜10・・・・・・バン
ドパスフィルター、9・・・−・・高周波増1隔回路、
11・・・・・・VCD、12・・・・・・コイル、1
3・・・・・・CPU、14・・・・・・ADコンバー
タ、16・・・・・・DAコンバータ、16・・・・・
・L P F0代理人の氏名 弁理士 粟 野 重 孝
ほか1名第2図 月棚飄歳象 第4図
Claims (1)
- チャンネル選択手段の操作に応じて選択されたチャンネ
ルに対応して、あらかじめ定められた周波数の局部発振
器の出力をミキサー回路に印加する手段と、前記チャン
ネル選択手段により選択されたチャンネルの帯域内の任
意の周波数の搬送波を、複数段よりなるバンドパスフィ
ルターを介して、前記ミキサー回路に印加する手段と、
前記ミキサー回路の出力レベルが最大になるように前記
バンドパスフィルターの各段の同調周波数を個々に変化
せしめる手段と、その同調周波数を保持する保持手段と
、その保持手段への保持が行われた後に、前記バンドパ
スフィルターの入力を前記任意の周波数の搬送波から、
アンテナ入力に切り換える手段とを備えた選局装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17950488A JPH0229112A (ja) | 1988-07-19 | 1988-07-19 | 選局装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17950488A JPH0229112A (ja) | 1988-07-19 | 1988-07-19 | 選局装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0229112A true JPH0229112A (ja) | 1990-01-31 |
Family
ID=16066970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17950488A Pending JPH0229112A (ja) | 1988-07-19 | 1988-07-19 | 選局装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0229112A (ja) |
-
1988
- 1988-07-19 JP JP17950488A patent/JPH0229112A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5321852A (en) | Circuit and method for converting a radio frequency signal into a baseband signal | |
US4685150A (en) | Tuning of a resonant circuit in a communications receiver | |
US5311318A (en) | Double conversion digital tuning system using separate digital numbers for controlling the local oscillators | |
US7904040B2 (en) | Receiver architectures utilizing coarse analog tuning and associated methods | |
KR0157413B1 (ko) | 지상 am 및 위성 fm-tv 방송 신호 수신기 | |
US4499602A (en) | Double conversion tuner for broadcast and cable television channels | |
US5983088A (en) | Wide frequency spectrum television tuner with single local oscillator | |
US6819274B2 (en) | Method for tuning a bandpass analog-to-digital converter and associated architecture | |
US4881272A (en) | Multi-band FM receiver for receiving FM broadcasting signals and TV broadcasting sound signals | |
US6490441B1 (en) | Tuning circuit device with built-in band pass integrated on semiconductor substrate together with PLL circuit | |
US5179726A (en) | Automatic tuning method and apparatus of double conversion tuner | |
EP0456099B1 (en) | On channel agile FM demodulator | |
EP0576082A1 (en) | FM receiver including a phase quadrature IF filter | |
CA2020387C (en) | Station selecting apparatus | |
US5995169A (en) | SIF signal processing circuit | |
JPH0229112A (ja) | 選局装置 | |
KR20010101886A (ko) | 튜너 조정 | |
JPH0292119A (ja) | 選局装置 | |
JP2000152104A (ja) | デジタル放送の受信装置 | |
KR930006667B1 (ko) | 업 컨버젼 및 직접 동기 방식을 이용한 광대역 수신회로 | |
US6967693B2 (en) | Television signal transmitter including a bandpass filter without tracking error | |
JPH09181628A (ja) | ダブルスーパチューナ | |
JPS611113A (ja) | 選局装置 | |
JPH0418876A (ja) | Rfモジュレータ及びそれを内蔵するビデオカセットレコーダ | |
JPH05115048A (ja) | チユーナー回路 |