JPH0292119A - 選局装置 - Google Patents

選局装置

Info

Publication number
JPH0292119A
JPH0292119A JP24491088A JP24491088A JPH0292119A JP H0292119 A JPH0292119 A JP H0292119A JP 24491088 A JP24491088 A JP 24491088A JP 24491088 A JP24491088 A JP 24491088A JP H0292119 A JPH0292119 A JP H0292119A
Authority
JP
Japan
Prior art keywords
channel
circuit
voltage
bpf
vcd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24491088A
Other languages
English (en)
Other versions
JPH0744474B2 (ja
Inventor
Takeshi Ishikawa
剛 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP24491088A priority Critical patent/JPH0744474B2/ja
Publication of JPH0292119A publication Critical patent/JPH0292119A/ja
Publication of JPH0744474B2 publication Critical patent/JPH0744474B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Circuits Of Receivers In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオテープレコーダやテレビジョン受像機
等に使用される選局装置に関するものでアシ、チャンネ
ル選択時に、アンテナ入力をミキサー回路に導くバンド
パスフィルター(以下BPFという)の同調周波数を、
チャンネル選択時段によυ選択されたチャンネルに最適
な同調周波数になるよう自動的に調整せんとするもので
ある。
従来の技術 従来の選局装置としては、周波数シンセサイザ方式や電
圧シンセサイザ方式などがあり、チャンネル選択用ボタ
ンを操作することにより、希望のチャンネルを受像する
ことができるが、何れの場合も希望周波数を受信するチ
ューナ部(以下チューナという)については・あらかじ
めチューナ工3 ベージ 場に於てプリセントする必要がある。主にプリセット手
段としては、アンテナ入力端子とミキサー回路との間に
LとCで構成された数段のBPFを設け、各段個々に上
記りとCを変化させることにより希望チャンネル周波数
に同調をとっている。
ここで、上記りとしては空芯コイル、上記Cとしてはバ
リキャップダイオード(以下VCDという)を用い、各
段の上記VCDに・共通なバイアス電圧を供給し容量を
変化させている。しかしながら、上記各段のvCDの電
圧対容量の特性カーブは非常にバラツキが大きく、上記
特性カーブの異なるvCDを各段ランダムに使用すると
上記同調をとることができなくなる為、上記各段のVC
Dの上記特性カーブが、極めて似通ったものを選別して
ペア使いをしている。更に上記vCDの微少バラツキと
他の回路素子のバラツキを吸収するため、上記空芯コイ
ルのインダクタンスを微調整して希望チャンネル周波数
に同調を取っていた。しかしながら、あくまでもプリセ
ントであり、各バンドともトランキングは一様ではなく
、全てのチャンネルにおいて最適状態で受信できるには
至らない。
第6図は従来の選局装置の1例である。ここで1は操作
ボタン等よりなるチャンネル選択を与えるチャンネル選
択手段、2aは第1の局部発振回路、3はPLL回路、
8と10はBPFであり、11a、11b、11cのV
CDと12 a 、12b120のコイルで同調回路を
構成している。9は高周波増幅回路、4は第1のミキサ
ー回路であシ、上記第1の局部発信回路2aの発振出力
と、上記BPF10からの信号を混合して中間周波を作
っている。各段の同調電圧はPLL回路から共通の電圧
を供給している。
発明が解決しようとする課題 この様な従来の方式では、チューナ部を空芯コイルにて
微調整しなければならない煩わしさがあり、しかもかな
シ調整精度が要求されるとともに、それゆえに量産時に
は多くの人員と設備が必要となる。また、チューナ設計
上においては、各段のBPFにそれぞれ数個のVCDを
使用するが、全ての段のVCDは同一電圧で制菌される
ため、容5 ベージ 量対電圧の特性カーブが極めて似通ったものを使用しな
ければならない(ペア使い)という煩わしさもある。従
って、vCDの選別コストがかかることはもとよシ、人
権費や設備費にも多額を要すると言う問題がある。
課題を解決するだめの手段 本発明の選局装置は、上記問題点を解決するだめに、こ
れまで人手によシ調整されていた空芯コイルを固定し、
各段のBPFのVCDの印加電圧を各段ごとに別々にコ
ントロールすることによシ希望のチャンネルに自動的に
調整されるように構成したものである。
作用 本発明は、上記の構成により、チューナ部の人手による
調整が不要になる。また、各段のBPFの同調周波数は
、各段ごとにvCDの印加電圧をコントロールするため
、前記のようなVCDのペア使いの必要性が無くなる。
更に、全てのチャンネルが最適な状態で受信できる。
実施例 6 ヘ一/ 以下本発明の一実施例の選局装置について、図面を参照
しながら説明する。
第1図は、本発明の実施例における選局装置のブロック
図を示すものである。
第1図において、4は第1のミキサー回路、1はチャン
ネルの選択をするチャンネル選択手段、2aはチューナ
部の第1の局部発振回路、3はPLL回路で、上記チャ
ンネル選択手段1からの指令によシ、上記第1の局部発
振回路2aの発振周波数を、選択されたチャンネルの局
部発振周波数(以下Fosc  という)にロックする
回路であシ、ロックされた上記第1の局部発振回路2a
の出力を上記第1のミキサー回路4に印加している。2
bは第2の発振回路であシ中間周波のセンター周波数で
発振している。6は第2のミキサー回路であシ上記第2
の発振回路2bにて作成された中間周波のセンター周波
数(以下yxFc という)の搬送波と上記第1の局部
発振回路2aにて作成された上記Foscを混合し、(
Fosc −F IFC)の搬送波、すなわち選択され
たチャンネルのほぼ中心の搬送7 ヘ一/ 波(以下FRFC)を作シ出し7のSWを介して、第1
のBPFsに供給される。上記SW7ば13のCPUに
よってコントロールされ、上記第1のBPF8への入力
を上記FRFCかアンテナからの入力(以下FRFとい
う)かを選択するようになっている。また同時に、上記
第2の発振回路2bも上記CPU13にてコントロール
され、上記SW7がFRFC側の時動作し、FRF側の
時動作がストップするようになっている。11a、11
b。
11 ciiVcDであり、カソード側に抵抗を介して
電圧を加え、この電圧を変化させることによシ上記VC
Dの端子間のコンデンサ容量が変化する。
12a 、12b 、12cはコイルであシ、上記11
a、11b、11cのvCDと共に共振回路を形成しフ
ィルター効果を出している。9は高周波増幅回路であわ
、増幅度は上記IF回路5のRF  AGC回路によシ
コントロールされるが、チャンネル選局時にチューナ部
を自動調整している間は上記CPU13によシ最大ゲイ
ンになるようにコントロールされる。10は第2のBP
Fであり、VIDl l bとコイル12bで構成され
た1次側と、vCDllcとコイル12cで構成された
2次側の2段で構成されている。14a。
14bil:ADコンバータであり、ADコンバータ1
4aにおいては上記第1の局部発振回路2aの発振周波
数が上記PLL回路3にてロックされたときに決定され
た上記第1の局部発振回路2aのチューニング電圧(以
下BT4という)を上記cptz 3に供給して処理す
るだめにデジタル変換する。
ADコンバータ14bは上記IF回路5のIFAGC電
圧を上記CPU13に供給して処理するためにデジタル
変換する。15a 、15b 、15cはDAコンバー
タであシ、上記CPU13にてデジタル処理されたチュ
ーニング電圧を上記各段のBPFに、16a 、16b
 、16cのローパスフィルター(以下LPFという)
を介して供給するためアナログ変換するものである。以
下このシステムの動作説明を行う。
まず、チャンネル選択手段1の任意のチャンネ97つ−
ルの選択ボタンを操作すると、上記PLL回路3によシ
上記第1の局部発振回路2aがロックされ、この時、局
部発振回路のBr3が決定される。このBr3をADコ
ンバータ14aによりデジタル変換し、上記CPU13
に供給する。このCPU13では、Br3を受取ると同
時に、ADコンバータ14aからCPU13’Jでのラ
インをロックする。このロックは1チャンネル変化分の
Br3の変動が無い限シ解除されない。
また、SW7も同時に上記cptz 3からのコントロ
ール信号によシ上記FRFC側に切シ替わる。
更に・上記第2の発振回路2bも同時に上記CPU13
のコントロールによシ動作を始める。次にデジタル処理
されたBr3はそのまま上記15a、15b。
150のDAコンバータで再度アナログに変換し、16
a、16b 、160のLPFを介して各段のBPFの
vCDに印加されBPFが粗調される。
ここで、上記第2のミキサー回路6の出力レベルは、上
記IF回路5のIF  AGO電圧が反応する程度のレ
ベルに設定しておく。第2図は上記10   、、 IF回路5への入力レベルに対するIF  AGC電圧
の変化特性を表したものであシ、上記IFAGCが反応
するレベルとは、変化特性が比較的急峻なP点付近をい
う。IF  AGC電圧ばADコンバータ14bによシ
デジタル変換され上記cptz 3に供給される。次に
各段のBPFの同調を順次とっていくが、その1例を図
を参照しながら説明する。第3図は上記BPFの同調周
波数に対する上記IF回路5のIF  AGC電圧の変
化特性を表したものである。第4図はBPFの同調特性
を表したものである。第1図において、第2のBPFl
oの1次側の調整を行う時、全てのVCDば0〜3ov
の範囲でコントロールされるが、上記11bのvCDに
は、11a、11cのV[Dと同じく、既に粗調電圧V
が与えられた状態、すなわち第3図及び第4図に於ける
flの位置に有るだめここから微調整にはいっていく。
第3図に於てvlは粗調整された状態でのIFAGO電
圧を示す。上記CPU13のコントロールによシ、上言
己DAコンバータ15bにて、その11 ベーン ビット数に応じて、先ず最も電圧変化の粗い状態から、
上記vCD 11bに電圧変動(△V)を与え、上記v
CD 11bの印加電圧が(V+△V)となった時、第
3図のf12がごと(IFAGO電圧がvlからV12
と高くなったとすると、第2図の特性から上記IF回路
5への入力レベルが減少した、すなわち第4図の特性1
9の粗調の状態から特性20と最適同調状態17より高
い方へ更にずれ上記F RFCのゲインが下がったとい
うことになる。ここでvlとV12を比較しvlよpV
12が高ければ、逆に電圧が下げるように、すなわち上
記FRFCのゲインを上げるように上記vCD11bに
電圧変化を与える。この時に、第3図のIF  AGO
電圧がV13に下がったとすれば、更に下げるように、
上記CPU13が働く。この繰シ返しを行い、やがてf
oを通過してf2となるとIF  JICj電圧は最適
状態のVOからv2へ上昇することになるから、今度は
電圧変化幅を小さくして上記11bΩvCDに電圧変動
を与える。同様にして最も電圧変化幅の小さいところま
で繰り返しfOに限りなく近づけ、最後にfoを中心に
上下へ数回往復しだ時最適状態と判断して、上記BT2
のラインをロックする。
BTl 、BT3についても同様に順次調整を行い、全
てがロックされたときこのチャンネルの受信状態は最適
に保たれていることになシ、全てがロックされると同時
に上記7のSWはFRF側に切り換えられ、更に上記第
2の発信回路2bの動作がストップして調整が終了する
以上のように、本実施例によれば、各段のBPFのコイ
ルを固定したままで各段個別にVCDOCD型圧をCP
Uにてコントロールすることによシ、チューナの自動調
整が可能となり、しかもトラッキングをよくするための
VCDのペア使いをする必要がない。まだ全チャンネル
において、各BPFの同調特性が最適な状態で受信する
ことが出来る。
発明の効果 以上の様に本発明は、任意のチャンネルを選択すれば、
選択されたチャンネルの帯域内の搬送波を作り出し、こ
の搬送波をチューナの入力段に供13 ベーン 給して、各段のBPFの同調を取るための信号源とし、
同調を取るだめの手段としては、(3PUにて、各段の
BPFのVCDに各段個別にチューナのIF出力レベル
が最大になるように同調電圧を供給すべくコントロール
される。従って、全て自動的に選択されたチャンネルに
調整されるため、人手による調整が不要となり、更にv
anは個別にコントロールされ、これまでのようなペア
使いの必要がないため選別コストがかからない。また、
どのチャンネルにおいても最適な同調状態で受信できる
ため、イメージ妨害や、隣接あるいは隣接妨害等、妨害
関係についても強くなる。この様にコスト的にも性能的
にも極めて有用である。
また、本発明では、工Fのセンター周波数を作成する手
段を、チューナ部に第2の発振器として設けているので
、12回路で作成したIFのセンター周波数を第2のミ
キサー回路に供給する方法に比べて、次のような優位性
がある。
即ち、IF回路から第2のミキサー回路までの接続ライ
ンが不用であるから、上記接続ラインか14 へ−ン らIF回路で発生する種々のスプリアスがチューナ側に
洩れたシ、逆にチューナ側で発生する種々のスプリアス
がIF側に洩れ出す事がなく、またプリントパターン上
においてもチューナ回路とIF回路を極力能して設計す
ることが出来るだめ、IFとチューナ間の相互干渉によ
る妨害の発生を極めて少なくすることが出来る。
【図面の簡単な説明】
第1図は本発明における実施例の選局装置のブロック図
、第2図はIF回路の入力レベル特性図、第3図は同調
周波数に対するIF  AGO電圧の変化を表わす特性
図、第4図はBPFの同調特性図、第5図は従来の選局
装置のブロック図である。 1・・・・・・チャンネル選択回路、2・・・・・局部
発振回路、3・・・・・・PLL回路、4.6・・・・
ミキサー回路、5・・・・・IF回路、7・・・・・信
号切シ替えSW、8゜10・・・・・・バンドパスフィ
ルター、9・・・・高周波増幅回路、11・・・・・・
VCD、12・・・・・コイル、13・・・・CPU、
14・・・・ADコンバータ、15  ・・DAコンバ
ータ、16・・・・・LPF。

Claims (1)

    【特許請求の範囲】
  1. チャンネル選択手段の操作に応じて選択されたチャンネ
    ルに対応して、あらかじめ定められた周波数の第1の局
    部発振器の出力を、第1のミキサー回路に印加する手段
    と、中間周波数のセンター周波数を発生させる第2の発
    信器と、前記第1の局部発信器の出力と前記第2の発信
    器の出力を第2のミキサー回路に印加する手段と、前記
    第2のミキサー回路にて作成された前記チャンネル選択
    手段により選択されたチャンネルのセンター周波数の搬
    送波を、複数段よりなるバンドパスフィルターを介して
    、前記第1のミキサー回路に印加する手段と、前記第1
    のミキサー回路の出力レベルが最大になるように前記バ
    ンドパスフィルターの各段の同調周波数を個々に変化せ
    しめる手段と、その同調周波数を保持する保持手段と、
    その保持手段への保持が行われた後に、前記バンドパス
    フィルターの入力を前記選択されたチャンネルのセンタ
    ー周波数の搬送波から、アンテナ入力に切り換えると同
    時に、前記第2の発信回路動作をストップさせる手段と
    よりなる選局装置。
JP24491088A 1988-09-29 1988-09-29 選局装置 Expired - Lifetime JPH0744474B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24491088A JPH0744474B2 (ja) 1988-09-29 1988-09-29 選局装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24491088A JPH0744474B2 (ja) 1988-09-29 1988-09-29 選局装置

Publications (2)

Publication Number Publication Date
JPH0292119A true JPH0292119A (ja) 1990-03-30
JPH0744474B2 JPH0744474B2 (ja) 1995-05-15

Family

ID=17125785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24491088A Expired - Lifetime JPH0744474B2 (ja) 1988-09-29 1988-09-29 選局装置

Country Status (1)

Country Link
JP (1) JPH0744474B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235513A (ja) * 2006-03-01 2007-09-13 Matsushita Electric Ind Co Ltd 無線通信システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235513A (ja) * 2006-03-01 2007-09-13 Matsushita Electric Ind Co Ltd 無線通信システム

Also Published As

Publication number Publication date
JPH0744474B2 (ja) 1995-05-15

Similar Documents

Publication Publication Date Title
US4685150A (en) Tuning of a resonant circuit in a communications receiver
CA2104182C (en) Double conversion digital tuning system
US5321852A (en) Circuit and method for converting a radio frequency signal into a baseband signal
US5983088A (en) Wide frequency spectrum television tuner with single local oscillator
US5179729A (en) Tuner station selecting apparatus
CA2280878C (en) An amplifier for continuous high gain, narrowband signal amplification
US6490441B1 (en) Tuning circuit device with built-in band pass integrated on semiconductor substrate together with PLL circuit
EP0432052B1 (en) RF modulator
US4881272A (en) Multi-band FM receiver for receiving FM broadcasting signals and TV broadcasting sound signals
US4736456A (en) Tuning system for television sets
EP0779710A2 (en) Automatic frequency control circuit
US5203032A (en) Station selecting apparatus
US5995169A (en) SIF signal processing circuit
US6091943A (en) Combining oscillator with a phase-indexed control circuit for a radio receiver
EP0639893B1 (en) Negative feedback control circuit having a common line for input and output signals
US4339826A (en) Radio receiver having phase locked loop frequency synthesizer
JPH0292119A (ja) 選局装置
JPS5881340A (ja) 複同調回路
JPH0229112A (ja) 選局装置
KR100309047B1 (ko) 오토라디오
JP2529602Y2 (ja) 高周波機器
JPH05115048A (ja) チユーナー回路
AU603216B2 (en) Tweet elimination, or reduction, in superheterodyne receivers
JPH08274590A (ja) デジタル・アナログ共用受信装置
KR100287898B1 (ko) 업컨버터