JPH02290312A

JPH02290312A - 情報チャネルと信号伝送方法

Info

Publication number: JPH02290312A
Application number: JP2004422A
Authority: JP
Inventors: Charles O Forge; チャールズ・オーティス・フォージ
Original assignee: Uniphase Corp
Current assignee: Viavi Solutions Inc
Priority date: 1989-01-12
Filing date: 1990-01-11
Publication date: 1990-11-30
Also published as: EP0378470A2; US5097229A; EP0378470A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］〈産業」二の利用分野〉本発明は、１０ｋＶの入力一出力電気的分離広帯域低ノ
イズ情報チャネルを提供するための方法及び装置に関す
る。

〈従来の技術〉」一記技術分野に含まれる従来技術には、光電池が発光
ダイオードから光信号を受信する周知のオプ１・アイソ
レータがある。オプ１・アイソレー夕には、電気的にド
リフトし易い、即ちその性能が周囲湿度、周囲温度及び
時間によって変化するという大きな欠点がある。更に、
オプ１・アイソレーション技術は元来非線形であり、か
つ帯域幅が限定されていることによって、一般に最大周
波数約３００ｋＨｚの信号を伝搬できるに過ぎない。

従来技術に於ける別の周知装置としては、Ｖ／Ｆ（電圧
一周波数）変換器を有する従来の電気的変成器がある。

この従来技術によれは、入力信号の電圧によってパルス
間の間隔が異なる一連の電圧パルスを発生ずる電圧一周
波数変換器に低周波アナログ信号が入力される。この結
果得られたパルスは分離を目的とする従来の変成器を通
され、かつ周波数一電圧変換器によってアナログ信号に
再変換される。この装置も同様に帯域幅が制限されてお
り、かつＩＭＨｚのような高い周波数をイイする信号を
伝搬することができない。

３番目の周知装置は、入力信号を受け入れかつそれを該
入力信号に比例するデューティサイクルを有する低周波
信号即ちＡ．Ｃ．信号に変えるパルス幅変調器（ＰＷＭ
）を何する。このＰＷＭからの信号は従来の変成器また
はオプトアイソレータを通され、かつ次に周波数弁別器
（即ち復調器）を通して入力信号に再現される。しかし
ながら、この装置では変調周波数と等しい周波数を有す
る入力信号を伝搬することができない。また、最大帯域
幅が変調周波数の約１／３または１／４であり、これは
、３ＭＨｚまたは４ＭＨｚの変調周波数を供給すること
が困難であることから、高周波信号を伝搬するためには
非常に不都合である。

従って、入出力端子間を良好に電気的に分離（即ち、保
護）する高精度かつ広帯域幅（ＩＭＨｚまで）の情報チ
ャネルが必要である。

く発明が解決しようとする課題〉本発明の目的は、簡単で、広帯域信号を伝搬し、低ノイ
ズであり、本質的に正確であり、０点または利得の時間
ドリフトが非常に低く、入力信号の周波数成分のエイリ
アシング（即ち、出力帯域幅内に於けるスプリアス周波
数成分の存在）が全くなく、かつ完全に入力一出力の電
気的分離を達成してＩＭＨｚの信号を伝搬し得る方法及
び装置を１是イ共することにある。

Ｕ発明の構成コく課題を解決するための手段と作用〉本発明によれは、その向きが変調方形波によって周期的
にかつ急に逆転される基底帯域アナログ電流によって、
広帯域変流器が駆動される。この基底帯域アナログ電流
は、入力端子に於でアナログ信号を受け入れかつ該信号
を電流に変換する電圧一電流変換器によって供給される
。基底帯域アナログ電流は、前記変流器を通過する前に
方形波によって変調される。前記変流器の２次（出力）
巻線は、アナロク゛入力信号を回復して出力端子に供給
する精密整流器に接続されている。

〈実施例〉以下に添付の図面を参照して本考案を特定の実施例につ
いて詳細に説明する。尚、説明を簡単化するために、添
ｆＪ図面に於ける同一または類似部分は同一の参照符号
を付して表示する。

第１図は、本発明の好適な実施例を示すブロック図であ
る。アナログ入力信号は、以下に詳述するように、好適
にはトランジスタを駆動する従来の差動増幅器を含む電
圧一電流変換器１ｏに供給される。入力信号の高周波数
成分について利得を増加させるために、電圧〜電流変換
器１ｏに従来のプリエンファシスフィルタ１２が接続さ
れていると好都合である。プリエンファシスフィルタ１
２はＲＣ（抵抗−コンデンサ）フィルタであることが好
ましい。

方形波発生器１４によって１．４ＭＨｚの好ましい周波
数を有する方形波パルスが通常゛の変調器１６に供給さ
れ、かつ変調器１６が前記方形波を変調して、電圧一電
流変換器１０への電圧出力と同様に通常の電気的変成器
１８の１次巻線（図示せず）に供給する。方形波発生器
１４及び変調器１６の目的は、変成器１８の１次巻線の
一端または他端を有効に接地することである。変成器１
８がこの回路に於ける変流器であると効果的である。

周知のように、変流器は広帯域信号即ち高周波数信号を
伝搬することができる。

このように、変成器１８の１次巻線に供給された電流は
、通常通り変成器１８の図示されない２次巻線に電流を
誘導する。前記２次巻線に於ける電流は通常の精密整流
器２０に供給され、かつ次に該整流器２０によって整流
された前記電流からの信号が、変調器または他の供給源
によって生じる高周波ノイズを低減させる目的を有する
通常のディエンファシスフィルタ２２に供給される。

上述した回路は、従来の線形変調器のように入力信号を
約０．５ＭＨｚに変調するに過ぎないものではな《、方
形波発生器１４がＩＭＨｚで動作する場合には入力信号
をＩ　Ｍ　Ｈ　ｚに非常に近い値に変調する。

」二連した回路の動作について、以下に第２図を参照し
つつ詳述する。以下に記載する各横成要素の値及び部品
番号は本実施例に使用される好適な実施例であるが、他
の実施例に於では別の部品番号及び値を使用することが
できる。

」二述した方形波発生器１４（第１図参照）は、好適に
は市販されている部品番号４０１３の集積回路である通
常の２対１カウントダウンデバイス３２を駆動する通常
の２．８ＭＨｚ発振器３ｏ（第２図参照、好適には市販
の集積回路、部品番号ＬＭ　　Ｃ５５５ＣＮ）を有する
。発振器３ｏ及びカウントダウンデバイス３２双方が、
１５ＶのＣ　Ｍ　Ｏ　Ｓデバイスであると好都合である
。

発振器３０とカウン１・ダウンデバイス３２とを組み合
せることによって、通常通り時間の半分についてカウン
トダウンデバイス３２からの出力Ｑがオンでありかつ該
時間の他の半分について出力互がオンであるような、丁
度５０％のデューテイサイクルを有する方形波が発生す
る。この半分の時間の一方が発振器３０の或る全周期で
あり、かつ前記時間の他方の半分が発振器３０の別の全
周期である。カウントダウンデバイス３２は、発振器３
０から定周波数が与えられると、発振器３０の全周期が
カウントダウンデバイス３２の周期の半分であることか
ら５０％のデューテイサイクルを有する。発振器３０と
カウントダウンデバイス３２との組合せは方形波を発生
させるための周知の方法である。

このようにして発生した方形波は、インバータ３４、３
４に供給され、かつ出力Ｑ及び互間に於て１，４ＭＨｚ
で切り換えられる。インバータ３４及び３６は好適にも
市販の集積回路、部品番号ＣＴ４０４９に含まれている
。出力Ｑ及び回は方形波であって、図示されるように接
続されたそれぞれ好適には２７０Ωである抵抗Ｒ１〜Ｒ
４に加えて、通當のダイオードブリッジを構成するダイ
オードＣＲＩ〜ＣＲ４を合する第１図の変調器１６に供
給される。

インバータ３４、３６からの出力はＯＶと１４Ｖとの間
で交互に切り換えられる。即ち、インバータ３４の出力
が１４Ｖであるとインバータ３６の出力がＯＶであり、
またはその逆になる。パワーインバータ３６のの出力が
正、即ち１４Ｖである場合に、」二側の２個のタイオー
ドＣＲＩ、ＣＲ３は順方向バイアス、即ち導通し、かつ
下側の２個のダイオードＣＲ２、ＣＲ４がバックバイア
ス、即ち導通していない状態にある。このように、第１
図の変成器１８の１次巻線４０のＬ部に於ける位置Ｐは
＋７Ｖである。変成器１８が、第２図に於で巻数４の１
次巻線４０と巻数１０の２次巻線４２とを有する特別注
文の変成器であると好都合である。変成器１８がフエラ
イト製の環状コアを有すると好都合である。このような
コアとしてはフェロックスキューブ・インコーポレイテ
ッド（Ｐｅｒｏｘｃｕｂｅ　Ｉｎｃ．）社の部品番号８
４５ＸＴ５００−３Ｅ２Ａがある。巻線はマグネットワ
イヤ番号２８ＨＮである。マイラー（登録商標）なる絶
縁テープによって前記環状コアが絶縁される。この変成
器は、浸漬エボキシ被覆を有する。位置Ｒは、ダイオー
ドＣＲ２、ＣＲ４がその同じ電圧でバックバイアスされ
ているので、ＯＶと１４Ｖとの間で変化させることがで
きる。

このように、第１図の変調器１６の右側部分（ダイオー
ドＣＲ３、ＣＲ４及び抵抗Ｒ２、Ｒ４）が正電圧であっ
て変調器１６の左側部分（ダイオードＣＲＩ、ＣＲ２及
び抵抗Ｒ１、Ｒ３）が負電圧である半周期に於では、電
流源トランジスタＱ１（好適には部品番号２Ｎ２２２２
）によって引き出される電流ｉｐが１次巻線４０の下側
部分から上向きに流れ、かつ１次巻線４０を上向きに流
れた後に符号ｉｐの隣りの矢印によって示されるように
下向きに流れる。トランジスタＱ１のコレクタＣは１次
巻線４０の中央タップＴに接続されており、かつ１次巻
線４０は中央タップＴの両側にそれぞれ２巻である。

変調器１６の左側部分（即ちダイオードＣＲＩ、ＣＲ２
及び抵抗Ｒ１、Ｒ３）が正電圧である変調器１６の他方
の半周期に於で、上側の２個のダイオードＣＲＩ及びＣ
Ｒ３が順方向バイアスされ、かつ下側の２個のダイオー
ドＣＲ２及びＣＲ４がバックバイアスされ、１次巻線４
０の位置Ｐが＋７Ｖに有効に接続され、かつ電流源！・
ランジスタＱ１によって１次巻線４０の上部（点Ｐ）を
介して下向きに電流が流れる。

電流源トランジスタＱ１は、そのベースＢが該べ−スを
駆動する演算増幅器４４の出力に接続されている。演算
増幅器４４は、市販されている演算増幅器部品番号ＣＡ
３２４０であると好都合である。演算増幅器４４は、好
適にはそれぞれ１０ｋΩである抵抗Ｒ５、Ｒ６、Ｒ７、
Ｒ８と共に、トランジスタＱ１と共働して第１図に示さ
れる電圧一電流変換器１０として機能する通常の差動増
幅器であり、アナログ入力信号に於ける電圧変化をｉｐ
で示される電流レベルの変化に変換する。

演算増幅器４４を含む前記差動増幅器によって、抵抗器
Ｒ９の両端間に於ける電圧が入力アナログ信号電圧に於
ける変化と等しくなる。この差動増幅器はアナログ入力
信号と大地との間、または回路の共通点との間に於ける
電圧の差に応答する。

従って、アナログ信号入力に電圧が印加される場合には
、トランジスタＱ１によって電流が抵抗器Ｒ９を介して
流れ、抵抗器Ｒ９の電圧がアナロク入力信号の入力電圧
と等しくなる。トランジスタＱ１のエミッタＥによって
、トランジスタＱ１の電流利得αだけ減少した電流がト
ランジスタＱ１のコレクタＣを流れ、従って１・ランジ
スタＱ１は電流源として機能する。このように、演算増
幅器４４と抵抗器Ｒ５〜Ｒ９及びトランジスタＱ１を有
する差動増輻回路は、アナログ入力信号に追従する精密
な電流を発生するフィードバックシステムである。好適
にはＲＣフィルタであるプリエンファシスフィルタ１２
が、図示されるように抵抗器Ｒ９に接続されている。

また、第２図には、第１図の通常の精密整流器２０が示
されており、コンデンサＣＩ（好適には１μＦ）、抵抗
器ＲＩＯ〜Ｒ１３（好適にはそれそれ１ｋΩ）、タイオ
ードＣＲ５、ＣＲ６及び好適には市販の演算増幅器、部
品番号ＣＡ３４５０である演算増幅器４６、４８を有す
る。演算増幅器４６、４８を有する精密整流器２０は、
１次巻線４０によって２次巻線４２に誘導された方形波
電流信号を受け取る。

これら方形波信号は、精密整流器２０によってアナログ
Ｄ．　　Ｃ．信号に変換され、それによって演算増幅器
４４に供給されるアナログ入力信号の情報が再現される
。

演算増幅器４８の出力端子は、高周波数をろ波するため
の非線形ローパスフィルタであると好都合な通常のスパ
イクフィルタ５０に接続されている。スパイクフィルタ
５０の出力はディエンファシスフィルタ２２に供給され
る。ディエンファシスフィルタ２２は、その周波数が２
、３ｋＨｚを超える信号を周波数に対して徐々に減少さ
せる通常のＲＣフィルタであると好都合である。

このように、アナログ出力信号がディエンファシスフィ
ルタ２２によって出力され、かつこの出力信号によって
差動増幅器４４への前記アナログ入力信号が正確に複製
される。上述した回路によって、演算増幅器４４の入力
端子とｌ　Ｑ　ｋ　Ｖのディエンファシスフィルタ２２
の出力端子とが電気的に分離される。

第３図は、レーザパワーサプライに使用される本発明の
好適実施例を概略的に示している。第３図には、発振器
３０、カウントダウンデバイス３２、パワーインバータ
３４、３６、演算増幅器４４、プリエンファシスフィル
タ１２、変成器１８、トランジスタＱ１、演算増幅器４
６、４８、スパイクフィルタ５０及びディエンファシス
フィルタ２２が示されている。

本発明の別の実施例では、１次巻線に中央タップを有す
るか否かに拘らず、他の周知の変成器１次巻線電流切換
方法が使用される。また、更に別の実施例では、上述し
た精密整流器の代わりに、変成器の出力側に他の種類の
整流器を使用することができる。また、ブリエンファン
スフィルタ及びディエンファシスフィルタを含まないよ
うにすることもできる。

更に別の実施例では、方形波の発生源が変成器の出力側
に配置される。この実施例では、入力側に変調器を配置
した２個の変成器が使用される。

この実施例では、切換パワーサプライに於でパルス幅変
調器がランプの比較をする必要が全くない時点に方形波
の切換点を生じさせることができるので、フィルタリン
グの必要が全くない。

この実施例が第４図に示されており、アナログ入力が、
本実施例ではＦＥＴである電流源トランジスタＱ３に接
続された従来の２段増幅器６０によって増幅される。電
流源トランジスタＱ３は通常のダイオードブリッジ１６
に接続されている。

この実施例では、方形波発生器１４が回路の出力側に配
置されており、入力一出力電気的アイソレー夕として機
能する変成器６２によって電力信号及びタイミング信号
が方形波発生器１４からダイオードブリッジ１６に供給
される。変成器６２が１対１変成器であると好都合であ
る。

この実施例では、ダイオードブリッジ１６が、電力の供
給を主な機能とするスイッチングパワーサプライ６４か
らのタイミング信号によって同期化される。スイッチン
グパワーサプライ６４は、スイッチングパワーサプライ
６４の動作周波数と同じ周波数またはその所望の分周波
（即ち、１／２、１／３、１／４等）でタイミング信号
を方形波発生器１４に供給する。

ダイオードブリッジ１６は、同様に１対１変成器である
と好都合な第２変成器６６に変調入力信号を供給する。

第２変成器６６は電気的アイソレー夕として機能し、か
つ入力アナログ信号を再現してアナログ出力信号を供給
する精密整流器２０に変調入力信号を供給する。

この実施例は、方形波発生器１４をスイッチングパワー
サプライ６４に同期させる点に於で−Ｌ述した好適実施
例と異なる。これを実行するために、方形波発生器１４
が回路の出ノｊ側に配置され、かつ上述したように変成
器６２によってダイオードブリッジ１６に接続されてい
る。

この回路がダイオードブリッジ１６を切り換えることに
よってスイッチングパワーザプライ６４に同期して動作
することによって、タイオードフリッジ１６の方形波か
、スイッチンクパワーサプライ６４の周期に於ける重要
でない時、即ちスイッチングパワーサプライ６４による
電圧ランプの比較が行われる虞れがない時に遷移する。

尚、本発明の技術的範囲は上述した実施例に限定される
ものはなく、さまざまな変形・変更を加えて実施するこ
とができる。

〈発明の効果〉上述したように、本発明によれは、電気的アイソレー夕
として機能する変流器を介して入力アナログ信号を精密
整流器に伝送することによって、精密整流器に接続され
た出力端子に於で入力端子に供給されたアナログ信号の
正確な複製を得ることができる方法及び装置が提供され
る。

【図面の簡単な説明】

第１図は、本発明による好適実施例を示すブロック図で
ある。第２図は、本発明による好適実施例を示す回路図である
。第３図は、レーザパヮーサプライに使用される本発明の
好適実施例を概略的に示す回路図である。第４図は、本発明の別の実施例を示すブロック図である
。１０・・・電圧一電流変換器１２・・・プリエンファシスフィルタ１４・・・方形波発生器　１６・・・変調器１８・・・
変成器　　　　２０・・・精密整流器２２・・・ディエ
ンファシスフィルタ３０・・・発振器３２・・・カウントダウンデバイス３４・・・インバータ　　４０・・・１次巻線４２・・
・２次巻線４４、４６、４８・・・演算増幅器５０・・・スパイクフィルタ６０・・・２段増幅器　　６２・・・変成器６４・・・
スイッチングパワーサプライ６６・・・第２変成器

Claims

【特許請求の範囲】

（１）入力端子と出力端子とを有する情報チャネルであ
って、前記入力端子と前記出力端子との間を電気的に分離する
ための変成手段と、前記入力端子に供給される信号を変調するために前記変
成手段に接続された方形波変調手段とを備えることを特
徴とする情報チャネル。
（２）前記入力端子に供給された前記信号を電流に変換
するために前記入力端子と前記変成手段との間に接続さ
れた電圧−電流変換手段を更に備えることを特徴とする
特許請求の範囲第１項に記載の情報チャネル。
（３）前記電圧−電流変換手段が前記変成手段の１次巻
線の中央タップに接続されていることを特徴とする特許
請求の範囲第２項に記載の情報チャネル。
（４）前記入力信号を再現するために前記変成手段と前
記出力端子との間に接続された精密整流手段を更に備え
ることを特徴とする特許請求の範囲第１項に記載の情報
チャネル。
（５）前記方形波変調手段が方形波発生手段と変調装置
とを有することを特徴とする特許請求の範囲第１項に記
載の情報チャネル。
（６）前記方形波発生手段が、クロック信号を供給する
ための発信手段と、前記発信手段の前記前記クロック信
号によって駆動される方形波を発生するためのカウント
ダウン手段とを有することを特徴とする特許請求の範囲
第５項に記載の情報チャネル。
（７）前記変換手段が、差動増幅器と、前記差動増幅器
の出力によって駆動されるトランジスタとを有すること
を特徴とする特許請求の範囲第４項に記載の情報チャネ
ル。
（８）前記入力端子に供給された前記信号をプリエンフ
ァシスするために前記変成手段に接続されたプリエンフ
ァシスフィルタ手段と、前記変成手段から前記出力端子に供給される信号をディ
エンファシスするために前記出力端子に接続されたディ
エンファシスフィルタ手段とを更に備えることを特徴と
する特許請求の範囲第１４項に記載の情報チャネル。
（９）前記変調装置がダイオードブリッジを有すること
を特徴とする特許請求の範囲第５項に記載の情報チャネ
ル。
（１０）入力信号を受け取るための入力端子と、出力信
号を伝送するための出力端子と、前記入力信号を電流に変換するために前記入力端子に接
続され、かつ出力端子を有する電圧−電流変換手段と、少くとも前記電圧−電流変換手段の前記出力端子に接続
された中央タップを有する１次巻線と２次巻線とを有し
、前記入力端子と前記出力端子との間を電気的に分離す
るための変成手段と、前記入力信号を変調方形波に変調
するために前記１次巻線に接続された方形波変調手段と
、前記１次巻線内の信号によって電磁誘導される前記２
次巻線の信号を整流し、かつ前記出力端子に整流された
前記信号を供給するために、前記２次巻線及び前記出力
端子に接続された整流手段とをれすることを特徴とする
情報チャネル。
（１１）前記方形波変調手段を切換パワーサプライの周
波数に同期化させるための同期化手段を更に備えること
を特徴とする特許請求の範囲第１項に記載の情報チャネ
ル。
（１２）前記方形波変調手段が電気的に分離させるため
の第２変圧手段を有することを特徴とする特許請求の範
囲第１０項に記載の情報チャネル。
（１３）前記同期化手段によって、前記方形波変調手段
が前記切換パワーサプライの周波数の分周波である周波
数で動作することを特徴とする特許請求の範囲第１２項
に記載の情報チャネル。
（１４）信号を伝送するための方法であって、入力信号
を電流に変換する過程と、前記電流を方形波によって変調する過程と、変調された
前記電流を変成器の１次巻線に供給される過程と、変調された前記電流によって前記変成器の２次巻線に電
磁誘導された信号を整流する過程とからなることを特徴
とする信号伝送方法。