JPH02290032A - Manufacture of resin mold type semiconductor device - Google Patents
Manufacture of resin mold type semiconductor deviceInfo
- Publication number
- JPH02290032A JPH02290032A JP1325668A JP32566889A JPH02290032A JP H02290032 A JPH02290032 A JP H02290032A JP 1325668 A JP1325668 A JP 1325668A JP 32566889 A JP32566889 A JP 32566889A JP H02290032 A JPH02290032 A JP H02290032A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- header
- semiconductor device
- orifice plate
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011347 resin Substances 0.000 title claims abstract description 80
- 229920005989 resin Polymers 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 claims description 15
- 238000003780 insertion Methods 0.000 claims description 13
- 230000037431 insertion Effects 0.000 claims description 13
- 238000000465 moulding Methods 0.000 abstract description 13
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 8
- 238000009413 insulation Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000003014 reinforcing effect Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000002689 soil Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は実装時絶縁処置（たとえばマイカー板の介在）
を施すことなく直接金属板等へ実装できるレジンモール
ド型半導体装置（絶縁型半導体装置）を得るための製造
方法に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention provides insulation treatment during mounting (for example, using a mica board)
The present invention relates to a manufacturing method for obtaining a resin mold type semiconductor device (insulated type semiconductor device) that can be directly mounted on a metal plate or the like without performing any process.
従来、半導体装置のバッケージング技術として、量産性
に優れたトランスファレジンモールド（モールド）技術
が多用されている。また、レジンパッケージ型あるいは
レジンモールド型と称する半導体装置の一つとして、電
子材料，１９８１年，１１月号，４２〜４６頁における
横沢等による“パワートランジスタ用封止樹脂”と題す
る文献において論じられるように、絶縁型半導体装置が
知られている。この絶縁型半導体装置は、従来のこの種
（ＴＯ−２２０型）の半導体装置における実装作業の煩
わしさを軽減するべ《開発されたものであって、実装時
、ヘッダに設けられた取付孔に絶縁管を挿入する手間暇
を削減するために取付孔の内周面をレジンで被うととも
に、ヘッダの裏面にマイ力等の絶縁板を介在させて取付
板に半導体装置を固定する手間暇を削減するために、ヘ
ッダの裏面をレジンで被った構造となっている。また、
この絶縁型半導体装置におけるヘッダ裏面側のレジン厚
みは、所望絶縁破壊電圧を維持することを限度として放
熱性を良好とするために、できる限り薄いことが望まし
く、前記文献にも記載されているように、その厚みはた
とえば、０．３５〜０４５ｍｍ程度となっている。さら
に、この絶縁型半導体装置は、ヘッダとレジンとの界面
を伝わって侵入する酸化性物質（水分．酸素等のガス）
の侵入を阻止させるために、出来得る限りのへンダ部分
をレジンで被った構造となっている。BACKGROUND ART Conventionally, transfer resin molding (molding) technology, which has excellent mass productivity, has been widely used as a packaging technology for semiconductor devices. Furthermore, as one type of semiconductor device called a resin package type or a resin mold type, it is discussed in a document titled "Encapsulation Resin for Power Transistors" by Yokozawa et al. in Electronic Materials, November issue, 1981, pages 42-46. Insulated semiconductor devices are known. This insulated semiconductor device was developed to reduce the troublesome mounting work of conventional semiconductor devices of this type (TO-220 type). In order to reduce the time and effort of inserting an insulating tube, the inner peripheral surface of the mounting hole is covered with resin, and an insulating plate such as My Force is placed on the back of the header to reduce the time and effort of fixing the semiconductor device to the mounting plate. In order to reduce the cost, the back side of the header is covered with resin. Also,
The thickness of the resin on the back side of the header in this insulated semiconductor device is desirably as thin as possible in order to maintain the desired breakdown voltage and improve heat dissipation, and as described in the above-mentioned literature. In addition, its thickness is, for example, about 0.35 to 045 mm. Furthermore, in this insulated semiconductor device, oxidizing substances (moisture, gases such as oxygen, etc.) that penetrate through the interface between the header and the resin
In order to prevent the intrusion of foreign matter, the structure is such that as much of the soldering part as possible is covered with resin.
一方、本出願人も同様な絶縁型半導体装置を開発してい
るが、この場合、第７図に示すように、絶縁型半導体装
置はその製造において、ヘソダ１の主面および裏面側に
おけるレジンの充填速度が同等になるようにして良好な
パッケージが行われるようにするため、ヘッダ１の主面
側のパッケージ２のレジン厚さは、チソプ３を被うパッ
ケージ部分は厚く（たとえば、２ｍｍ程度）、ネジ挿入
孔４を有する部分のパッケージの厚さはｍ＜Ｉ：０．６
ｍｍ前後）形成される。なお、図中、５ばリ一ドである
。On the other hand, the present applicant has also developed a similar insulated semiconductor device, but in this case, as shown in FIG. In order to ensure that the filling speed is the same and that good packaging is achieved, the resin thickness of the package 2 on the main surface side of the header 1 is thicker (for example, about 2 mm) in the part of the package that covers the chisop 3. , the thickness of the package at the part with the screw insertion hole 4 is m<I:0.6
(around mm) is formed. Note that in the figure, there is a 5-bar lead.
しかし、ネジ６を挿入するネジ挿入孔４を構成する部分
のレジンの厚さが薄いことは、絶縁型半導体装置を取付
板７にネジ６およびナット８を用いて実装する際、必要
以上の大きな力でネジ６を締め付けたりすると、薄いレ
ジン部分は押し潰されてクラック等が発生したり、部分
的に剥離したりして耐湿性が低下することが本発明者に
よりあきらかとされた。このため、絶縁型半導体装置の
実装時には加減をしてネジ締めをしなければならない等
の注意が必要となる。However, the thinness of the resin in the part that constitutes the screw insertion hole 4 into which the screw 6 is inserted means that when mounting an insulated semiconductor device on the mounting plate 7 using the screw 6 and nut 8, the The inventors have found that when the screws 6 are tightened with force, the thin resin portions are crushed and cracks are generated, or they are partially peeled off, resulting in a decrease in moisture resistance. Therefore, when mounting an insulated semiconductor device, care must be taken, such as adjusting screw tightening.
一方、絶縁型半導体装置の絶縁破壊耐圧の向上の実験分
析検討において、ヘッダ裏面側にレジンの突き当たり部
分が発生すると、このレジンの突き当たり部分は耐絶縁
破壊強度が低くなるということが本発明者によってあき
らかにされた。すなわち、チップが固定されたヘッダの
主面上を流れたレジンがヘッダの裏面（下面）に廻り込
むと、ヘッダの裏面領域で各方向から流れ至ったレジン
が衝突してヘンダ裏面側の空間を埋めることになるが、
このレジンの突き当たり部分は微視的には隙間が存在す
るような状態となり、耐絶縁破壊強度が低くなる。On the other hand, in an experimental analysis study to improve the dielectric breakdown voltage of an insulated semiconductor device, the present inventor found that when a resin abuts portion occurs on the back side of the header, the dielectric breakdown strength of this resin abuts portion decreases. It was made clear. In other words, when the resin flowing on the main surface of the header to which the chip is fixed flows around the back surface (lower surface) of the header, the resin flowing from each direction collides in the back surface area of the header and fills the space on the back side of the header. I will fill it in, but
Microscopically, a gap appears to exist in the abutting portion of the resin, resulting in a low dielectric breakdown strength.
本発明の目的は実装の信転性が高いレジンモールド型半
導体装置の製造方法を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a resin-molded semiconductor device with high mounting reliability.
本発明の他の目的は、耐絶縁破壊強度が高いレジンモー
ルド型半導体装置の製造方法を提供することにある。Another object of the present invention is to provide a method for manufacturing a resin molded semiconductor device with high dielectric breakdown strength.
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、本発明のレジンモールド型半導体装置の製造
方法においては、モールド型の上型にへッダ主面側に向
かい、かつそのヘッダ主面に接することのないように突
出するオリフィス板が設けられ、このモールド型を使用
し、特にそのオリフィス板に向けてレジンを注入するも
のである。That is, in the method for manufacturing a resin-molded semiconductor device of the present invention, an orifice plate is provided on the upper die of the mold that projects toward the main surface of the header and does not come into contact with the main surface of the header. , this mold is used to inject resin particularly towards the orifice plate.
〔作用）
上記した手段によれば、本発明のレジンモールド型半導
体装置の製造方法によれば、チップ固定側と不ジ挿入孔
形成側との間にオリフィス板を配してレジンによるパッ
ケージを形成することから、レジン注入時に、充填され
たレジンがそのオリフィス板にぶつかり、そしてヘッダ
下部主面と下型主面とのわずかなすき間に流れが方向づ
けられる。[Function] According to the above-mentioned means, according to the method of manufacturing a resin molded semiconductor device of the present invention, an orifice plate is disposed between the chip fixing side and the hard insertion hole forming side to form a resin package. Therefore, when resin is injected, the filled resin hits the orifice plate, and the flow is directed through the slight gap between the lower main surface of the header and the main surface of the lower mold.
このため、レジンの未充填を発生させることなく良好な
パッケージを形成できる。Therefore, a good package can be formed without resin being unfilled.
また、本発明では、前記オリフィス板の突出長さが選択
される結果、ヘッダのチップ固定側の主面および裏面に
充填されるレジンの充填速度が調節でき、ヘッダ裏面に
レジンが流れ合って来て相互に衝突して接触する結果生
じてしまうレジンの流れの突き当たり部分が存在しなく
なり、耐絶縁破壊強度が向上する。Further, in the present invention, as a result of selecting the protruding length of the orifice plate, the filling speed of the resin filling the main surface and back surface of the header on the chip fixing side can be adjusted, and the resin flows onto the back surface of the header. There is no longer an abutment area where resin flows collide and come into contact with each other, and the dielectric breakdown strength is improved.
また、本発明では前記オリフィス板の一部をその突出長
さを低くすることによって、パッケージに形成する溝の
端にリブを形成することができ、溝部の機械的強度が向
上するため、実装時のネジの締め付けによる曲げ応力に
対する溝底の薄いパッケージ部分の破壊が起き難くなり
、実装の信頼性向上が達成できる。In addition, in the present invention, by reducing the protrusion length of a part of the orifice plate, ribs can be formed at the ends of the grooves formed in the package, and the mechanical strength of the grooves is improved, so when mounting The thin part of the package at the bottom of the groove is less likely to be damaged by the bending stress caused by tightening the screws, and the reliability of mounting can be improved.
さらに、本発明のオリフィス板の一部の突出長さを低く
する構造にあっては、パッケージ寸法や形状が異なって
も、前記一部のオリフィス板部分の突出長さの選択によ
って、ヘッダ裏面にレジンの突き当たり部分を発生させ
ずにすみ、耐絶縁破壊強度の向上が達成できる。Furthermore, in the structure of the present invention in which the protrusion length of a part of the orifice plate is reduced, even if the package dimensions and shapes are different, the protrusion length of the part of the orifice plate can be selected to reduce the protrusion length on the back side of the header. There is no need to create a butting part of the resin, and it is possible to improve the dielectric breakdown strength.
以下図面を参照して本発明の一実施例について説明する
。An embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例によって製造されたレジンモ
ールド構造の絶縁型半導体装置の斜視図、第２図は本発
明の絶縁型半導体装置の製造方法を示す斜視図、第３図
は第２図の■一■線における部分的な断面図、第４図は
第２図のＩＶ−ＩＶ線における部分的な断面図である。FIG. 1 is a perspective view of an insulated semiconductor device with a resin mold structure manufactured according to an embodiment of the present invention, FIG. 2 is a perspective view showing a method for manufacturing an insulated semiconductor device of the present invention, and FIG. 2 is a partial cross-sectional view taken along line 1--2 in FIG. 2, and FIG. 4 is a partial cross-sectional view taken along line IV--IV in FIG.
この実施例の絶縁型半導体装置（絶縁型パワートランジ
スタ）は、第１図に示されるように、レジンからなるパ
ッケージ２と、このパッケージ２の一端面から突出する
３本のり一ド５とからなっている。前記パッケージ２は
その中間に両端が有限の溝９が設けられている。この溝
９はパッケージ２の幅員方向に沿って設けられ、後述す
るように、チップ取付け（チップ固定）領域とネジ挿入
孔が設けられた領域とを区分けするような位置に設けら
れている。また、前記溝９の両端部分はチップ取付け領
域と同様に厚く形成され、補強部月としてのリブ（補強
部）１２を構成している。また、ネジ取付け側パッケー
ジ部分１０の略中央には、ネジ挿入孔４が設けられてい
る。また、このネジ取付け側パッケージ部分１０にはモ
ールド時に生じてしまう孔１１が存在している。この孔
１１はモールド時にヘッダ１を支持する突子がモールド
後に取り除かれることによって生じることから、ヘッダ
１の主面および裏面側にそれぞれ発生する。実施例では
パッケージ２の主面および裏面にそれぞれ二つの穴が存
在している。The insulated semiconductor device (insulated power transistor) of this embodiment, as shown in FIG. ing. The package 2 is provided with a groove 9 having finite ends at both ends. This groove 9 is provided along the width direction of the package 2, and is provided at a position that separates a chip attachment (chip fixing) area from an area where a screw insertion hole is provided, as will be described later. Further, both end portions of the groove 9 are formed to be thick like the chip mounting area, and constitute ribs (reinforced portions) 12 as reinforcing portions. Further, a screw insertion hole 4 is provided approximately at the center of the screw attachment side package portion 10. In addition, there is a hole 11 formed in the screw mounting side package portion 10 during molding. The holes 11 are formed when the protrusions supporting the header 1 during molding are removed after molding, and therefore are formed on the main surface and the back surface of the header 1, respectively. In the embodiment, there are two holes on the main surface and the back surface of the package 2, respectively.
つぎに、第２図〜第４図を参照しなから、このトランジ
スタの製造方法について説明し、さらに、トランジスタ
の細部について説明する。Next, with reference to FIGS. 2 to 4, a method for manufacturing this transistor will be described, and further details of the transistor will be described.
このトランジスタの組立にあっては、第２図で示すよう
なリードフレーム１３が用いられる。このリードフレー
ムｌ３は放熱性の優れた金属板、たとえば、鉄一ニッケ
ル系合金．銅系合金等の０．１〜０．２５ｎ＋ｍ程度の
厚さの薄い金属板をエッチングあるいはプレス等によっ
て所望パターンに形成するとともに、プレス成型するこ
とによって得られる。すなわち、リードフレーム１３は
細い枠部１４と、この枠部１４の一側から平行に延在す
る３本のリード５を有している。３本のり一ド５は前記
枠部１４と平行に延在する細いダム片１５によって連結
されている。このダム片１５はリードフレームｌ３の取
扱時には補強部材の役割を果たし、レジンモールド時に
は注入されたレジンの流出を防ぐダムの役割を果たす。In assembling this transistor, a lead frame 13 as shown in FIG. 2 is used. This lead frame l3 is made of a metal plate with excellent heat dissipation properties, such as an iron-nickel alloy. It is obtained by forming a thin metal plate of a copper alloy or the like with a thickness of about 0.1 to 0.25 n+m into a desired pattern by etching or pressing, and then press-molding it. That is, the lead frame 13 has a thin frame part 14 and three leads 5 extending in parallel from one side of the frame part 14. The three gates 5 are connected by a thin dam piece 15 extending parallel to the frame portion 14. This dam piece 15 serves as a reinforcing member when handling the lead frame l3, and serves as a dam to prevent the injected resin from flowing out during resin molding.
両側のりード５の先端部分は両側に僅かに張り出して幅
広となり、ワイヤ接続部１６を構成している。ワイヤ接
続部１６の張り出しはパッケージ２のレジン部分に張り
出し部分が喰い込んでパッケージ２からリ一ド５が抜け
ないようにするためである。The tip portions of the leads 5 on both sides slightly protrude to both sides and become wide, forming wire connection portions 16. The purpose of the overhang of the wire connection portion 16 is to prevent the overhang from biting into the resin portion of the package 2 and to prevent the lead 5 from coming off from the package 2.
一方、中央のりード５は下方に一段折れ曲・かり、幅広
のヘッダ１に連結されている。このヘッダ１のリ一ド５
との連結側はチップ（半導体素子）３を固定するチップ
取付領域１７となっている。また、ヘツダ１の他端部分
はその両端から細いアーム１８を有している。このアー
ム１日は途中から階段状に一段高く延在し、モールド時
のヘッダ１のモールド高さを規定する高さ規定片１９と
なっている。なお、一対のアーム１８間の空間部分には
ネジ挿入孔形成用空間２ｏとなっている。On the other hand, the center lead 5 is bent downward one step and connected to the wide header 1. Read 5 of this header 1
The connection side with the chip mounting area 17 serves as a chip mounting area 17 for fixing the chip (semiconductor element) 3. Further, the other end portion of the header 1 has thin arms 18 from both ends thereof. This arm 1 extends one step higher from the middle in a step-like manner, and serves as a height regulating piece 19 that defines the mold height of the header 1 during molding. Note that the space between the pair of arms 18 is a space 2o for forming a screw insertion hole.
このようなリードフレーム１３を用いてトランジスタを
組み立てる場合には、第２図に示すように、リードフレ
ーム１３のチップ取付領域（チッブ固定領域）１７にチ
ップ３が最初に固定される。When assembling a transistor using such a lead frame 13, the chip 3 is first fixed in a chip mounting area (chip fixing area) 17 of the lead frame 13, as shown in FIG.
つぎに、チンプ３の電極と各リード５とぱワイヤ２１で
接続される。その後、このリードフレーム１３は、第３
図および第４図に示されるように、モールド型２２の上
型２３と下型２４との間に扶持される。上型２３と下型
２４とによって形成されるキャビティ２５内には、リー
ドフレームｌ３のダム片１５よりも先端となる部分、す
なわち、ヘッダ１，ワイヤ接続部１６等が納まる。そし
て、ヘッダ１端に位置するゲート２６から溶けたレジン
２７がキャビティ２５内に圧入される。Next, the electrodes of the chimp 3 and each lead 5 are connected by a wire 21. After that, this lead frame 13
As shown in the figure and FIG. 4, the mold 22 is supported between the upper mold 23 and the lower mold 24. In the cavity 25 formed by the upper mold 23 and the lower mold 24, the portion of the lead frame l3 that is further distal than the dam piece 15, that is, the header 1, the wire connection portion 16, etc., is accommodated. Then, melted resin 27 is press-fitted into the cavity 25 through the gate 26 located at the end of the header 1.
この際、レジン２７はヘッダ１の裏面側にも確実に注入
する必要があることから、ヘッダ１から延在する高さ規
定片１９は上型２３および下型２４から突出する支持突
子２８．２９によって支持される。キャビティ２５の底
面とヘッダ１の裏面との間隔は、製造された絶縁型トラ
ンジスタが所望の耐絶縁破壊電圧を維持できるように、
たとえば、０．４ｍｍとなっている。また、一対のアー
ム１８間のキャビティ２５部分には円柱体３０が位置し
ている。この円柱体３０はモールド型２２の上型２３あ
るいは下型２４の一方あるいは両方に分けて設けられて
いる（この実施例では円柱体３０は上型２３に設けられ
ている。）。この円柱体３０が位置する部分はモールド
後には、ネジ挿入孔４となる。したがって、モールド時
、前記ネジ挿入孔４の内周には耐絶縁破壊層が形成され
るように、この円柱体３０はヘッダ１の何れの部分にも
接触しないようになっている。また、その離反距離はへ
ッダ１の裏面に形成されるレジン２７の厚さと同一ある
いはそれ以上厚くなっている。At this time, since it is necessary to reliably inject the resin 27 also into the back side of the header 1, the height regulating piece 19 extending from the header 1 is connected to the support protrusion 28 which protrudes from the upper mold 23 and the lower mold 24. Supported by 29. The distance between the bottom surface of the cavity 25 and the back surface of the header 1 is set so that the manufactured insulated transistor can maintain a desired dielectric breakdown voltage.
For example, it is 0.4 mm. Further, a cylindrical body 30 is located in a portion of the cavity 25 between the pair of arms 18. This cylindrical body 30 is provided separately in one or both of the upper mold 23 and the lower mold 24 of the mold die 22 (in this embodiment, the cylindrical body 30 is provided in the upper mold 23). The portion where this cylindrical body 30 is located becomes the screw insertion hole 4 after molding. Therefore, during molding, the cylindrical body 30 does not come into contact with any part of the header 1 so that a dielectric breakdown resistant layer is formed on the inner periphery of the screw insertion hole 4. Further, the separation distance is equal to or thicker than the thickness of the resin 27 formed on the back surface of the header 1.
一方、この実施例では、第４図に示すように、前記ヘツ
ダ１の主面側中央に対応するキャビティ２５部分にレジ
ン２７の流れ抵抗が大きくなるような絞り部３１が設け
られている。この絞り部３ｌは上型２３に突出形成され
た板状のオリフィス板３２の先端（下端）とヘッダ１の
主面とによって形成されている。また、第３図に示すよ
うに、このオリフィス板３２はキャビティ２５の両側部
分には、たとえば、数ｍｍの幅に渡って設けられていな
い。すなわち、この部分ではオリフィス板３２の突出長
さは零となっている。このオリフィス板３２が設けられ
ていない部分ぱレジン２７が注入され、リブ１２を構成
ずるようになる。前記絞り部３１の開口高さは、ヘッダ
１の裏面側の空間に比較してヘッダ１の主面側の空間が
遥かに大きいことから、ヘッダ１の主面側には大量にレ
ジン２７を流し込む必要があるため、ヘッダ１の裏面に
おける空間の高さ（厚さ）のＯ、４ｍｍよりも大きくな
るが、ヘソダ１の裏面側にレジン２７が充満しないうち
に、ヘッダ１の主面側に流れ込んだレジン２７がヘツダ
１の裏面側に流れ込むことのないように、絞り部３１で
流入するレジン２７の流れを規定する必要がある。On the other hand, in this embodiment, as shown in FIG. 4, a constriction part 31 is provided in a portion of the cavity 25 corresponding to the center of the main surface of the header 1 to increase flow resistance of the resin 27. The constricted portion 3l is formed by the tip (lower end) of a plate-shaped orifice plate 32 protrudingly formed on the upper mold 23 and the main surface of the header 1. Further, as shown in FIG. 3, the orifice plate 32 is not provided on both sides of the cavity 25 over a width of, for example, several millimeters. That is, in this portion, the protruding length of the orifice plate 32 is zero. The partial resin 27 without the orifice plate 32 is injected to form the ribs 12. The opening height of the aperture section 31 is that the space on the main surface side of the header 1 is much larger than the space on the back surface side of the header 1, so a large amount of resin 27 is poured into the main surface side of the header 1. Because of this, the height (thickness) of the space on the back surface of the header 1 becomes larger than 4 mm, but before the resin 27 fills the back surface of the header 1, it flows into the main surface of the header 1. In order to prevent the resin 27 from flowing into the back side of the header 1, it is necessary to regulate the flow of the resin 27 at the constriction part 31.
したがって、このモールド型２２によれば、ヘッダ１の
裏面側全域にレジン２７が流れ込んだ時点では、ヘンダ
１の主面側には引き続いてレジン２７が流入し続ける状
態にある。この結果、絶縁破壊が生しては困るヘッダ１
の裏面側のレジン部分には、レジン２７が流れ合って来
て相互に衝突して接触してできるレジン２７の流れの突
き当たり部分が存在しなくなる。Therefore, according to this mold 22, when the resin 27 has flowed into the entire back surface side of the header 1, the resin 27 continues to flow into the main surface side of the hender 1. As a result, the header 1, which should not suffer dielectric breakdown,
In the resin portion on the back surface side, there is no longer an abutting portion of the flow of resin 27, which is formed when the resin 27 flows and collides with each other and comes into contact with each other.
このレジンの流れの突き当たり部分は、微視的にはその
衝突界面は隙間が存在するような状態となり、耐絶縁性
の信顛性は低いことが本発明者によって明らかとされて
いる。The inventor of the present invention has clarified that microscopically, the collision interface is in a state where a gap exists at the part where the flow of resin hits, and the reliability of the insulation resistance is low.
つぎに、モールドが終了した後は、リードフレーム１３
の不用となる部分、すなわち、ダム片１５、枠部１４は
切断除去され、第１図に示されるようなトランジスタ（
レジンモールド構造の絶縁型半導体装置）が製造される
。Next, after the molding is completed, the lead frame 13
The unnecessary parts, ie, the dam piece 15 and the frame part 14, are cut off and removed to form a transistor (as shown in FIG. 1).
An insulated semiconductor device with a resin mold structure is manufactured.
このような実施例によれば、つぎのような効果が得られ
る。According to such an embodiment, the following effects can be obtained.
（１）本発明の絶縁型半導体装置（レジンモールド型半
導体装置）の製造方法によれば、パッケージ形成時、上
型にオリフィス板が設けられたモールド型が使用される
ため、ヘッダ主面のチップ取付領域側へのレジンの充填
速度は所望の速度となり、ヘッダ裏面にレジンの流れの
突き当たり部分を発生させずにかつ未充填を生じさせる
ことなくモールドを行うことができるという効果が得ら
れる。(1) According to the method for manufacturing an insulated semiconductor device (resin molded semiconductor device) of the present invention, when forming a package, a mold with an orifice plate provided on the upper mold is used, so the chip on the main surface of the header is The filling speed of the resin to the attachment area side becomes a desired speed, and an effect can be obtained that molding can be performed without creating an abutting part of the resin flow on the back surface of the header and without causing unfilled parts.
（２）上記（１）により、本発明の絶縁型半導体装置の
製造方法によれば、製造された絶縁型半導体装置にあっ
ては、薄いヘッダ裏面に耐絶縁性の信軌性が低いレジン
の流れの突き当たり部分が存在しないことと、レジンの
充填状態が良好であることから、耐絶縁破壊強度の向上
が達成できるという効果が得られる。(2) According to the above (1), according to the method for manufacturing an insulated semiconductor device of the present invention, in the manufactured insulated semiconductor device, a resin with insulation resistance and low reliability is used on the back surface of the thin header. Since there is no flow abutting part and the resin filling condition is good, the effect of improving dielectric breakdown strength can be achieved.
（３）上記（１）により、本発明の絶縁型半導体装置の
製造方法によれば、製造された絶縁型半導体装置にあっ
ては、薄いヘッダ裏面にレジンの流れの突き当たり部分
が存在しないことと、レジンの充填状態が良好であるこ
とから、耐湿性も高くなるという効果が得られる。(3) According to the above (1), according to the method for manufacturing an insulated semiconductor device of the present invention, in the manufactured insulated semiconductor device, there is no part where the resin flow hits on the back surface of the thin header. Since the filling state of the resin is good, the effect of increasing moisture resistance can be obtained.
（４）上記（１）により、本発明の絶縁型半導体装置の
製造方法によれば、上型にオリフィス板が設けられたモ
ールド型が使用されるため、ネジ挿入孔が設けられたバ
ッケージ部分のレジンの厚さは、従来に比較して厚くな
ることから、パワートランジスタの実装時、ネジを強く
締め付けても、レジン部分は締付力によって押し潰され
て、クランクが発生したりあるいはレジンが剥離したり
することがなく、実装の信頼性が高くなるという効果が
得られる。(4) According to (1) above, according to the method for manufacturing an insulated semiconductor device of the present invention, a mold in which an orifice plate is provided on the upper mold is used, so that the package portion provided with the screw insertion hole is The thickness of the resin is thicker than before, so even if you tighten the screws strongly when mounting a power transistor, the resin part will be crushed by the tightening force, resulting in cranking or peeling of the resin. This has the effect of increasing the reliability of the implementation.
（５）本発明の絶縁型半導体装置の製造によれば、パッ
ケージには溝が設けられるが、この溝の溝端にリプが設
けられる構造となっていることから、このリブが機械的
補強部材として作用するため、溝が位置するレジン部分
の強度が向上し、実装条件の悪い場所への実装において
もネジの締め付けによってレジン部分が損傷するような
ことはなくなり、実装の信頼性が高くなるという効果が
得られる。たとえば、パッケージの下面の両側部分にリ
ードと平行にそれぞれ１００μｍの直径のピアノ線を置
き、ネジを１０ｋｇ−ｃｍの締め付けトルクで締め付け
ても前記溝に沿うパッケージ部分にクラックは発生しな
いことが実験により確められた。(5) According to the manufacturing of the insulated semiconductor device of the present invention, the package is provided with a groove, and since the structure is such that a lip is provided at the end of the groove, this rib serves as a mechanical reinforcing member. As a result, the strength of the resin part where the groove is located is improved, and even when mounting in places with poor mounting conditions, the resin part will not be damaged by tightening the screws, increasing the reliability of mounting. is obtained. For example, experiments have shown that even if piano wires with a diameter of 100 μm are placed parallel to the leads on both sides of the bottom of the package and the screws are tightened with a tightening torque of 10 kg-cm, no cracks will occur in the part of the package along the grooves. Confirmed.
（６）上記（４）および（５）から、本発明の方法によ
って製造された絶縁型半導体装置はその実装時、ネジの
締付にそれほど注意を払わなくとも良くなることから、
実装作業性の向上が図れるという効果が得られる。(6) From (4) and (5) above, the insulated semiconductor device manufactured by the method of the present invention does not require much attention to tightening screws when it is mounted.
This has the effect of improving mounting workability.
（７）本発明によれば、特に第４図および第６図から明
らかなように、上型２３には、ウィヤ２１が接続された
半導体チップ３（ただし、第６図はワイヤを省略）とゲ
ート２６との間に位置された部分にヘッダ１の上土面側
に向がってオリフィス板３２が突出して設けられている
ため、ゲート２６からのレジン注入（高圧注入）の際に
そのオリフィス板３１が壁となって半導体チップ３に接
続されたワイヤ２１のワイヤ流れやそれによるワイヤ同
士あるいはチップ主面へのワイヤタッチを防止すること
ができる。(7) According to the present invention, as is particularly clear from FIGS. 4 and 6, the upper die 23 includes the semiconductor chip 3 to which the wire 21 is connected (however, the wire is omitted in FIG. 6). Since an orifice plate 32 is provided in a portion located between the gate 26 and the header 1 so as to protrude toward the upper soil surface side, the orifice plate 32 is provided in a portion located between the gate 26 and the orifice plate 32 so that the orifice plate 32 protrudes toward the upper soil surface side of the header 1. The plate 31 serves as a wall to prevent the wires 21 connected to the semiconductor chip 3 from flowing and from touching each other or the main surface of the chip.
（８）上記（１）〜（７）により、本発明によれば、耐
湿性．耐絶縁性が優れかつ実装の信頬性が高いパワート
ランジスタを製造することができるという相乗効果が得
られる。(8) According to the above (1) to (7), according to the present invention, moisture resistance. A synergistic effect can be obtained in that a power transistor with excellent insulation resistance and high mounting reliability can be manufactured.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、第５図に示さ
れるように、前記パッケージ２の上面に設ける溝９の端
のリブ（補強部）１２は、その高さが溝９の底面とパッ
ケージ２上面との間の高さとなっている。このリブ１２
の高さは、絶縁型半導体装置の製造におけるレジンによ
るパッケージングの際、上型に設けるオリフィス板の一
部、この場合ではオリフィス板両端の一部の突出長さを
他の部分よりも小さくすることによって形成できる。す
なわち、このオリフィス板の一部の突出長さの調節選択
によって、レジン２７が通遇する絞り部３１の条件が変
化する。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, as shown in FIG. 5, the rib (reinforcement part) 12 at the end of the groove 9 provided on the top surface of the package 2 has a height equal to the height between the bottom surface of the groove 9 and the top surface of the package 2. ing. This rib 12
When packaging with resin in the manufacture of insulated semiconductor devices, the height of the part of the orifice plate provided on the upper mold, in this case, the length of the part of the orifice plate at both ends, is made smaller than the other parts. It can be formed by That is, by adjusting and selecting the protruding length of a portion of the orifice plate, the conditions of the constricted portion 31 that the resin 27 passes through change.
したがって、品種が変わってパッケージ寸法が異なった
り、あるいはパッケージ形状が変わった場合でも、オリ
フィス板３２の全体での突出長さを変化させずに、この
オリフィス板３２の一部の突出長さの選択変更で、レジ
ンの流れの突き当たり部分のヘッダ裏面での発生を常に
防止できることになり、耐絶縁破壊強度の向上を図るこ
とができまた、以上で説明した実施例において、リブ１
２の形状は、立方体又は直方体で構成されているが、そ
れには限定されず、台形状円弧状であってもよい。Therefore, even if the product type changes and the package dimensions or package shape changes, the protrusion length of a part of the orifice plate 32 can be selected without changing the overall protrusion length of the orifice plate 32. With this change, it is possible to always prevent the resin flow from occurring on the back side of the header at the abutting part, and it is possible to improve the dielectric breakdown strength.
The shape of No. 2 is a cube or a rectangular parallelepiped, but is not limited thereto, and may be a trapezoidal arc shape.
第６図は本発明の他の実施例による絶縁型半導体装置（
レジンモールド型半導体装置）を示す斜視図である。こ
の実施例の絶縁型半導体装置においては、前記溝９はバ
ンケージ２の全幅に亘って設けられていて、特に補強部
（リブ）１２は設けられていない。この絶縁型半導体装
置は実装条件が比較的良好な場合有効である。すなわち
、絶縁型半導体装置を取り付ける取付板の平坦性が良好
である場合には、ネジ挿入孔４に挿入したネジを強く締
め付けても、前記取付板が平坦であることから、ヘツダ
１やチップ３に強い応力は作用せず、チップ３のヘッダ
１からの剥離，チップクランク，溝９でのバソケージ部
分でのクランク発生は起きない。FIG. 6 shows an insulated semiconductor device (
FIG. 2 is a perspective view showing a resin molded semiconductor device. In the insulated semiconductor device of this embodiment, the groove 9 is provided over the entire width of the bankage 2, and no reinforcing portion (rib) 12 is provided. This insulated semiconductor device is effective when the mounting conditions are relatively good. In other words, if the flatness of the mounting plate on which the insulated semiconductor device is mounted is good, even if the screw inserted into the screw insertion hole 4 is strongly tightened, the header 1 and the chip 3 will not be attached because the mounting plate is flat. No strong stress is applied to the chip 3, and no peeling of the chip 3 from the header 1, no chip cranking, and no cranking occurs at the basso cage portion of the groove 9.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である絶縁型半導体装置の
製造技術に適用した場合について説明したが、それに限
定されるものではなく、たとえば、前記同様の構造をし
た集積回路装置の製造技術などに適用できる。The above explanation has mainly been about the case where the invention made by the present inventor is applied to the manufacturing technology of an insulated semiconductor device, which is the background field of application, but the invention is not limited thereto. It can be applied to manufacturing technology of integrated circuit devices having the structure of
〔発明の効果］
本廓において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。[Effects of the Invention] A brief explanation of the effects obtained by typical inventions disclosed in this section is as follows.
本発明の絶縁型半導体装置（レジンモールド型半導体装
置）の製造方法によれば、パッケージの際用いるモール
ド型において、チップが固定されたヘッダ主面側へのレ
ジンの充填速度を調節するために、モールド型の上型に
オリフィス板が設けられる。これにより、耐絶縁性の信
頼性が低いレジンの流れの突き当たり部分をヘッダ裏面
に設けることなくレジンの充填ができることから、耐絶
縁破壊強度が向上するとともに、ネジ取付け側パッケー
ジ部分の厚さを厚くでき、また、必要に応じてオリフィ
ス板に対応して形成される溝端にリブを設けることがで
きるため、機械強度が向上し、実装の信幀性が高くなる
。According to the method for manufacturing an insulated semiconductor device (resin molded semiconductor device) of the present invention, in the mold used for packaging, in order to adjust the filling speed of resin to the main surface side of the header to which the chip is fixed, An orifice plate is provided on the upper die of the mold. As a result, resin can be filled without providing a part on the back of the header where the flow of resin, which has low insulation reliability, hits, improving dielectric breakdown strength and increasing the thickness of the package part on the screw mounting side. In addition, since ribs can be provided at the ends of the groove formed in correspondence with the orifice plate if necessary, the mechanical strength is improved and the reliability of mounting is increased.
第１図は本発明の一実施例によって製造された絶縁型半
導体装置の斜視図、
第２図は本発明の絶縁型半導体装置の製造方法を示す斜
視図、
第３図は第２図の■−■線における部分的な断面図、
第４図は第２図のＩ’ｌ−ＩＶ線における部分的な断面
図、
第５図は本発明の他の実施例による絶縁型半導体装置の
斜視図、
第６図は本発明の他の実施例による絶縁型半導体装置の
斜視図、
第７図は従来の絶縁型半導体装置の概要を示す断面図で
ある。
１・・・ヘッダ、２・・・パッケージ、３・・・チップ
、４・・・ネジ挿入孔、５・・・リード、６・・・ネジ
、７・・・取付板、８・・・ナット、９・・・溝、１０
・・・ネジ取付け側バッケージ部分、１１・・・孔、１
２・・・リブ、１３・・・リードフレーム、１４・・・
枠部、１５・・・ダム片、１６・・・ワイヤ接続部、１
７・・・チップ取付領域、１８・アーム、１９・・・高
さ規定片、２０・・・ネジ挿入孔形成用空間、２１・・
・ワイヤ、２２・・・モールド型、２３・・・上型、２
４・・・下型、２５・・・キャビティ、２６・・・ゲー
ト、２７・・・レジン、２８ ２９・・・支持突子、３
０・・・円柱体、３１・・・絞り部、３２・・・オリフ
ィス板。FIG. 1 is a perspective view of an insulated semiconductor device manufactured according to an embodiment of the present invention, FIG. 2 is a perspective view showing a method for manufacturing an insulated semiconductor device of the present invention, and FIG. 4 is a partial sectional view taken along line I'l-IV in FIG. 2; FIG. 5 is a perspective view of an insulated semiconductor device according to another embodiment of the present invention. , FIG. 6 is a perspective view of an insulated semiconductor device according to another embodiment of the present invention, and FIG. 7 is a sectional view showing an outline of a conventional insulated semiconductor device. 1... Header, 2... Package, 3... Chip, 4... Screw insertion hole, 5... Lead, 6... Screw, 7... Mounting plate, 8... Nut , 9... Groove, 10
...Screw installation side bag part, 11...hole, 1
2... Rib, 13... Lead frame, 14...
Frame portion, 15... Dam piece, 16... Wire connection portion, 1
7... Chip mounting area, 18... Arm, 19... Height regulation piece, 20... Space for forming screw insertion hole, 21...
・Wire, 22...Mold mold, 23...Upper mold, 2
4... Lower mold, 25... Cavity, 26... Gate, 27... Resin, 28 29... Support protrusion, 3
0... Cylindrical body, 31... Throttle part, 32... Orifice plate.
Claims (1)
にチップが主面に固定されかつネジ挿入孔形成用空間領
域を有するヘッダを浮かせ、かつ前記モールド型によっ
て形成されるゲートからレジンをキャビティ内に注入し
て、前記ヘッダの主面側および裏面側にレジンを充填し
、前記ヘッダをレジンからなるパッケージで被うレジン
モールド型半導体装置の製造方法であって、前記上型に
ヘッダ主面側に向かい、かつそのヘッダ主面に接するこ
とのないように突出するオリフィス板が配設され、前記
オリフィス板に向けてレジンを注入することを特徴とす
るレジンモールド型半導体装置の製造方法。1. Float a header with a chip fixed on its main surface and having a space for forming a screw insertion hole in a cavity formed by a lower mold and an upper mold, and pour resin from the gate formed by the mold. A method for manufacturing a resin-molded semiconductor device, in which resin is injected into a cavity to fill the main surface side and back surface side of the header, and the header is covered with a package made of resin, the header main surface being injected into the upper mold. A method for manufacturing a resin mold type semiconductor device, characterized in that an orifice plate is disposed that protrudes toward the surface side and does not come into contact with the main surface of the header, and resin is injected toward the orifice plate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325668A JPH02290032A (en) | 1989-12-14 | 1989-12-14 | Manufacture of resin mold type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325668A JPH02290032A (en) | 1989-12-14 | 1989-12-14 | Manufacture of resin mold type semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12516384A Division JPS615529A (en) | 1984-06-20 | 1984-06-20 | Insulated semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02290032A true JPH02290032A (en) | 1990-11-29 |
| JPH0512853B2 JPH0512853B2 (en) | 1993-02-19 |
Family
ID=18179382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325668A Granted JPH02290032A (en) | 1989-12-14 | 1989-12-14 | Manufacture of resin mold type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02290032A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5368805A (en) * | 1992-03-24 | 1994-11-29 | Fuji Electric Co., Ltd. | Method for producing resin sealed type semiconductor device |
| JP2016082065A (en) * | 2014-10-16 | 2016-05-16 | 新電元工業株式会社 | Method of manufacturing semiconductor device, semiconductor device, metal mold and lead frame |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758771U (en) * | 1980-09-25 | 1982-04-07 | ||
| JPS5983052U (en) * | 1982-11-29 | 1984-06-05 | 日本電気ホームエレクトロニクス株式会社 | semiconductor equipment |
-
1989
- 1989-12-14 JP JP1325668A patent/JPH02290032A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758771U (en) * | 1980-09-25 | 1982-04-07 | ||
| JPS5983052U (en) * | 1982-11-29 | 1984-06-05 | 日本電気ホームエレクトロニクス株式会社 | semiconductor equipment |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5368805A (en) * | 1992-03-24 | 1994-11-29 | Fuji Electric Co., Ltd. | Method for producing resin sealed type semiconductor device |
| JP2016082065A (en) * | 2014-10-16 | 2016-05-16 | 新電元工業株式会社 | Method of manufacturing semiconductor device, semiconductor device, metal mold and lead frame |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0512853B2 (en) | 1993-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070138624A1 (en) | Semiconductor device | |
| KR20030078690A (en) | Resin-molded device and manufacturing apparatus thereof | |
| JP2005191071A (en) | Semiconductor device | |
| JPH11145362A (en) | Bending and forming method in manufacture of exposed lead frame for semiconductor device | |
| KR930007518B1 (en) | Semiconductor device | |
| JPH02290032A (en) | Manufacture of resin mold type semiconductor device | |
| JPS615529A (en) | Insulated semiconductor device | |
| JP4416140B2 (en) | Resin-sealed semiconductor device | |
| US20200294896A1 (en) | Lead Frame Stabilizer for Improved Lead Planarity | |
| JPS6167943A (en) | Insulation-type semiconductor device and mold for manufacturing the same | |
| JP3072632B2 (en) | Piezoelectric oscillator | |
| JPS62193159A (en) | Insulating type semiconductor device and molding tool thereof | |
| JPS6127909B2 (en) | ||
| JPS6322677Y2 (en) | ||
| JPS6180845A (en) | Semiconductor device | |
| JPS61208242A (en) | Semiconductor device | |
| JP3920753B2 (en) | Semiconductor device and electronic device incorporating the same | |
| JPS615555A (en) | Insulating type semiconductor device | |
| JPH0349399Y2 (en) | ||
| JPS647496B2 (en) | ||
| JP2963832B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JPS61198658A (en) | Resin-sealed semiconductor device | |
| JPH04277660A (en) | Integrated circuit package | |
| JP2817815B2 (en) | Method for manufacturing resin-encapsulated electronic component | |
| JP3185354B2 (en) | Method for manufacturing semiconductor device and resin sealing device for semiconductor device |