JPH02287663A - Bus control system - Google Patents
Bus control systemInfo
- Publication number
- JPH02287663A JPH02287663A JP11025389A JP11025389A JPH02287663A JP H02287663 A JPH02287663 A JP H02287663A JP 11025389 A JP11025389 A JP 11025389A JP 11025389 A JP11025389 A JP 11025389A JP H02287663 A JPH02287663 A JP H02287663A
- Authority
- JP
- Japan
- Prior art keywords
- arbitration level
- arbitration
- bus
- local bus
- bus arbiter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 13
- 238000010276 construction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアービトレーションレベルによってバスの使用
権を決定する計算機システムにおける同一のアービトレ
ーションレベルを有する周辺装置インターフェース用ボ
ードを計算機本体に接続することを可能にするバス制御
方式に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention makes it possible to connect peripheral device interface boards having the same arbitration level to a computer main body in a computer system that determines the right to use a bus based on the arbitration level. This relates to a bus control method for
周辺装置インターフェース用ボードが持つアービトレー
ションレベルによってバスの使用権を決定する計算機シ
ステムでは、ある周辺装置インターフェース用ボードは
他の周辺装置インターフェース用ボードとは異なるアー
ビトレーションレベルを持ち、アービトレーションフェ
ーズにおいてバスの使用権を決定する際に、より高いア
ービトレーションレベルを有する周辺装置インターフェ
ース用ボードがバスの使用権を獲得し、計算機のバスを
使用する。In a computer system where the right to use the bus is determined by the arbitration level of the peripheral device interface board, a certain peripheral device interface board has a different arbitration level from other peripheral device interface boards, and the right to use the bus is determined in the arbitration phase. The peripheral interface board with the higher arbitration level wins the bus and uses the computer's bus.
上述した従来のアービトレーションレベルを用いたバス
制御方式では、アービトレーションレベルの異なる周辺
装置インターフェース用ボードを計算機に接続する際に
は問題は発生しない。しかし、アービトレーションレベ
ルで周辺装置インク−フェース用ボードのバス使用権を
決定するので、アービトレーションレベルが同一の周辺
装置インターフェース用ボードを複数接続するとアービ
トレーションレベルの競合が発生し、正常な動作が得ら
れないという問題がある。With the above-described conventional bus control method using arbitration levels, no problem occurs when peripheral device interface boards with different arbitration levels are connected to a computer. However, since the arbitration level determines the right to use the bus for peripheral device interface boards, if multiple peripheral device interface boards with the same arbitration level are connected, arbitration level conflict will occur and normal operation will not be achieved. There is a problem.
本発明のバス制御方式の構成は、アービトレーションバ
スとローカルバスアービタとを有し、バスの制御を行な
う計算機システムにおいて、周辺装置インターフェース
用ボード上のバスアービタの作動・停止を制御するロー
カルバスアービタ機能制御機構と、各アービトレーショ
ンレベルの使用・未使用状態を管理し、アービトレーシ
ョンレベルの競合を回避するアービトレーション管理手
段とを含んで構成されることを特徴とする。The configuration of the bus control method of the present invention is such that, in a computer system that has an arbitration bus and a local bus arbiter and controls the bus, the local bus arbiter function control controls activation and deactivation of the bus arbiter on a peripheral device interface board. The present invention is characterized in that it includes a mechanism, and arbitration management means that manages the used/unused state of each arbitration level and avoids arbitration level conflicts.
次に、本発明について説明する。 Next, the present invention will be explained.
第1図は本発明の一実施例の動作の流れを示すブロック
図であり、1aは計算機のバスを使用するプログラム、
1bはアービトレーションレベル管理テーブル、ICは
アービトレーションレベル管理手段、1dは周辺装置イ
ンターフェースボード用のローカルバスアービタ、1e
はローカルバスアービタの機能を有効あるいは無効にす
るローカルバスアービタ機能制御機構、1fはローカル
バスアービタ機能制御機構管理手段である。第2図〜第
4図は第1図の各処理の実行フローチャートである。FIG. 1 is a block diagram showing the flow of operation of an embodiment of the present invention, in which 1a is a program that uses a computer bus;
1b is an arbitration level management table, IC is an arbitration level management means, 1d is a local bus arbiter for a peripheral device interface board, 1e
1f is a local bus arbiter function control mechanism that enables or disables the function of the local bus arbiter, and 1f is a local bus arbiter function control mechanism management means. 2 to 4 are execution flowcharts of each process in FIG. 1.
次に、第2図を見ると、計算機のバスを使用するプログ
ラムla(以後、プログラム1aと記す)は、ステップ
2aにおいて、プログラム1aの使用するアービトレー
ションレベルに関する情報をアービトレーションレベル
管理手段ICに通知する。その通知がバス使用通知かバ
ス解放通知かによってバス使用処理(ステップ2b)と
、バス解放処理(ステップ2b)に分岐する。Next, looking at FIG. 2, in step 2a, program la (hereinafter referred to as program 1a) that uses the computer bus notifies the arbitration level management means IC of information regarding the arbitration level used by program 1a. . Depending on whether the notification is a bus usage notification or a bus release notification, the process branches into a bus usage process (step 2b) and a bus release process (step 2b).
次に、第3図を見ると、バス使用処理ではステップ3a
においてアービトレーションレベル管理テーブル1bを
通知されたアービトレーションレベルをキーとして検索
し、そのアービトレーションレベルが現在使用されてい
るかどうかを調べる。通知されたアービトレーションレ
ベルが未使用かどうかによって、ステップ3bで処理を
分岐し、通知されなアービトレーションレベルが未使用
の場合には、アービトレーションレベル管理テーブル1
bに、通知されたアービトレーションレベルが使用中で
あるように情報を更新しくステップ3C)、ステップ3
dで、ローカルバスアービタ機能制御機構を制御し、目
的の周辺装置インターフェース用ボードのローカルバス
アービタの機能が有効になるように、ローカルバスアー
ビタ機能制御機構管理手段に対し指示を出す。!!L後
にステップ3eにおいて、プログラム1aにバス使用許
可通知を出す。Next, looking at Figure 3, in the bus usage process step 3a
Then, the arbitration level management table 1b is searched using the notified arbitration level as a key, and it is determined whether the arbitration level is currently being used. Depending on whether the notified arbitration level is unused, the process branches to step 3b. If the notified arbitration level is unused, arbitration level management table 1 is
b, update the information so that the notified arbitration level is in use.Step 3C), Step 3
In step d, the local bus arbiter function control mechanism is controlled and an instruction is issued to the local bus arbiter function control mechanism management means so that the local bus arbiter function of the target peripheral device interface board is enabled. ! ! After L, in step 3e, a bus use permission notification is issued to the program 1a.
これに対して、プログラム1aによって通知されたアー
ビトレーションレベルが現在使用中の場合には、プログ
ラム1aに対し、バス使用禁止通知を出す(ステップ3
f)。On the other hand, if the arbitration level notified by program 1a is currently in use, a bus use prohibition notification is issued to program 1a (step 3).
f).
このような処理により、現在使用中のアービトレーショ
ンレベルが、他の同一のアーとl〜レーションレベルを
有する周辺装置インターフェース用ボードとのアービト
レーションレベルの競合によるバスアービトレーション
フェーズの誤動作を防ぐ。This process prevents malfunctions in the bus arbitration phase due to competition between the currently used arbitration level and another peripheral device interface board having the same arbitration level.
次に、第4図を見ると、プログラム1aによってバス解
放要求が行われたとき、バス解放処理ではステップ4a
において、アービトレーションレベル管理テーブル中の
、プログラム1aに通知されたアービトレーションレベ
ルが未使用であるように情報を更新し、ステップ4bに
おいて、ローカルバスアービタ機能制御機構を制御し、
目的の周辺装置インターフェース用ボードのローカルバ
スアービタの機能が無効になるようにローカルバスアー
ビタ機能制御機構管理手段に対し指示を出す。このよう
な処理により同一のアービトレーションレベルを有する
他の周辺装置インターフェース用ボードが計算機のバス
を使用できる状態にする。Next, looking at FIG. 4, when a bus release request is made by program 1a, in the bus release process step 4a
In step 4b, update the information in the arbitration level management table so that the arbitration level notified to the program 1a is unused; in step 4b, control the local bus arbiter function control mechanism;
An instruction is issued to the local bus arbiter function control mechanism management means to disable the local bus arbiter function of the target peripheral device interface board. This processing allows other peripheral device interface boards having the same arbitration level to use the computer bus.
以上説明したように本発明は、同一アービトレ−ジョン
レベルを有する複数の周辺装置インターフェース用ボー
ドを同時に計算機に接続し、制御することを可能とする
ことにより、計算機システムの周辺装置拡張性に対する
アービトレーションレベルからみた制限事項を回避する
ことができ、より柔軟な計算機システムを構築すること
ができるどういう効果がある。As explained above, the present invention improves the arbitration level for peripheral device expandability of a computer system by making it possible to simultaneously connect and control a plurality of peripheral device interface boards having the same arbitration level to a computer. The effect of this is that it is possible to avoid certain limitations and build a more flexible computer system.
第1図は本発明の一実施例の動作の流れを示すブロック
図、第2図〜第4図は第1図の各処理の概要を示す流れ
図である。
1a・・・計算機のバスを使用するプログラム、1b・
・・アービトレーションレベル管理テーブル、1c・・
・アービトレーションレベル管理手段、1d・・・周辺
装置インターフェース用ボードのローカルバスアービタ
、1e・・・周辺装置インターフェース用ボードのロー
カルバスアービタの機能を有効あるいは無効にするロー
カルバスアービタ機能制御機構、1f・・・ローカルバ
スアービタ機能制御機構管理手段、2a・・・プログラ
ム1aの通知がバス使用通知かバス解放通知かを判断す
る処理手段、2b・・・バス使用処理手段、2c・・・
バス解放処理手段、3a・・・アービトレーションレベ
ル管理テーブル更新手段、3b・・・ローカルバスアー
ビタ機能制御機構管理手段、3e・・・バス使用許可通
知手段、3f・・・バス使用禁止通知手段、4a・・・
アービトレーションレベル管理テーブル更新手段、4b
・・・ローカルバスアービタ機能制御機構管理手段。FIG. 1 is a block diagram showing the flow of operation of an embodiment of the present invention, and FIGS. 2 to 4 are flow charts showing an overview of each process in FIG. 1. 1a...Program that uses the computer bus, 1b.
...Arbitration level management table, 1c...
- Arbitration level management means, 1d...Local bus arbiter of the peripheral device interface board, 1e...Local bus arbiter function control mechanism for enabling or disabling the function of the local bus arbiter of the peripheral device interface board, 1f. . . . Local bus arbiter function control mechanism management means, 2a . . . Processing means for determining whether the notification of the program 1a is a bus use notification or a bus release notification, 2b . . . Bus usage processing means, 2c . . .
Bus release processing means, 3a... Arbitration level management table updating means, 3b... Local bus arbiter function control mechanism management means, 3e... Bus use permission notification means, 3f... Bus use prohibition notification means, 4a ...
Arbitration level management table updating means, 4b
...Local bus arbiter function control mechanism management means.
Claims (1)
し、バスの制御を行なう計算機システムにおいて、周辺
装置インターフェース用ボード上のバスアービタの作動
・停止を制御するローカルバスアービタ機能制御機構と
、各アービトレーションレベルの使用・未使用状態を管
理し、アービトレーションレベルの競合を回避するアー
ビトレーション管理手段とを含むことを特徴とするバス
制御方式。In a computer system that has an arbitration bus and a local bus arbiter and controls the bus, there is a local bus arbiter function control mechanism that controls the operation and stop of the bus arbiter on the peripheral device interface board, and a local bus arbiter function control mechanism that controls the use and non-use of each arbitration level. 1. A bus control method comprising: arbitration management means for managing usage states and avoiding conflicts in arbitration levels.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11025389A JPH02287663A (en) | 1989-04-27 | 1989-04-27 | Bus control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11025389A JPH02287663A (en) | 1989-04-27 | 1989-04-27 | Bus control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02287663A true JPH02287663A (en) | 1990-11-27 |
Family
ID=14531000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11025389A Pending JPH02287663A (en) | 1989-04-27 | 1989-04-27 | Bus control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02287663A (en) |
-
1989
- 1989-04-27 JP JP11025389A patent/JPH02287663A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI239450B (en) | Apparatus, computer readable recording medium, and method for yielding to a processor within a logically partitioned data processing system | |
US5420985A (en) | Bus arbiter system and method utilizing hardware and software which is capable of operation in distributed mode or central mode | |
JPH06202978A (en) | Logical route schedule device and method of execution | |
JPH02287663A (en) | Bus control system | |
JP2002032326A (en) | Extended slot hot plug controller | |
JPS6027421B2 (en) | Multi-system monitoring and control method | |
JPH02103619A (en) | Adapter device | |
JPS5849903B2 (en) | Computer parallel connection system | |
JPH02293954A (en) | Right-of-using control method for storage device | |
JPS6327936A (en) | File management method | |
JPS63158654A (en) | Microcontroller | |
JP4432268B2 (en) | Bus arbitration system and interrupt processing method for a device serving as a bus master in this system | |
JPS60252977A (en) | Information processor | |
JPS62197851A (en) | Bus controller | |
JPH05197699A (en) | Computer system and construction control method for computer system | |
JPS63168738A (en) | Logic circuit simulation device | |
JPH01319847A (en) | Operating system | |
JPH0199149A (en) | Bus id automatic identifying system | |
JPS59154563A (en) | Multiprocessor system | |
JPH02171947A (en) | Peripheral controller | |
JPS59173818A (en) | Controlling system of data path | |
JPH076143A (en) | Task start request transmitting equipment | |
JPH03113556A (en) | Bus controller | |
JPH07239832A (en) | Information processor | |
JPS62173559A (en) | File control system between loose coupled computer systems |