JPH02287512A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH02287512A JPH02287512A JP1110315A JP11031589A JPH02287512A JP H02287512 A JPH02287512 A JP H02287512A JP 1110315 A JP1110315 A JP 1110315A JP 11031589 A JP11031589 A JP 11031589A JP H02287512 A JPH02287512 A JP H02287512A
- Authority
- JP
- Japan
- Prior art keywords
- switching elements
- elements
- adjacent
- liquid crystal
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 18
- 210000002858 crystal cell Anatomy 0.000 claims description 7
- 230000007547 defect Effects 0.000 abstract description 6
- 230000006378 damage Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 3
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 101150069124 RAN1 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば液晶表示素子をＸ−Ｙマトリクス状に
配置して画像の表示を行う液晶ディスプレイ装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a liquid crystal display device that displays images by arranging, for example, liquid crystal display elements in an X-Y matrix.
本発明は液晶ディスプレイ装置に関し、隣接する選択素
子の出力端間を選択的に接続するスイッチを設け、選択
素子が破壊したときにこのスイッチをオンさせることに
より、破壊した選択素子の出力端に隣接の選択素子の出
力端の信号を供給して欠陥を補償し、良好な画像の表示
が行われるようにしたものである。The present invention relates to a liquid crystal display device, in which a switch is provided to selectively connect output terminals of adjacent selection elements, and when a selection element is destroyed, this switch is turned on, thereby connecting the output terminals of adjacent selection elements to one another. The defect is compensated for by supplying a signal from the output end of the selection element to display a good image.
例えば液晶を用いてテレビ画像を表示することが提案（
特開昭５９−２２０７９３号公報等参照）されている。For example, it has been proposed to display television images using liquid crystals (
(See Japanese Patent Laid-Open No. 59-220793, etc.).
すなわち第４図において、（１）はテレビの映像信号が
供給される入力端子で、この入力端子（１）からの信号
がそれぞれ例えばＮチャンネルＦＥＴからなるスイッチ
ング素子Ｍｔ 、 Ｍｚ ・・・Ｍｌを通じて垂直（
Ｙ軸）方向のラインＬ、、Ｌ２ ・・・Ｌ、に供給され
る。なおｍは水平（Ｘ軸）方向の画素数に相当する数で
ある。さらにｍ段のシフトレジスタ（２）が設けられ、
このシフトレジスタ（２）に水平周波数のｍ倍のクロッ
ク信号Φ０．Φ２Ｎが供給され、このシフトレジスタ（
２）の各出力端子からのクロック信号Φ１．ｉ、Φ２工
によって順次走査される駆動パルス信号φ□、φ０・・
・φ口がスイッチング素子Ｍ１〜Ｍ、の各制御端子に供
給される。That is, in FIG. 4, (1) is an input terminal to which a television video signal is supplied, and the signals from this input terminal (1) are vertically transmitted through switching elements Mt, Mz, . (
The signals are supplied to lines L, , L2 . . . L in the Y-axis) direction. Note that m is a number corresponding to the number of pixels in the horizontal (X-axis) direction. Furthermore, an m-stage shift register (2) is provided,
This shift register (2) receives a clock signal Φ0.m times the horizontal frequency. Φ2N is supplied and this shift register (
2) from each output terminal of the clock signal Φ1. Drive pulse signals φ□, φ0, which are sequentially scanned by i, Φ2...
- The φ port is supplied to each control terminal of the switching elements M1 to M.
なおシフトレジスタ（２）には低電位（Ｖｓｓ）と高電
位（Ｖｅ。）が供給され、この２つの電位の駆動パルス
が形成される。Note that a low potential (Vss) and a high potential (Ve.) are supplied to the shift register (2), and drive pulses of these two potentials are formed.
また各ラインＬ１〜Ｌ、にそれぞれ例えばＮチャンネル
ＦＥＴからなるスイッチング素子Ｍ１．。In addition, each line L1 to L is provided with a switching element M1. .
Ｍ、、−” ” Ｍ１％、、Ｍ、、、ｋ” ’ Ｍａｚ
＋ ・・’Ｍ Ｈ＠＠ Ｍｌ＠・・・Ｍ、、、の一端
が接続される。なおｎは水平走査線数に相当する数であ
る。このスイッチング素子Ｍ、〜Ｍ７．の他端がそれぞ
れ液晶セルＣ１ｌ ｃ！ｌ・・・Ｃａｓ＋を通じてター
ゲット端子（３）に接続される。M,,-” ” M1%,,M,,,k” ' Maz
+...'M H@@Ml@...One end of M, , is connected. Note that n is a number corresponding to the number of horizontal scanning lines. The switching elements M, to M7. The other end of each is the liquid crystal cell C1l c! l...Connected to the target terminal (3) through Cas+.
さらにｎ段のシフトレジスタ（４）が設けられ、このシ
フトレジスタ（４）に水平周波数のクロック信号ΦＩＶ
＋ Φ２ｖが供給され、このシフトレジスタ（４）の
各出力端子からのクロック信号Φ１１．Φ２．によって
順次走査される駆動パルス信号φＶｌ＋ φＶ２・・
・φＶ０が、水平（Ｘ軸）方向のゲート線Ｃ，，Ｃ。Furthermore, an n-stage shift register (4) is provided, and this shift register (4) receives a horizontal frequency clock signal ΦIV.
+Φ2v is supplied, and clock signals Φ11 . Φ2. Drive pulse signals φVl+ φV2, which are sequentially scanned by
・φV0 is the gate line C,,C in the horizontal (X-axis) direction.
・・・Ｇｎを通じてスイッチング素子Ｍ ｒ ｔ −Ｍ
Ｂ 、ＩのＸ軸方向の各列（Ｍ、〜Ｍｌ−） 、
（Ｍｚ＋−Ｍｚｓ）・・・ （Ｍ□〜Ｍ０）ごとの制御
端子にそれぞれ供給される。なお、シフトレジスタ（４
）にもシフトレジスタ（２）と同様にＶＳＳと■。Ｄが
供給される。...Switching element M r t -M through Gn
Each column in the X-axis direction of B, I (M, ~Ml-),
(Mz+-Mzs)... (M□ to M0) are respectively supplied to control terminals. In addition, shift register (4
) also has VSS and ■ as in the shift register (2). D is supplied.
すなわちこの回路において、シフトレジスタ（２）。That is, in this circuit, the shift register (2).
（４）には第５図Ａ、Ｂに示すようなりロック信号Φ１
．．ΦｔＮ＋ ΦＩＶｓ Φ２ｖが供給される。そして
シフトレジスタ（２）からは同図Ｃに示すように各画素
期間ごとにφＨ１〜φ□が出力され、シフトレジスタ（
４）からは同図りに示すように１水平期間ごとにφ、ｌ
〜φｖ７が出力される。さらに入力端子（１）には同図
Ｅに示すような信号が供給される。(4) The lock signal Φ1 is as shown in FIG. 5A and B.
．． ．． ΦtN+ΦIVs Φ2v is supplied. Then, from the shift register (2), φH1 to φ□ are output for each pixel period as shown in FIG.
4), as shown in the same figure, φ and l are calculated for each horizontal period.
~φv7 is output. Further, the input terminal (1) is supplied with a signal as shown in FIG.
そしてφＶｌ＋ φＭｌが出力されているときは、スイ
ッチング素子Ｍ、とＭ、〜Ｍ０がオンされ、入力端子（
１）−Ｍ、−Ｌｌ−Ｍｌ、−Ｃ０−ターゲット端子（３
）の電流路が形成されて液晶セルＣ０に入力端子（１）
に供給された信号とターゲット端子（３）との電位差が
供給される。このためこのセルＣ０の容量分に、１番目
の画素の信号による電位差に相当する電荷がサンプルホ
ールドされる。この電荷量に対応して液晶の光透過率が
変化される。これと同様のことがセルＣａｔ〜Ｃ１，に
ついて順次行われ、さらに次のフィールドの信号が供給
された時点で各セルＣ０〜Ｃ１％ＩＩの電荷量が書き換
えられる。When φVl+ φMl is output, switching elements M, M, ~M0 are turned on, and the input terminal (
1) -M, -Ll-Ml, -C0-target terminal (3
) is formed and the input terminal (1) is connected to the liquid crystal cell C0.
A potential difference between the signal supplied to the target terminal (3) and the target terminal (3) is supplied. Therefore, a charge corresponding to the potential difference due to the signal of the first pixel is sampled and held in the capacitance of this cell C0. The light transmittance of the liquid crystal changes depending on the amount of charge. A similar process is performed sequentially for cells Cat to C1, and when the next field signal is supplied, the amount of charge in each cell C0 to C1%II is rewritten.
このようにして、映像信号の各画素に対応して液晶セル
Ｃ＋ ｔ −Ｃ□の光透過率が変化され、これが順次繰
り返されてテレビ画像の表示が行われる。In this way, the light transmittance of the liquid crystal cell C+ t -C□ is changed corresponding to each pixel of the video signal, and this is sequentially repeated to display a television image.
さらに液晶で表示を行う場合には、一般にその信頼性、
寿命を長くするため交流駆動が用いられる。例えばテレ
ビ画像の表示においては、■フィールドまたはｌフレー
ムごとに映像信号を反転させた信号を入力端子（１）に
供給する。また液晶ディスプレイ装置においては表示の
垂直方向のシューテイング等を防止する目的で信号を１
水平期間ごとに反転することが行われている。すなわち
入力端子（１，）には第５図Ｅに示すように１水平期間
ごとに反転されると共に１フイールドまたは１フレーム
ごとに反転された信号が供給される。Furthermore, when displaying on a liquid crystal, its reliability and
AC drive is used to extend life. For example, in displaying a television image, a signal obtained by inverting the video signal is supplied to the input terminal (1) every (1) field or every (1) frame. In addition, in liquid crystal display devices, the signal is
Reversal is performed every horizontal period. That is, the input terminal (1,) is supplied with a signal that is inverted every horizontal period and every field or frame as shown in FIG. 5E.
ところが上述の装置において、スイッチング素子Ｍ、〜
Ｍ７．は製造過程等において静電破壊等を生じるおそれ
が多い。その場合に例えば任意のスイッチング素子が破
壊されると、その素子に接続される画素には信号が伝送
されないことになり、その画素に通常黒表示のときは黒
点１白表示のときは白点を生じてしまう。However, in the above device, the switching elements M, ~
M7. There is a high risk of electrostatic damage occurring during the manufacturing process. In that case, for example, if any switching element is destroyed, the signal will not be transmitted to the pixel connected to that element, and the pixel will normally have a black dot when displaying black and a white dot when displaying white. It will happen.
そしてこれらの黒点や白点は画面上で目障りであり、画
質を極めて劣化させると共に、製品の歩溜りを大幅に低
下させてしまう問題点があった。These black dots and white dots are unsightly on the screen, and there is a problem in that they significantly degrade the image quality and significantly reduce the yield of products.
この出願はこのような点に鑑みてなされたものである。This application was filed in view of these points.
本発明は、垂直方向に平行に配設された複数の第１の信
号線Ｌｌ＋Ｌｍ ・・・Ｌ、、と、水平方向に平行に
配設された複数の第２の信号線Ｇ、、Ｇ。The present invention provides a plurality of first signal lines Ll+Lm...L arranged in parallel in the vertical direction, and a plurality of second signal lines G, , G arranged in parallel in the horizontal direction.
・・・Ｇ７とが設けられ、これらの第１．第２の信号線
の各交点にそれぞれ選択素子ＭＩＩ＋Ｍ１□・・・Ｍ
ｎａを介して液晶セルＣｌ ｌ ＊ ＣＩ ！・・・
Ｃａｍが設けられてなる液晶ディスプレイ装置において
、隣接する上記選択素子の出力端を選択的に接続するス
イッチＳ Ｉ Ｉ ＋ Ｓ Ｉ ｔ・・・Ｓ ｎ−１
５を設け、任意の上記選択素子が破壊されたときに上記
スイッチを介して上記隣接する選択素子の出力端間を接
続するようにしたことを特徴とする液晶ディスプレイ装
置である。. . . G7 are provided, and these first . A selection element MII+M1□...M is provided at each intersection of the second signal line.
Liquid crystal cell Cl l * CI ! via na ...
In a liquid crystal display device provided with a Cam, a switch SI I + SI t...S n-1 selectively connects the output terminals of the adjacent selection elements.
5, and when any of the selection elements is destroyed, the output terminals of the adjacent selection elements are connected via the switch.
（作用〕
これによれば、破壊された選択素子の出力端にはスイッ
チを介して隣接の選択素子の出力端の信号が供給され、
これによって表示の欠陥を良好に補償することができ、
製品の歩溜りを向上させることができる。(Operation) According to this, the output terminal of the destroyed selection element is supplied with the signal from the output terminal of the adjacent selection element via the switch,
This allows display defects to be well compensated for,
Product yield can be improved.
第１図において、例えば垂直方向に隣接するスイッチン
グ素子Ｍ、とＭ２＋、Ｍｌ□とＭ２□・・・Ｍ １％
−Ｉ ＩＩとＭ、の出力端間に、それぞれの間を選択的
に接続するスイッチング素子ＳＩＩ＋Ｓ１□・・・Ｓ
ｎ−１５が設けられる。In FIG. 1, for example, vertically adjacent switching elements M and M2+, Ml□ and M2□...M 1%
-I A switching element SII+S1□...S that selectively connects between the output terminals of II and M.
n-15 is provided.
さらにこれらのスイッチング素子Ｓ ＩＩ〜Ｓ １ｌ−
ＩＩＩの制御端子が水平方向のラインＸ１〜Ｘアー１に
それぞれ接続され、このラインＸ ｌ ” Ｘ ａ−ｌ
にそれぞれデータ転送回路（５）の出力端子が接続さ
れる。Furthermore, these switching elements S II to S 1l-
The control terminals of III are connected to the horizontal lines X1 to XA1, respectively, and this line
The output terminals of the data transfer circuit (5) are connected to the respective output terminals of the data transfer circuit (5).
そしてこのデータ転送回路（５）には、それぞれデータ
端子（６）から各スイッチング素子Ｍ、〜Ｍ−の破壊に
対応するデータが供給され、この破壊された素子を含む
水平走査線に対応する部分の出力端子にスイッチング素
子をオンさせるための出力が取出される。Data corresponding to the destruction of each switching element M, ~M- is supplied from the data terminal (6) to this data transfer circuit (5), and the portion corresponding to the horizontal scanning line including the destroyed element is supplied to the data transfer circuit (5). An output for turning on the switching element is taken out to the output terminal of.
従ってこの装置において、破壊されたスイッチング素子
Ｍ１１〜Ｍ ｆｉ Ｉｌｌを含む水平走査線には、隣接
のスイッチング素子の信号がスイッチング素子Ｓ、〜５
ｎ−１，を通じて供給され、この破壊された素子を含む
水平走査線では、隣接の走査線と同等の表示が行われる
。そしてこの場合に通常の画像信号では隣接の部分との
間の相関性が高く、実用上の支障は少く、素子の破壊に
よる黒点または白点を良好に解消することができる。Therefore, in this device, the horizontal scanning line including the destroyed switching elements M11 to M fi Ill has the signals of the adjacent switching elements connected to the switching elements S, to 5.
In the horizontal scanning line supplied through n-1 and including this destroyed element, a display equivalent to that of the adjacent scanning line is performed. In this case, in a normal image signal, the correlation between adjacent parts is high, there is little practical trouble, and it is possible to satisfactorily eliminate black dots or white dots caused by element destruction.
こうしてこの装置によれば、破壊された選択素子の出力
端にはスイッチを介して隣接の選択素子の出力端の信号
が供給され、これによって表示の欠陥を良好に補償する
ことができ、製品の歩溜りを向上させることができるも
のである。In this way, according to this device, the signal from the output end of the adjacent selection element is supplied to the output end of the destroyed selection element through the switch, thereby making it possible to satisfactorily compensate for display defects and improve the quality of the product. This can improve yield.
なお上述の装置においてデータ端子（６）に供給される
データは、例えば製造時に検出された断線のデータをＲ
ＯＭ等に書込んだものが用いられるが、その場合にＲＯ
Ｍの容量はｌＫビット程度あれば足りる。またＲＯＭの
データを書直すことによって製造後に生じた断線にも対
処することができる。In addition, in the above-mentioned device, the data supplied to the data terminal (6) is, for example, data on a disconnection detected during manufacturing.
What is written in OM etc. is used, but in that case, RO
It is sufficient that the capacity of M is about 1K bits. Furthermore, by rewriting the data in the ROM, it is possible to deal with disconnections that occur after manufacturing.
また上述のデータ転送回路（５）は装置の起動時等に転
送を行うのみなので、その動作速度は遅いものでもよい
。Further, since the data transfer circuit (5) described above only transfers data when the device is started, etc., its operation speed may be slow.
また第２図は具体的な装置の構成を示す。この図におい
てスイッチング素子Ｍ（Ｍ＋＋〜Ｍ、、）は垂直方向に
交互に左右の垂直信号線Ｌ（Ｌ、−Ｌ、）に接続されて
いると共に、これらのスイッチング素子Ｍの出力端から
ハツチングを附して示すようにアルミニューム等による
配線Ａ２が設けられ、この配線Ａ！がラインＸ （Ｘ、
〜Ｘｆｉ−＋）の上まで延長される。そしてこの延長部
の先端間にスイッチング素子Ｓ （Ｓｌｌ〜Ｓ、−、、
）が設けられる。このようにして上述の構成を実現する
ことができる。Further, FIG. 2 shows a specific configuration of the device. In this figure, switching elements M (M++~M, , ) are vertically connected alternately to left and right vertical signal lines L (L, -L,), and hatchings are connected from the output ends of these switching elements M. As shown in the appendix, a wiring A2 made of aluminum or the like is provided, and this wiring A! is line X (X,
~Xfi-+). A switching element S (Sll~S, -, ,
) is provided. In this way, the above configuration can be realized.
なおこの場合に配線Ａ２とラインＸとの間には容ＩＣ，
（Ｃ，□〜Ｃ□、）が形成されるが、これらの容量Ｃ５
は液晶セルＣ（Ｃ，、〜Ｃ７，）に供給された信号電荷
の保持に利用することができる。In this case, there is a capacitor IC between the wiring A2 and the line
(C,□~C□,) are formed, but these capacitances C5
can be used to hold the signal charge supplied to the liquid crystal cell C (C,, to C7,).
またこの構成は、垂直信号線り、〜Ｌ、を２本ずつ設け
、垂直方向の交互のスイッチング素子Ｍ１１〜Ｍ ｍ
ｍをそれぞれ別個の信号線り、−Ｌ、、に接続して、２
水平走査線の同時駆動を行う装置に適用して特に有効で
ある。Further, in this configuration, two vertical signal lines, ~L, are provided, and switching elements M11 to M m are alternately arranged in the vertical direction.
m to separate signal lines, -L, , respectively, and 2
This is particularly effective when applied to a device that simultaneously drives horizontal scanning lines.
さらに第３図は他の例を示し、この例は製造時に生じた
素子の破壊を固定的に補償する場合に適用されるもので
ある。Furthermore, FIG. 3 shows another example, and this example is applied to the case of fixedly compensating for destruction of the element that occurs during manufacturing.
すなわち図において、ラインＸ１〜Ｌ−１がそれぞれ電
源■。、７８８間に設けられた抵抗器Ｒ，Ｉ〜Ｒａｎ−
１とＲｂ１−Ｒｂａ−１の接続中点に接続される。That is, in the figure, lines X1 to L-1 are the power supply (2), respectively. , 788, the resistors R, I~Ran-
1 and the connection midpoint of Rb1-Rba-1.
ここでこれらの抵抗器の抵抗値がＲ１−Ｒｂ−＋）Ｒ１
〜Ｒａｌｌ−１とされることにより、各スイッチング素
子はオフされている。Here, the resistance value of these resistors is R1-Rb-+)R1
~Rall-1, each switching element is turned off.
これに対して任意のスイッチング素子に破壊が生じてい
る場合には、対応する電源ＶＳＳ側の抵抗器Ｒ１〜Ｒａ
ｎ−１をレーザー等によって切断することにより、電源
Ｖ。が対応するラインＸ、〜ＸＱ−＋に供給され、対応
するスイッチング素子３１１〜Ｓ ｎ−１ｍがオンされ
る。On the other hand, if any switching element is damaged, the corresponding resistor R1 to Ra on the power supply VSS side
By cutting n-1 with a laser or the like, the power source V is removed. is supplied to the corresponding lines X, to XQ-+, and the corresponding switching elements 311 to Sn-1m are turned on.
こうしてこの例においても素子の破壊による欠陥を補償
することができる。In this way, defects due to element destruction can be compensated for in this example as well.
なお上述の抵抗器Ｒａｌ〜Ｒａｌｌ−Ｉｎ Ｒｂｌ〜Ｒ
ｈ、、−１はポリシリコンあるいはドープドポリシリコ
ン等で形成することにより、いわゆるレーザートリマ等
を用いて容易に切断することができる。Note that the above-mentioned resistors Ral~Rall-In Rbl~R
If h, , -1 are formed of polysilicon or doped polysilicon, they can be easily cut using a so-called laser trimmer or the like.
なお上述の構成は、水平方向に隣接するスイッチング素
子間に設けるようにしてもよい。Note that the above-described configuration may be provided between horizontally adjacent switching elements.
この発明によれば、破壊された選択素子の出力端にはス
イッチを介して隣接の選択素子の出力端の信号が供給さ
れ、これによって表示の欠陥を良好に補償することがで
き、製品の歩溜りを向上させることができるようになっ
た。According to this invention, the output terminal of the destroyed selection element is supplied with the signal from the output terminal of the adjacent selection element through the switch, thereby making it possible to satisfactorily compensate for display defects and improve product quality. It is now possible to improve the accumulation.
第１図は本発明の一例の構成図、第２図はその説明のた
めの図、第３図は他の例の構成図、第４図、第５図は従
来の装置の説明のための図である。
Ｌ、〜Ｌ１は垂直信号線、Ｇ、−Ｇ、はゲート線、Ｍ、
１〜Ｍ １１８１ Ｓ ｌ ｌ〜Ｓｆｉ−Ｉｍはスイ
ッチング素子、ＣＩｌ〜Ｃ０は液晶セル、（１）は入力
端子、（２）（４）はシフトレジスタ、（５）はデータ
転送回路である。Fig. 1 is a block diagram of an example of the present invention, Fig. 2 is a diagram for explaining the same, Fig. 3 is a block diagram of another example, and Figs. 4 and 5 are diagrams for explaining the conventional device. It is a diagram. L, ~L1 are vertical signal lines, G, -G are gate lines, M,
1 to M 1181 S l l to Sfi-Im are switching elements, CI1 to C0 are liquid crystal cells, (1) is an input terminal, (2) and (4) are shift registers, and (5) is a data transfer circuit.
Claims (1)
平方向に平行に配設された複数の第２の信号線とが設け
られ、これらの第１、第２の信号線の各交点にそれぞれ
選択素子を介して液晶セルが設けられてなる液晶ディス
プレイ装置において、隣接する上記選択素子の出力端を
選択的に接続するスイッチを設け、 任意の上記選択素子が破壊されたときに上記スイッチを
介して上記隣接する選択素子の出力端間を接続するよう
にしたことを特徴とする液晶ディスプレイ装置。[Claims] A plurality of first signal lines arranged in parallel in the vertical direction and a plurality of second signal lines arranged in parallel in the horizontal direction are provided, and these first, In a liquid crystal display device in which a liquid crystal cell is provided at each intersection of a second signal line via a selection element, a switch is provided to selectively connect the output ends of the adjacent selection elements, and any of the selection elements 1. A liquid crystal display device, wherein output terminals of the adjacent selection elements are connected via the switch when the selection element is destroyed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11031589A JP2762554B2 (en) | 1989-04-28 | 1989-04-28 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11031589A JP2762554B2 (en) | 1989-04-28 | 1989-04-28 | Liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02287512A true JPH02287512A (en) | 1990-11-27 |
| JP2762554B2 JP2762554B2 (en) | 1998-06-04 |
Family
ID=14532600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11031589A Expired - Fee Related JP2762554B2 (en) | 1989-04-28 | 1989-04-28 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2762554B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012171234A1 (en) * | 2011-06-17 | 2012-12-20 | 深圳市华星光电技术有限公司 | Liquid crystal display device and method for driving the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61243483A (en) * | 1985-04-20 | 1986-10-29 | 松下電器産業株式会社 | Active matrix substrate |
| JPS6448038A (en) * | 1987-08-18 | 1989-02-22 | Matsushita Electric Ind Co Ltd | Active matrix array |
| JPH01155025U (en) * | 1988-04-04 | 1989-10-25 |
-
1989
- 1989-04-28 JP JP11031589A patent/JP2762554B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61243483A (en) * | 1985-04-20 | 1986-10-29 | 松下電器産業株式会社 | Active matrix substrate |
| JPS6448038A (en) * | 1987-08-18 | 1989-02-22 | Matsushita Electric Ind Co Ltd | Active matrix array |
| JPH01155025U (en) * | 1988-04-04 | 1989-10-25 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012171234A1 (en) * | 2011-06-17 | 2012-12-20 | 深圳市华星光电技术有限公司 | Liquid crystal display device and method for driving the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2762554B2 (en) | 1998-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0324204B1 (en) | Thin film active matrix and addressing circuitry therefor | |
| EP0216188B1 (en) | Matrix display panel | |
| KR100497052B1 (en) | Liquid crystal display device | |
| JPS59111197A (en) | Driving circuit for matrix type display unit | |
| JPS63311388A (en) | Matrix display system | |
| JPH09130708A (en) | Liquid crystal image display device | |
| JP3525018B2 (en) | Active matrix type liquid crystal display | |
| US5648792A (en) | Liquid crystal display device having a thin film | |
| KR20040047734A (en) | Display apparatus | |
| KR100648141B1 (en) | Display device and drive method thereof | |
| JPH08106272A (en) | Display device driving circuit | |
| JP3210432B2 (en) | Liquid crystal display | |
| EP0994459A1 (en) | Process for displaying data on a matrix display | |
| JP3056631B2 (en) | Liquid crystal display | |
| JP3344680B2 (en) | Image display device | |
| JPH02287512A (en) | Liquid crystal display device | |
| JPH07152350A (en) | Display device and driving method therefor | |
| JP2003308055A (en) | Scanning signal line driving circuit and image display device | |
| JP2737226B2 (en) | Liquid crystal display device | |
| JPH0627982B2 (en) | Display device | |
| JP3411496B2 (en) | Image display device | |
| JPH02201315A (en) | Liquid crystal display device | |
| JP3433022B2 (en) | Liquid crystal display | |
| JP2002311912A (en) | Display device | |
| JP3082227B2 (en) | LCD color display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |