JPH02285448A - Data transfer control system - Google Patents
Data transfer control systemInfo
- Publication number
- JPH02285448A JPH02285448A JP1108207A JP10820789A JPH02285448A JP H02285448 A JPH02285448 A JP H02285448A JP 1108207 A JP1108207 A JP 1108207A JP 10820789 A JP10820789 A JP 10820789A JP H02285448 A JPH02285448 A JP H02285448A
- Authority
- JP
- Japan
- Prior art keywords
- control information
- input
- buffer
- output processing
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
技術分野
本発明はデータ転送制御方式に関し、特に主記憶装置と
周辺制御装置との間のデータ転送を制御する入出力処理
装置と、この入出力処理装置に接続され、各々独立した
複数のチャネル装置との間のデータ転送の制御方法に関
する。Detailed Description of the Invention Technical Field The present invention relates to a data transfer control system, and in particular to an input/output processing device that controls data transfer between a main storage device and a peripheral control device, and an input/output processing device connected to the input/output processing device, The present invention relates to a method for controlling data transfer between a plurality of independent channel devices.
従来技術
従来、この種のデータ転送制御方式においては、各チャ
ネル装置に共通に接続された選択信号線を介して出力さ
れる入出力処理装置からの選択信号により、各チャネル
装置のバッファに格納された制御情報が選択されており
、入出力処理装置と各チャネル装置との間のデータ転送
が選択信号線の本数によって制限されていた。すなわち
、選択信号線の本数によって限られた制御情報量しか転
送できない制御となっていた。Prior Art Conventionally, in this type of data transfer control system, data is stored in the buffer of each channel device in response to a selection signal from an input/output processing device outputted via a selection signal line commonly connected to each channel device. control information is selected, and data transfer between the input/output processing device and each channel device is limited by the number of selection signal lines. In other words, the control is such that only a limited amount of control information can be transferred depending on the number of selection signal lines.
このような従来のデータ転送制御方式では、選択信号線
の本数によって限られた制御情報量しか転送できない制
御となっていたので、障害発生時にチャネル装置から十
分な障害情報を収集することができないという欠点があ
る。In such conventional data transfer control methods, only a limited amount of control information can be transferred depending on the number of selection signal lines, so it is said that sufficient fault information cannot be collected from channel devices when a fault occurs. There are drawbacks.
また、チャネル装置に格納することができない制御情報
を入出力処理装置に格納していたので、入出力処理装置
のハードウェア量が増大するという欠点がある。Furthermore, since control information that cannot be stored in the channel device is stored in the input/output processing device, there is a drawback that the amount of hardware in the input/output processing device increases.
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、チャネル装置から入出力処理装置に多量
の制御情報を転送することができ、入出力処理装置のハ
ードウェア量を削減することができるデータ転送制御方
式の提供を目的とする。OBJECTS OF THE INVENTION The present invention has been made to eliminate the drawbacks of the conventional devices as described above, and is capable of transferring a large amount of control information from a channel device to an input/output processing device, thereby reducing the amount of hardware of the input/output processing device. The purpose of this invention is to provide a data transfer control method that can reduce the amount of data transfer.
発明の構成
本発明によるデータ転送制御方式は、チャネル装置の制
御情報バッファに格納された制御情報を読出す入出力処
理装置のデータ転送制御方式であって、前記チャネル装
置に設けられ、前記制御情報を格納する格納手段と、前
記入出力処理装置からの切換え指示信号に応答して前記
格納手段から前記制御情報を読出して前記制御情報バッ
ファに格納する制御手段と、前記格納手段からの制御情
報が前記制御情報バッファに格納されたことを示す読出
し許可情報を前記入出力処理装置に出力する通知手段と
、前記切換え指示信号の出力後に前記通知手段から出力
される前記読出し許可情報に応答して選択情報を出力し
、前記制御情報バッファに格納された制御情報を読出す
読出し手段とを有し、前記切換え指示信号を出力して前
記格納手段に格納された前記制御情報を前記読出し手段
で連続して読出すようにしたことを特徴とする。Structure of the Invention A data transfer control method according to the present invention is a data transfer control method for an input/output processing device that reads control information stored in a control information buffer of a channel device, and is provided in the channel device and reads out control information stored in a control information buffer of a channel device. storage means for storing the control information; control means for reading the control information from the storage means and storing it in the control information buffer in response to a switching instruction signal from the input/output processing device; notification means for outputting read permission information indicating that the control information is stored in the control information buffer to the input/output processing device; and selection in response to the read permission information output from the notification means after outputting the switching instruction signal. reading means for outputting information and reading out the control information stored in the control information buffer, and outputting the switching instruction signal so that the reading means successively reads out the control information stored in the storage means. It is characterized in that it is read out by
実施例
次に、本発明の一実施例について図面を参照して説明す
る。Embodiment Next, an embodiment of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、入出力処理装置１の転送制御回路１２
はチャネル選択線１０８を介して選択回路１１に選択信
号を出力し、各チャネル装置２−１（ｉ讃１．・・・・
・・、ｎ−１，ｎ）からデータバス１００−１を介して
入力される制御情報のうち一つを選択回路１１で選択し
て取込む。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, a transfer control circuit 12 of an input/output processing device 1
outputs a selection signal to the selection circuit 11 via the channel selection line 108, and each channel device 2-1 (i-san 1...
. . , n-1, n) through the data bus 100-1.
また、転送制御回路１２は各チャネル装置２−１から割
込み信号線１０３−１ （割込み信号線１０３−１以
外は図示せず）を介して割込み要求が入力されると、読
出しアドレス線１０１を介してチャネル装置２−１に読
出しアドレスを出力し、チャネル装置２−１内の制御情
報バッファ２２−１（制御情報バッファ２２−１以外は
図示せず）に格納された制御情報を読出す。Further, when an interrupt request is input from each channel device 2-1 via an interrupt signal line 103-1 (other than the interrupt signal line 103-1 is not shown), the transfer control circuit 12 transmits an interrupt request via the read address line 101. outputs a read address to the channel device 2-1, and reads out the control information stored in the control information buffer 22-1 (other than the control information buffer 22-1 is not shown) in the channel device 2-1.
つづいて、転送制御回路１２はチャネル装置２−１内の
制御情報バッファ２２−１に格納された制御情報を切換
えるために、切換え指示信号を制御情報切換え信号線１
０２−１ （制御情報切換え信号線１０２−１以外は
図示せず）を介して送出する。Next, in order to switch the control information stored in the control information buffer 22-1 in the channel device 2-1, the transfer control circuit 12 sends a switching instruction signal to the control information switching signal line 2-1.
02-1 (control information switching signal line 102-1 is not shown).
さらに、転送制御回路１２はチャネル装置２−１から切
換え完了指示信号線１１０−１ （切換え完了指示信
号線ｔｔｏ−を以外は図示せず）を介して制御情報切換
え完了指示信号が入力されると、読出しアドレス線ｌｏ
ｔを介してチャネル装置２−１に読出しアドレスを出力
し、チャネル装置２−１内の制御情報バッファ２２−１
に格納された制御情報を読出す。Furthermore, when the transfer control circuit 12 receives a control information switching completion instruction signal from the channel device 2-1 via the switching completion instruction signal line 110-1 (other than the switching completion instruction signal line tto- is not shown), , read address line lo
The read address is output to the channel device 2-1 via the control information buffer 22-1 in the channel device 2-1.
Reads control information stored in .
チャネル装置２−１において、制御情報レジスタ群２４
−１（制御情報レジスタ群２４−１以外は図示せず）に
格納された制御情報はデータバス１０７−ｉ（データバ
ス１０７−１以外は図示せず）を介して選択回路２３−
１（選択回路２３−１以外は図示せず）に送出され、選
択回路２３−１で選択されてデータバス１０Ｂ−１（デ
ータバスｔｏｅ−ｉ以外は図示せず）を介して制御情報
バッファ２２−１に送出される。In the channel device 2-1, the control information register group 24
-1 (other than the control information register group 24-1 are not shown), the control information stored in the selection circuit 23-i is transmitted via the data bus 107-i (other than the data bus 107-1 is not shown).
1 (other than the selection circuit 23-1 are not shown), selected by the selection circuit 23-1, and sent to the control information buffer 22 via the data bus 10B-1 (other than the data bus toe-i not shown). -1.
制御情報バッファ２２−１に格納された制御情報はデー
タバス１０５−１ （データバス１０５−１以外は図
示せず）を介して選択回路２ｌ−１（選択回路２１−１
． ２１−（ｎ−１，）、 ２１−ｎ以外は図示せず
）に送出され、選択回路２１−１で選択されてデータバ
ス１００−１を介して入出力処理装置１に送出される。The control information stored in the control information buffer 22-1 is sent to the selection circuit 2l-1 (selection circuit 21-1) via the data bus 105-1 (other than the data bus 105-1 is not shown).
．． 21-(n-1,) (other than 21-n are not shown), selected by the selection circuit 21-1, and sent to the input/output processing device 1 via the data bus 100-1.
割込み制御回路２５−１（割込み制御回路２５−１以外
は図示せず）は入出力処理装置１に対する割込み要求を
制御し、制御情報バッファ２２−■および選択回路２３
−１に指示を与える。The interrupt control circuit 25-1 (other than the interrupt control circuit 25-1 is not shown) controls interrupt requests to the input/output processing device 1, and controls the control information buffer 22-■ and the selection circuit 23.
Give instructions to -1.
すなわち、割込み制御回路２５−１が制御情報選択線１
０４−１ （制御情報選択線１０４−１以外は図示せ
ず）を介して選択回路２３−■に選択指示信号を送出す
ると、選択回路２３−Ｉでは選択指示信号に応じて制御
情報レジスタ群２４−１からの制御情報を選択し、該制
御情報を制御バッファ２２−１に送出する。That is, the interrupt control circuit 25-1 selects the control information selection line 1.
When a selection instruction signal is sent to the selection circuit 23-■ via the control information selection line 104-1 (other than the control information selection line 104-1 is not shown), the selection circuit 23-I selects the control information register group 24 according to the selection instruction signal. -1 is selected and the control information is sent to the control buffer 22-1.
また、割込み制御回路２５−１が割込み制御線１０９−
１（割込み制御線１０９−１以外は図示せず）を介して
制御情報バッファ２２−１に制御信号を送出すると、制
御情報バッファ２２−１では制御信号に応じて制御情報
を選択回路２１−１に送出し、あるいは選択回路２３−
１からの制御情報を格納する。Further, the interrupt control circuit 25-1 connects the interrupt control line 109-
1 (other than the interrupt control line 109-1 is not shown), the control information buffer 22-1 selects the control information from the selection circuit 21-1 according to the control signal. or selection circuit 23-
Stores control information from 1.
さらに、割込み制御回路２５−■は制御情報の読出し時
に、制御情報レジスタ群２４−１からの最初の制御情報
が制御情報バッファ２２−１に格納されると、割込み信
号線１０３−１を介して入出力処理装置１に割込み要求
を出力し、制御情報切換え信号線１０２−１を介して入
出力処理装置１からの切換え指示信号が入力されたとき
に、制御情報レジスタ群２４−１からの制御情報が制御
情報バッファ２２−１に格納されると、切換え完了指示
信号線１１１−１（切換え完了指示信号線１１１−１以
外は図示せず）を介して読出し許可回路２６−１（読出
し許可回路２６−１以外は図示せず）に切換え完了指示
信号を出力する。Furthermore, when the first control information from the control information register group 24-1 is stored in the control information buffer 22-1, the interrupt control circuit 25-■ receives the first control information via the interrupt signal line 103-1 when reading control information. When an interrupt request is output to the input/output processing device 1 and a switching instruction signal is input from the input/output processing device 1 via the control information switching signal line 102-1, control from the control information register group 24-1 is performed. When the information is stored in the control information buffer 22-1, the read permission circuit 26-1 (read permission circuit (other than 26-1 (not shown)) outputs a switching completion instruction signal.
読出し許可回路２６−Ｉは割込み制御回路２５−Ｉから
の切換え完了指示信号が入力されると、切換え完了指示
信号線ｔｔｏ−ｔを介して入出力処理装置１に制御情報
切換え完了指示信号を出力する。When the read permission circuit 26-I receives the switching completion instruction signal from the interrupt control circuit 25-I, it outputs a control information switching completion instruction signal to the input/output processing device 1 via the switching completion instruction signal line tto-t. do.
ここで、制御情報バッファ２２−１に格納された制御情
報を選択するために入出力処理装置１から読出しアドレ
スが出力される読出しアドレス線ｌＯ１の本数は２木で
あり、この読出しアドレス線１０１により４種の制御情
報を選択することができる。Here, the number of read address lines lO1 through which read addresses are output from the input/output processing device 1 in order to select the control information stored in the control information buffer 22-1 is 2 trees, and the read address lines 101 Four types of control information can be selected.
また、制御情報バッファ２２−■の容量は２バイトス４
語であり、チャネル装置２−１から入出力処理装置１に
制御情報を転送するためのデータバス１００−１は２バ
イト幅である。Also, the capacity of the control information buffer 22-■ is 2 bytes 4
The data bus 100-1 for transferring control information from the channel device 2-1 to the input/output processing device 1 has a width of 2 bytes.
したがって、入出力処理装置１は制御情報バッファ２２
−１に格納された制御情報を４回の読出し処理で全て収
集することができる。Therefore, the input/output processing device 1 uses the control information buffer 22
It is possible to collect all the control information stored in -1 by reading the data four times.
次に、第１図を用いて本発明の一実施例の動作について
説明する。Next, the operation of one embodiment of the present invention will be explained using FIG.
チャネル装置２−１からの制御情報の読出し処理を行う
場合、割込み制御回路２５−１は制御情報選択線１０４
−１を介して選択回路２３−１に選択指示信号を出力す
ることにより、制御情報レジスタ群２４−１の内容の中
から入出力処理装置１に転送する制御情報を選択し、該
制御情報を制御情報バッファ２２−■に格納する。When reading control information from the channel device 2-1, the interrupt control circuit 25-1 uses the control information selection line 104.
-1 to the selection circuit 23-1, the control information to be transferred to the input/output processing device 1 is selected from the contents of the control information register group 24-1, and the control information is transferred to the input/output processing device 1. It is stored in the control information buffer 22-■.
制御情報バッファ２２−１すべてに制御情報が格納され
ると、割込み制御回路２５−■は割込み信号線１０３−
１を介して入出力処理装置１に割込み要求を送出する。When control information is stored in all of the control information buffers 22-1, the interrupt control circuit 25-■ connects the interrupt signal line 103-
1 to the input/output processing device 1.
この割込み要求は入出力処理装置１によって制御情報バ
ッファ２２−１の容量以上の制御情報が読出されるとき
には、最初の制御情報が読出されるときにのみ出力され
る。This interrupt request is outputted only when the first control information is read by the input/output processing device 1 when the control information exceeds the capacity of the control information buffer 22-1.
入出力処理装置１の転送制御回路１２はチャネル装置２
−１からの割込み要求を受信すると、チャネル装置２−
１から制御情報を読出すために読出しアドレス線１０１
を介してチャネル装置２−１の選択回路２１−１に制御
情報バッファ２２−１の読出しアドレスを与える。The transfer control circuit 12 of the input/output processing device 1 is connected to the channel device 2
When an interrupt request is received from channel device 2-1,
read address line 101 to read control information from
The read address of the control information buffer 22-1 is given to the selection circuit 21-1 of the channel device 2-1 via the control information buffer 22-1.
選択回路２１−１は入出力処理装置１からの読出しアド
レスが人力されると、制御情報バッファ２２−１に格納
された制御情報のうち一語を選択し、該制御情報をデー
タバス１００−１を介して入出力処理装置１に転送する
。When the read address from the input/output processing device 1 is manually entered, the selection circuit 21-1 selects one word of the control information stored in the control information buffer 22-1, and transfers the control information to the data bus 100-1. The data is transferred to the input/output processing device 1 via.
このとき、読出しアドレス線１０１が各チャネル装置２
−１に共通に接続されているため、他のチャネル装置２
−２〜２−ｎにも読出しアドレスが与えられ、他のチャ
ネル装置２−２〜２−ｎからの制御情報が入出力処理装
置１に転送されることになる。At this time, the read address line 101 is connected to each channel device 2.
−1, so other channel devices 2
-2 to 2-n are also given read addresses, and control information from other channel devices 2-2 to 2-n is transferred to the input/output processing device 1.
しかしながら、入出力処理装置１においては転送制御回
路１２から選択回路１１にチャネル選択線１０８を介し
て、チャネル装置２−１からの制御情報を選択するため
の選択信号が出力されるので、選択回路１１ではチャネ
ル装置２−１からの制御情報のうちチャネル装置２−１
からの制御情報が選択される。However, in the input/output processing device 1, a selection signal for selecting control information from the channel device 2-1 is output from the transfer control circuit 12 to the selection circuit 11 via the channel selection line 108, so the selection circuit 11, among the control information from the channel device 2-1, the channel device 2-1
Control information from is selected.
上述した読出し処理が転送制御回路１２の制御によって
４回繰返し行われることにより、チャネル装置２−１の
制御情報バッファ２２−１の内容を全て収集することが
できる。By repeating the above-described read process four times under the control of the transfer control circuit 12, all the contents of the control information buffer 22-1 of the channel device 2-1 can be collected.
上記の読出し処理によってチャネル装置２−１から読出
された制御情報とは異なる制御情報を連続して読出す場
合、転送制御回路１２は制御情報切換え信号線１０２−
１を介してチャネル装置２−１に切換え指示信号を出力
し、制御情報バッファ２２−１の内容の切換えを指示す
る。When continuously reading out control information different from the control information read out from the channel device 2-1 by the above reading process, the transfer control circuit 12 connects the control information switching signal line 102-
1 to channel device 2-1 to instruct switching of the contents of control information buffer 22-1.
チャネル装置２−１の割込み制御回路２５−１は転送制
御回路１２からの切換え指示信号を受信すると、制御情
報選択線１０４−１を介して選択回路２３−１に選択指
示信号を出力し、選択回路２３−１に次に転送すべき制
御情報を選択するよう指示する。When the interrupt control circuit 25-1 of the channel device 2-1 receives the switching instruction signal from the transfer control circuit 12, it outputs a selection instruction signal to the selection circuit 23-1 via the control information selection line 104-1, and selects. The circuit 23-1 is instructed to select the control information to be transferred next.
選択回路２３−１は次に転送すべき制御情報を制御情報
レジスタ群２４−１の内容から選択し、該制御情報を制
御情報バッファ２２−１に送出して格納する。The selection circuit 23-1 selects the control information to be transferred next from the contents of the control information register group 24-1, and sends the control information to the control information buffer 22-1 for storage.
該制御情報の制御情報バッファ２２−１への格納が完了
すると、割込み制御回路２５−１は切換え完了指示信号
線１１１−１を介して読出し許可回路２６−１に切換え
完了指示信号を出力する。When the storage of the control information in the control information buffer 22-1 is completed, the interrupt control circuit 25-1 outputs a switching completion instruction signal to the read permission circuit 26-1 via the switching completion instruction signal line 111-1.
読出し許可回路２６−■は割込み制御回路２５−１から
の切換え完了指示信号が入力されると、切換え完了指示
信号線ｔｔｏ−ｔを介して入出力処理装置１の転送制御
回路１２に制御情報切換え完了指示信号を出力する。When the read permission circuit 26-■ receives the switching completion instruction signal from the interrupt control circuit 25-1, it switches the control information to the transfer control circuit 12 of the input/output processing device 1 via the switching completion instruction signal line tto-t. Outputs a completion instruction signal.
転送制御回路１２は読出し許可回路２６−１からの制御
情報切換え完了指示信号を受信すると、上述の読出し処
理と同様に、読出しアドレス線１０１を介してチャネル
装置２−１の選択回路２１−１に制御情報バッファ２２
−１の読出しアドレスを与え、制御情報バッファ２２−
１に格納された次の制御情報を読出す。When the transfer control circuit 12 receives the control information switching completion instruction signal from the read permission circuit 26-1, the transfer control circuit 12 transfers the control information to the selection circuit 21-1 of the channel device 2-1 via the read address line 101, similarly to the above-mentioned read processing. Control information buffer 22
-1 read address is given to the control information buffer 22-
Read the next control information stored in 1.
このように、入出力処理装置１からの切換え指示信号に
よりチャネル装置２−１の制御情報バッファ２２−１の
内容を制御情報レジスタ群２４−１に格納された制御情
報で切換え、制御情報バッファ２２−１における切換え
完了後に読出し許可回路２６−１から入出力処理装置１
に制御情報切換え完了指示信号を出力し、この制御情報
切換え完了指示信号に応答して転送制御回路１２からチ
ャネル装置２−１に制御情報バッファ２２−１の読出し
アドレスを与えることにより制御情報レジスタ群２４−
１に格納された制御情報を連続して読出すようにするこ
とによって、入出力処理装置１から各チャネル装置２−
１への読出しアドレス線１０１の本数および制御情報バ
ッファ２２−１の容量を増やすことなく、多量の制御情
報および障害情報を入出力処理装置１に転送することが
できる。In this way, the contents of the control information buffer 22-1 of the channel device 2-1 are switched with the control information stored in the control information register group 24-1 by the switching instruction signal from the input/output processing device 1, and the control information buffer 22-1 is switched with the control information stored in the control information register group 24-1. -1 from the read permission circuit 26-1 to the input/output processing device 1 after the switching is completed.
A control information switching completion instruction signal is output to the control information switching completion instruction signal, and in response to the control information switching completion instruction signal, the transfer control circuit 12 gives the read address of the control information buffer 22-1 to the channel device 2-1, thereby controlling the control information register group. 24-
By continuously reading out the control information stored in the input/output processing device 1, each channel device 2-
A large amount of control information and fault information can be transferred to the input/output processing device 1 without increasing the number of read address lines 101 and the capacity of the control information buffer 22-1.
また、従来入出力処理装置１に格納されていたチャネル
装置に格納することができない制御情報を、各チャネル
装置２−１の制御情報レジスタ群２４−１に格納するこ
とができるので、入出力処理装置１のハードウェア量を
削減することができる。In addition, control information that cannot be stored in the channel device, which was conventionally stored in the input/output processing device 1, can be stored in the control information register group 24-1 of each channel device 2-1, so that the input/output processing The amount of hardware in the device 1 can be reduced.
尚、本発明の一実施例では読出しアドレス線ｌＯ１の本
数を２本とし、制御情報バッファ２２−１の容量を２バ
イトス４語としたが、読出しアドレス線１０１の本数お
よび制御情報バッファ２２−■の容量をこれ以上として
もよく、これに限定されない。In one embodiment of the present invention, the number of read address lines lO1 is two and the capacity of the control information buffer 22-1 is 2 bytes and 4 words, but the number of read address lines 101 and the control information buffer 22-1 are The capacity may be greater than this, but is not limited to this.
発明の詳細
な説明したように本発明によれば、入出力処理装置から
の切換え指示信号に応答して格納手段から読出された制
御情報が制御情報バッファに格納されたことを示す読出
し許可情報を入出力処理装置に出力し、この読出し許可
情報に応答して選択情報を制御情報バッファに出力して
格納手段に格納された制御情報を連続して読出すように
することによって、チャネル装置から入出力処理装置に
多量の制御情報を転送することができ、入出力処理装置
のハードウェア量を削減することができるという効果が
ある。DETAILED DESCRIPTION OF THE INVENTION According to the present invention, read permission information indicating that the control information read from the storage means is stored in the control information buffer in response to a switching instruction signal from the input/output processing device is provided. By outputting the selection information to the input/output processing device, and outputting the selection information to the control information buffer in response to the read permission information to continuously read out the control information stored in the storage means, the input/output processing device can This has the advantage that a large amount of control information can be transferred to the output processing device, and the amount of hardware in the input/output processing device can be reduced.
第１図は本発明の一実施例の構成を示すブロック図であ
る。
主要部分の符号の説明
１・・・・・・入出力処理装置
２−１〜２−ｎ・・・・・・チャネル装置１２・・・・
・・転送制御回路
１−１〜２１−ｎ。
２３−１・・・・・・選択回路
２２−１・・・・・・制御情報バッファ２４−１・・・
・・・制御情報レジスタ群２５−１・・・・・・割込み
制御回路
２６−１・・・・・・読出し許可回路FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. Explanation of symbols of main parts 1...Input/output processing devices 2-1 to 2-n...Channel device 12...
...Transfer control circuits 1-1 to 21-n. 23-1... Selection circuit 22-1... Control information buffer 24-1...
... Control information register group 25-1 ... Interrupt control circuit 26-1 ... Read permission circuit
Claims (1)
御情報を読出す入出力処理装置のデータ転送制御方式で
あって、前記チャネル装置に設けられ、前記制御情報を
格納する格納手段と、前記入出力処理装置からの切換え
指示信号に応答して前記格納手段から前記制御情報を読
出して前記制御情報バッファに格納する制御手段と、前
記格納手段からの制御情報が前記制御情報バッファに格
納されたことを示す読出し許可情報を前記入出力処理装
置に出力する通知手段と、前記切換え指示信号の出力後
に前記通知手段から出力される前記読出し許可情報に応
答して選択情報を出力し、前記制御情報バッファに格納
された制御情報を読出す読出し手段とを有し、前記切換
え指示信号を出力することにより前記格納手段に格納さ
れた前記制御情報を前記読出し手段で連続して読出すよ
うにしたことを特徴とするデータ転送制御方式。(1) A data transfer control method for an input/output processing device that reads out control information stored in a control information buffer of a channel device, the method comprising: a storage means provided in the channel device for storing the control information; control means for reading out the control information from the storage means and storing it in the control information buffer in response to a switching instruction signal from the output processing device; and the control information from the storage means being stored in the control information buffer. notification means for outputting read permission information indicative of the input/output processing device to the input/output processing device; outputting selection information in response to the read permission information output from the notification means after outputting the switching instruction signal; reading means for reading out control information stored in the storage means, and by outputting the switching instruction signal, the reading means continuously reads out the control information stored in the storage means. Characteristic data transfer control method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1108207A JPH02285448A (en) | 1989-04-27 | 1989-04-27 | Data transfer control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1108207A JPH02285448A (en) | 1989-04-27 | 1989-04-27 | Data transfer control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02285448A true JPH02285448A (en) | 1990-11-22 |
Family
ID=14478735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1108207A Pending JPH02285448A (en) | 1989-04-27 | 1989-04-27 | Data transfer control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02285448A (en) |
-
1989
- 1989-04-27 JP JP1108207A patent/JPH02285448A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02285448A (en) | Data transfer control system | |
| JPH02285447A (en) | Data transfer control system | |
| JPH02285446A (en) | Data transfer control system | |
| JP2853652B2 (en) | Packet transmitting method and apparatus in inter-processor communication | |
| JPS62182857A (en) | Input and output controller | |
| JPS61125275A (en) | Picture signal processing device | |
| JPH05173933A (en) | Direct memory access transfer system | |
| JPH0436410B2 (en) | ||
| JP3476660B2 (en) | ATM switch | |
| JPH03116350A (en) | Bus structure for data transfer | |
| JPH05204830A (en) | Input/output controller | |
| JPH05128279A (en) | One-chip microcomputer | |
| JPH02219165A (en) | Data transfer system | |
| JP2755998B2 (en) | Data transfer device | |
| JPH0426744B2 (en) | ||
| JP3270040B2 (en) | Bus control method | |
| JPH0410031A (en) | Microprogram controller | |
| JPS60205647A (en) | Data processor | |
| JPH0439701B2 (en) | ||
| JPS5816824B2 (en) | Store and forward method | |
| JPH0282342A (en) | Data communication equipment | |
| JPS6113845A (en) | Communication control equipment | |
| JPH03238549A (en) | Microprocessor | |
| JPH0934736A (en) | Operation switching controller | |
| JPH0415850A (en) | Fault information transfer method |