JPH02283022A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02283022A
JPH02283022A JP2012539A JP1253990A JPH02283022A JP H02283022 A JPH02283022 A JP H02283022A JP 2012539 A JP2012539 A JP 2012539A JP 1253990 A JP1253990 A JP 1253990A JP H02283022 A JPH02283022 A JP H02283022A
Authority
JP
Japan
Prior art keywords
oxide film
ozone
heat treatment
tantalum oxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012539A
Other languages
Japanese (ja)
Inventor
Hiroshi Jinriki
博 神力
Taijo Nishioka
西岡 泰城
Kiichiro Mukai
向 喜一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPH02283022A publication Critical patent/JPH02283022A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce leak current and defect density by heat-treating an oxide film in an atmosphere in which gas containing ozone is present. CONSTITUTION:Heat treatment is performed in an atmosphere containing ozone under the irradiation by mercury lamp 104. The ozone is produced by an ozone generator 108 installed independently of a heat-treating part 118, and carried and introduced into the above heat-treating part. In the case where the ozone concentration is larger than or equal to 5vol.%, the quality of a tantalum oxide film is remarkably improved. The defect density of the tantalum oxide film can be remarkably reduced by a method wherein, successively to the above heat treatment, in a dry oxidative atmosphere, heat treatment is performed at a temperature higher than or equal to 400 deg.C, or preferably 700 deg.C. In particular, as to the film thickness turning to a capacitance region of 5fF/mum<2> or more, remarkable improvement of breakdown strength, reduction of defect density, and improvement of long term reliability can be realized by this method.

Description

【発明の詳細な説明】[Detailed description of the invention]

[産業上の利用分野] 本発明は半導体装置の製造方法に関し、詳しくは、信頼
性と容量が極めて高いキャパシタを有する半導体装置の
製造方法に関する。
[Industrial Field of Application] The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device having a capacitor with extremely high reliability and capacitance.

【従来の技術】[Conventional technology]

酸化タンタルを!II膜として用いた公知例としては1
例えば 公知例(1);エクステンデッド・アブストラクト・オ
ン・ザ・ナインティーンス・コンファレンス・オン・ソ
リッド・ステート・デバイス・アンド・マテリアルス・
東京 1987 (ExtendedAbstract
s  of  the  19th  Confere
nce  on  5olidState  Devi
ces  and  Materials、  Tok
yo、  1987)  第219−222頁および、 公知例(2);公開特許公報昭64−50428、など
が知られている。 上記公知例(1)、(2)においては、酸化タンタル膜
をTaclsと酸素ガスの雰囲気において水銀ランプを
照射しながら酸化タンタルを形成する。 あるいは、酸化タンタルを酸素雰囲気において水銀ラン
プを照射しながらアニールすることについて述べられて
いる。この方法によれば、被覆性の良好で、かつ絶縁耐
圧の高い酸化タンタル膜を形成できることが示されてい
る。 【発明が解決しようとする課題1 上記従来技術においては、酸化タンタルキャパシタのリ
ーク電流は上記熱処理温度が500℃以下において著し
い減少が認められている。しかしながら、この効果をえ
るには、極めて長時間の熱処理が必要でありるばかりで
なく、高集積素子に必要とされる欠陥密度を低減する効
果がないという問題がある。従って、高集積メモリ等へ
の製造には不向きである。また、現在の高集積メモリ素
子に必要とされる容量は5fF/μm2以上、特に16
メガビツト以降の超高集積メモリでは10fF/μm2
以上の容量が必要とされている。発明者らの検討によれ
ば、上記の容量を実現しうる30nm以下の薄膜領域に
おいては、上記従来技術によって、十分なリーク電流の
減少、欠陥密度の減少を得ることができなかった。特に
、膜厚が10nm以下では殆ど改善は得られなかった。 (課題を解決するための手段] 従来技術の問題点を克服するため1本発明は、酸素でな
くオゾンを含む雰囲気において水銀ランプを照射しなが
ら、熱処理をした。このオゾンは熱処理部と別に設けら
れたオゾン生成器により生成され、それを輸送して上記
熱処理部に導入した。 このオゾン濃度が5体積%以上で従来技術に比べて、飛
躍的に著しい効果を得ることができた。また、オゾン濃
度が7体積%以上では特に、著しい効果を得ることがで
きた。更に、酸化タンタル膜の欠陥密度は400’C以
上、望ましくは、700℃以上の乾燥酸化性雰囲気での
熱処理を行なうことにより著しく減少させることができ
た。特に、5 f F/μm2以上の容量領域となる膜
厚ではこの方法により著しい耐圧向上、欠陥密度の低減
、長期信頼性の改善が得られた。 [作用] 本発明者は、従来技術によって形成された酸化タンタル
膜中には大量の酸素空位が存在し、これがリーク電流の
原因になると考えた9本発明が従来技術に比較して、短
時間にリーク電流が減少するのは、オゾン分子が酸素分
子に比較して310nm以下の波長においてはるかに大
きい吸収断面積を持っている(例えば、主波長が185
nmと254nmの低圧水銀ランプなど)ため、オゾン
の光分解により励起酸素原子(−重項励起状ffIA二
〇(’D))が大量に生成し、これが酸素空位と反応し
、酸素空位が減少し、リーク電流が減少することによる
ためと推定される。従来技術においては、酸素を低圧水
銀ランプで照射して生成できるオゾン濃度は0.2%体
積濃度程度であり、オゾン生成器で作られたオゾンを、
熱処理へ移す本発明の方法と比較すると、極めて少ない
。 また、シリコン層上に酸化タンタルを形成する場合、シ
リコンと酸化タンタルの界面には二酸化シリコンが介在
する。この二酸化シリコンの膜厚は4nm以下である。 5fF/μm2以上の容量(二酸化シリコン膜厚に換算
して6.7nm)を確保するには、酸化タンタルの比誘
電率が二酸化シリコンの約6倍であるので、必要とされ
る酸化タンタル膜厚は約30nm以下である。 オゾンが導入された熱処理雰囲気に水銀ランプを照射し
て、酸化タンタル膜を熱処理する場合、酸化タンタル膜
質は改善されるが、界面の5in2膜質は改善されにく
い。従って、酸化タンタル膜厚が減少するにつれ、上記
熱処理によるリーク電流を減少させる効果は低下する。 一方、酸化タンタル膜厚が増加するにつれ、界面のS 
i O,膜厚は無視できるようになる。従って、リーク
電流は上記オゾンが導入された熱処理雰囲気に水銀ラン
プを照射する熱処理により、十分に減少させることがで
きる。酸化タンタル膜厚が10nm以下の場合には、上
記オゾンが導入された熱処理雰囲気に水銀ランプを照射
する熱処理のみでは、界面に形成されたSiO□膜の膜
質が改善されないため。 十分に減少させることはできないが5この熱処理に連続
して700℃以上の乾燥酸化性雰囲気での熱処理を行な
うことにより、上記SiO2膜の膜質も改善され、著し
いリーク電流の減少、信頼性の改善を達成することがで
きた。ここで注目されるのは、酸化タンタル膜上に形成
されたキャパシタの上部電極に負電圧を印加した極性で
のリーク電流は、上記の二段階の熱処理において、第一
の熱処理であるオゾンが導入された熱処理雰囲気に水銀
ランプを照射する熱処理を行なった場合の方が700℃
以上の乾燥酸化性雰囲気での熱処理のみを行なった場合
に比較して著しく減少することである。これは、この極
性でのリーク電流特性は、酸化タンタル膜質を極めて敏
感に反映することを示している。従って、酸化タンタル
膜厚が薄膜化するにつれて、上記二種の酸化処理を連続
して行なうことが極めて有効であるといえる。しかし、
酸化タンタル膜厚が30〜40nm以上の場合には酸化
タンタルの結晶化に伴うリーク電流の増大が生じ、2段
階の酸化をするとオゾン中での水銀ランプ照射によるア
ニールのみのものよりもリーク電流は増加した。 従って、CVD法とか、スパッター法により形成された
膜厚が30nm以下の酸化タンタルについては、2段階
の熱処理はリーク電流の低減に極めて有効である。 欠陥密度の低減については、700℃以上の乾燥酸化性
雰囲気での熱処理が極めて効果がある。 オゾン中での水銀ランプ照射によるアニールでも、欠陥
密度を低減することができるが、700℃以上の乾燥酸
化性雰囲気での熱処理による効果よりは劣る。したがっ
て、リーク電流、欠陥密度の低減には二段階の熱処理を
施すことが最も有効である。 【実施例) 実施例1 第2図(a)−(d)は本実施例の製造プロセスを模式
的断面図を用いて示したものである。第2図(a)はシ
リコン半導体基板1上に熱酸化膜2を形成し、その1領
域の絶縁膜を除去する。次に、多結晶シリコン膜3を形
成した後、パターニング後、絶縁膜2上にて加工しキャ
パシタの下部電極を形成する。第2図(b)は、この多
結晶シリコン層3をAP洗浄した後の状態を示している
。 表面に約1〜2nmのシリコン酸化膜4が形成される。 このシリコン酸化膜は、他の方法、例えば、熱酸化もし
くはプラズマ酸化などによっても形成することができる
。第2図(c)はこのシリコン酸化膜上に酸化タンタル
5を化学気相成長させた状態を示している。この際、ソ
ースとしてTa(OCaHs)sを窒素でバブリングし
て、これを酸素ガス雰囲気中で400℃の温度で熱分解
させて酸化タンタル膜5を8nm堆積させる。次に、オ
ゾンを含むガス雰囲気において水銀ランプを照射しなが
ら30分のアニールを行なう。基板温度は300℃、オ
ゾン濃度は7■%、UV照度は200mw/cm”の条
件で行った。次に、乾燥酸化性雰囲気において800℃
でアニールを行なう。第2図(d)は、酸化タンタル5
上にタングステン電極6を形成した状態を示している。 このキャパシタの電流−電圧特性を図1に示す(2−s
tepとして示す。)第1図(a)はゲート電極に正電
圧、第1図(b)はゲート電極に負電圧を印加した場合
である。比較として、オゾンを含むガス雰囲気において
水銀ランプを照射しながら300℃で30分のアニール
のみを行なった後、タングステン電極を形成したもの(
UV−○、として示す)、乾燥酸化性雰囲気における8
00℃のアニールのみを行なってタングステン電極を形
成したもの(DRY−0,とじて示す)を比較として示
す。これより、2段階の熱処理を行なったものが、もっ
ともリーク電流が減少することがわかる。以上の実施例
は酸化タンタルについて示したが、同様な効果は酸化ニ
オビウム、酸化イツトリウム。 酸化ハフニウム、酸化ジルコニウム、ランタン系列の元
素の酸化物、酸化ニオビウム、酸化チタニウムのいずれ
かもしくはこれらの酸化物より選ばれた2種類以上の酸
化物の混合物を用いた場合についても得ることができる
。また、酸化タンタルのCVDのソースとしては、Ta
 (OC2H,) sを用いた例について示したが、タ
ンタルハロゲン化物、他のアルコレートを用いても、同
様の効果が得られる。 また、上記のリーク電流特性の酸化タンタル膜厚依存性
を調べた。図3は膜厚が20nmの酸化タンタルの電流
−電圧特性を示している。第一のU V−03熱処理時
間が60分とすると、酸化タンタル膜厚が20nmの場
合でも、熱処理をしない場合に比較して十分なリーク電
流の減少を実現することができた。酸化タンタル膜厚が
増加するにつれ、第一のUV−〇、熱処理時間を長くす
ることにより、リーク電流は十分減少するのは、酸化タ
ンタル膜中の酸素空位を修復する過程は、励起酸素原子
の膜中での拡散が律速過程であるたである。 第4図は上記の酸化タンタル膜厚とリーク電流が10−
’A/am”となるのに必要とされる実効的電界強度の
関係を示している。ここで、横軸は容量値を二酸化シリ
コン膜に換算した膜厚で示しており、酸化タンタル膜の
実際の膜厚は図中の()内に示している。SiO2膜換
算で3〜5nmは。 はぼ8〜20nmに相当している。また、縦軸は印加電
圧を二酸化シリコン膜に換算した膜厚で割って、求めた
実効的電界強度で示している。第4図の結果は、酸化タ
ンタル膜厚が30nmまででは、二段階の熱処理が絶縁
耐圧向上に極めて有効であることがわかる。また、膜厚
が酸化タンタル膜厚が10nm以上(Sin2膜換算4
nm以上)では。 UV−0,熱処理だけでも有効であることがわかる。 第5図は酸化タンタル膜厚が20nmの場合のキャパシ
タの絶縁耐圧の分布をしめしたものである。測定に用い
たキャパシタは、キャパシタ面積が0.5cm2であり
、ライン幅が1.5、間隔が1.0μmの櫛型キャパシ
タである。キャパシタ構造は第5図(、)内に示してい
る。酸化タンタル5を多結晶シリコン3上に形成する。 この際。 酸化タンタル5を多結晶シリコン3の界面にSiO3層
4ができる。また、特定の熱処理をした後、タングステ
ン6を形成し、パターニングし、キャパシタとする。測
定キャパシタ数は45ケである。第5図(a)は2−s
 t e pアニール処理を行なったキャパシタ、第5
図(b)はU V −0,アニールだけの処理を行なっ
たキャパシタの場合である。2−s t e pアニー
ルの場合の欠陥は極めて少なく。2段階の熱処理が極め
て効果があることがわかる。同様に、乾燥酸化性雰囲気
における800℃のアニールのみの場合にも欠陥密度を
減少させる効果があるが、耐圧向上という点では十分で
ない。 第6図は第2図にて示した構造のキャパシタの長期信頼
性のアニール処理依存性を示したものである。酸化タン
タル膜厚は20nmであり、キャパシタの面積は0.5
cm2であり、測定チップ数は45ケである。2−s 
t e pアニールをした場合は極めて高い信頼性を示
し、1,65Vの印加電圧での予測寿命は、直線外挿に
よれば、1022秒また。DRY−027ニールの場合
も1019秒と十分な信頼性をしめす。一方、UV−0
,アニールの場合にも予測寿命は1016秒であり、高
集積メモリなどに必要とされる10年(約3 X 10
”秒)の信頼性を達成することができる。 表1〜表4は以上の結果を整理して、高集積のメモリへ
の適用可能性を比較したものである。第二の熱処理を行
なわず、第一の熱処理だけの場合には、比較的欠陥密度
も多く、長期信頼性も短い。 しかしながら、これらの結果も、従来技術と比較すると
改善されており、特定の半導体素子への適用においては
十分な効果を示す。 第1表 第4表 第2表 第3表 (実施例2) 実施例1では、酸化タンタル膜を被着した後、熱処理を
したが、同様の効果は酸化タンタル膜の形成時にオゾン
を含む反応ガスを流す、あるいは。 オゾンを含む反応ガスに水銀ランプを照射することによ
り形成した後、乾燥酸化性雰囲気における800℃のア
ニールを行ない、タングステン電極を形成して得られた
キャパシタにおいても、第1図に示すと同様なリーク電
流の低減という効果をえることができた。つまり、二段
階熱処理は膜形成部で膜形成と同時に第一段階を行ない
、第二段階の乾燥酸化性雰囲気における熱処理を後から
行なうことができる。 ここでは、酸化タンタルを形成する化学気相成長装置の
構成図を第7図に示す。真空チャンバー118内には基
板103、基板加熱用ヒーター102があり1反応ガス
は基板中心に設けられた導入口119.基板周辺に設け
られた排気口120とからなっている。基板上部には合
成石英窓101があり、その上に水銀ランプ104があ
る。また、電圧源105がある。排気はブースタポンプ
106、ロータリポンプ107よりなっている。ガス供
給系には酸素ボンベ109から酸素が供給せれオゾナイ
ザ−108により、3%〜9%体積濃度の高濃度のオゾ
ンが発生する。このオゾンと酸素の混合ガスはガス流量
制御系116、電磁弁110を経由して真空チャンバー
118に導入される。同様に、113にいれられた。 T a (QC,H,) 、 112は高温槽115に
より一定温度に保たれる。窒素供給系114からの窒素
によりバブリングされた後、ヒータ117によって一定
温度に保持されたガス配管を経由して、真空チャンバー
118内に導入される。 この装置により形成した8nmの酸化タンタル膜を乾燥
酸化性雰囲気において800℃でアニールを行なった。 第8図は上部電極としてタングステンを形成したキャパ
シタの電流−電圧特性を示す。実効膜厚が3.2nmの
領域で実施例1の場合とほぼ同じたけのリーク電流の減
少を確認した。 (実施例3) 実施例1,2においては、オゾンを外部より導入した雰
囲気において、水銀ランプを、照射しながらアニール、
もしくはT a (OCz Hs ) s等のソースガ
スを供給して酸化タンタルを堆積する例について示した
が、同様の効果は300〜400℃のアニール温度で励
□起された酸素原子を含むガスを導入した雰囲気で水銀
ランプを照射することなく熱処理をするか、もしくはT
 a (OC−Hs ) s等のソースガスを供給して
膜の堆積を行なうことによっても実現できる。この励起
された酸素原子は反応室の外部に設置された励起部にお
いて紫外光を照射するか、もしくは、RFとかμ波の高
周波により生成させることができる。第13図、第14
図にこれらのための化学気相成長装置について示してい
る。第13図において、オゾンもしくは酸素を少なくと
も含むガスをUV先光励起509にもしくは輸送され、
UV励起されたガスは膜堆積用の減圧CVD装置507
に輸送される。 第14図では、オゾンもしくは酸素を少なくとも含むガ
スがμ波動起部614に輸送され、μ波励起されたガス
が減圧CVD装置607に輸送される。第13図、14
に示された膜形成装置で形成した酸化タンタル膜も、膜
堆積時に直接UV光を照射して得られた酸化タンタル膜
と同等の特性を示した。第9図は第13図に示す装置を
用いて形成したキャパシタの電流−電圧特性を示してい
る。 この方法によってもオゾンを外部より導入した雰囲気に
おいて、水銀ランプを直接照射しながらのアニール、も
しくはTa (QC,H,)、等のソースガスを供給し
て酸化タンタルを堆積した場合と同等の電流−電圧特性
を示した。以上の様に、本発明の方法を用いると絶縁附
属が高く、界面準位の少ないMOSキャパシタを得るこ
とができる。 従って、高集積半導体メモリの容量絶縁膜、微細MO8
のゲート絶縁膜に極めて有効である。 本実施例では、オゾン/酸素混合ガスに水銀ランプを照
射する方法について示したが、酸素ガスを用いて、励起
光源の波長を175nm以下とした場合には一重項酸素
原子を発生できるので同様の効果が得られる。同様に、
N20、NO2、FI2O,CO2などのガスでも光の
波長をそれぞれ341 nm以下、244nm以下、1
77nm以下、167nm以下とそれぞれ選択すること
により同様の効果が得られる。また、Taのソースとし
てはタンタルハロゲン化物を用いても同様の効果を得る
ことができた。 また、第13図において、励起部509、低蒸気圧ソー
ス供給部506からの導入ガスをピエゾバルブ519,
520、および、バイパスラインへのピエゾバルブ52
1,522を用いて、交互に導入することができる。こ
の場合のバルブの開閉のシーケンスを第16図に示す。 この方法によれば、Ta層と酸素原子層を交互に形成し
たり、TaOx層を一原子層形成した後、酸素空位の修
復を行なうことを交互に繰り返すことにより欠陥のない
タンタル酸化膜を単分子層の制御性で形成することがで
きる。 (実施例4) 本実施例では実施例1において示された、キャパシタを
ダイナミックMOSメモリに適用した例について示す。 第10図は積層型メモリセルを有するダイナッミクメモ
リ素子の断面構造図を示している。 第一導電型の基板201上にメモリセルが形成されてい
る。メモリセルトランジスタのソース。 ドレインは第2導電型の高濃度拡散層202よりなる。 203はワード線はであり、タングステンシリサイドを
用いたポリサイド構造となっている。 205は蓄積キャパシタの下部電極であり、多結晶シリ
コン層よりなる。蓄積キャパシタの誘電膜は206の二
酸化シリコンと207の酸化タンクルの積層膜からなっ
ている。蓄積電極の上部電極は208のタングステンよ
りなっている。本発明のキャパシタを本実施例の積層型
ダイナミックメモリに適用することにより、極めて高集
積のメモリ素子を製造することができる。これは、1゜
fF/μm2以上の領域において従来用いられている絶
縁膜と比較して著しくリーク電流を減少させることがで
きるからである。図4に示す用に、S i O2/ S
 i、N4の積層膜では実効膜厚3nmの領域において
1.65Vの耐圧を得ることができないが、本発明によ
れば達成可能なのは明らかである。また、第11図はト
レンチ型メモリセルを有するダイナラミックメモリ素子
の断面構造図を示している。トレンチ型メモリセルにお
いても同様な効果が得られる。本実施例では、実施例1
に示した方法で形成した場合について示しているが、同
様に実施例2.3に示す形成方法によっても同様の効果
をえることがでた。 (実施例5) 本実施例ではlMOSトランジスタのゲート絶縁膜のと
して、本発明の製造方法を用いた例について示す。第9
図は本発明の一実施例のMOSトランジスタの模式的断
面構造を示したものである。 第一導電型の基板401上にソース、ドレインとなる反
対導電型の高濃度拡散層402があり、ゲート絶縁膜実
施例1に示す方法により形成された二酸化シリコン40
8と酸化タンタル409の積層構造よりなる。ゲート電
極407はタングステンよりなっている。405は眉間
絶縁膜、406はソース、ドレインへのコンタクトを取
るタングステン配線である。404はパッシベーション
膜である。本実施例のMOSトランジスタは極めて絶縁
破壊に強く、欠陥密度も少ない。また、二酸化シリコン
膜408は4nm以下の極薄膜であるので、ホットキャ
リヤーなどによる、ダメージを受けにくく、スレッシュ
ホルド電圧のストレス電圧による変動は従来より2桁以
上小さくなることを確認した。また、本発明の一方法で
あり、実施例3に示す形成方法を用いると半導体基板が
直接に、紫外光、高周波にさらされることがないので。 半導体素子が°ダメージを受けることがない。第15図
はCVDチャンバー内で光を照射して形成したTa、O
,膜を用いたMO5型キャパシタの界面準位と本発明の
方法によるキャパシタの界面準位をQ uasi −5
taticで評価した結果を比較したものである6約−
桁、直接光照射しない場合の方が少ないことがわかった
。従って、MOS)−ランジスタのゲート絶縁膜として
本発明のプロセスにより形成されたTa2O,膜を用い
ることは、極めて有効である。 (実施例6) 本発明の酸化膜形成方法は強誘電性を示す酸化物の形成
方法としても有効である。本実施例では。 P b、(OC,H5)S、 T i (i−OC2H
5)4、z r (i−o C3H7) 4のアルコキ
シドをソースとして、それぞれを蒸発させて、反応させ
、膜を形成する。この際、励起された酸素原子を反応中
に導入する。これによりシリコン基板上に形成されたP
ZT薄膜の絶縁耐圧を第17図に示す。励起酸素を導入
しない場合に比較して(第17図(a)に示す。)本発
明の形成方法を用いた場合(第17図(b)に示す。)
には3桁以上の絶縁耐圧の向上を得ることができた。第
18図はここで用いた膜形成装置の概略図を示す970
1はpb、(OC2H,)い702はTi(i−OCz
HsL、703はZ r (i−OCx H7) 4の
バブリング容器を示している。これを、Arによりバブ
リングして反応部704に導入する。705は反応部の
加熱ヒーターであり、約400℃に設定されている。 酸素ガスはオゾン発生機710に導入され9重量%のオ
ゾン/酸素混合ガスを生成する。この混合ガスは励起部
707に導入され、水銀ランプ706の照射により励起
酸素原子を発生する。この励起酸素原子を含むガスは反
応部に輸送される。膜は基板711は基板ホルダー71
2に固定され。 基板711上に膜が形成される。排気はブースター70
8、ロータリポンプ709で行なう。以上の形成方法に
より形成した膜は、第17図(b)に示す良好な絶縁耐
圧を示した。 (実施例7) 本発明の酸化膜形成方法は超伝導性を示す酸化物の形成
方法としても有効である。Y−Ba−Cu −0の4元
系よりなる酸化物の形成に本方法を適用した場合には、
従来の方法に比較して、より高い超伝導転移温度が得ら
れた。ジグ1〜ン類の金属キレート錯体であるY (D
PM)、、、Ba(DPM)、、Cu  (DPM) 
2(但し、D P M : dipivaloylme
thanato)のソースを蒸発させ、これを反応管に
導入し、同時に励起した酸素原子を導入することで、良
好な特性を示す超伝導薄膜を形成することができた。第
19図は抵抗値と温度との関係をを示している。励起し
た酸素原子を反応部に導入しない場合には、従来はTc
が60KLか得られなかったが(第19図<a)に示す
、)1本発明の方法によれば約95にの値が得られた(
第19図(b)に示す。)第20図は本発明の膜形成方
法を行なう膜形成装置の概念図である。ジケトン類の金
属キレート錯体であるY (DPM)、を恒温槽801
、Ba(DPM)。 を恒温槽802に、Cu (DPM)2 (但し、D 
P M : dipivaloylIIlethana
to)を恒温層803にいれて加熱し、アルゴンンでバ
ブリングして反応室804に導入する。反応部804は
高周波加熱805により試料台812を加熱し、800
℃としである。一方、酸素をオゾン発生器810に導入
し、7%体積感度のオゾン/vI素混合ガスを生成する
。この混合ガスは励起部807に導入され、水銀ランプ
806の照射により励起酸素原子を発生する。この励起
酸素原子を含むガスは反応部804に輸送される。膜は
基板ホルダー812上の基板811に形成される。排気
はブースター808、ロータリポンプ809で行なう。 以上の形成方法により形成したY−Ba−Cu−0の4
元系酸化物膜は、第20図(b)に示す高い超伝導転移
温度を得ることができた。 【発明の効果1 本発明によれば、16メガビツト以上の高集積ダイナミ
ックMOSメモリに必要とされる高容量、高耐圧、高信
頼のキャパシタを製造することができる。従って、メモ
リ素子を用いた各種の電気機器の高性能化を達成する効
果がある。また、誘電体薄膜以外の各種酸化物において
も、本発明の膜形成方法によれば本来の性質を損なうこ
となく、酸素空孔を膜形成時に著しく減少させることが
できる。高誘電率酸化膜では、極めて被覆性が良好で、
かつ、絶縁耐圧が良好な状態で形成することができる。 また、強誘電性酸化物でも絶縁耐圧が高くなる。また、
超伝導性酸化物では超伝導転移温度が著しく向上するこ
とがわかった。従って、完全な酸化を行なうことで、酸
化物の不完全性による特性の不安定性を抑えることがで
き、半導体素子等への実用化に極めて有効な技術である
Tantalum oxide! A known example of use as II membrane is 1.
For example, known example (1); Extended Abstracts on the Nineteenth Conference on Solid State Devices and Materials.
Tokyo 1987 (Extended Abstract
s of the 19th Conference
nce on 5solidState Devi
ces and Materials, Tok
yo, 1987), pp. 219-222, and Known Example (2); Published Patent Publication No. 64-50428. In the above-mentioned known examples (1) and (2), tantalum oxide is formed while irradiating the tantalum oxide film with a mercury lamp in an atmosphere of Tacls and oxygen gas. Alternatively, it is described that tantalum oxide is annealed in an oxygen atmosphere while being irradiated with a mercury lamp. It has been shown that this method can form a tantalum oxide film with good coverage and high dielectric strength. Problem 1 to be Solved by the Invention In the prior art described above, it has been recognized that the leakage current of the tantalum oxide capacitor is significantly reduced when the heat treatment temperature is 500° C. or lower. However, in order to obtain this effect, not only an extremely long heat treatment is required, but also there is a problem that it is not effective in reducing the defect density required for highly integrated devices. Therefore, it is unsuitable for manufacturing highly integrated memories and the like. In addition, the capacitance required for current highly integrated memory devices is 5fF/μm2 or more, especially 16
10fF/μm2 for ultra-highly integrated memory after megabits
More capacity is required. According to the inventors' studies, in a thin film region of 30 nm or less in which the above-mentioned capacity can be achieved, the above-mentioned conventional techniques have not been able to sufficiently reduce leakage current and defect density. In particular, almost no improvement was obtained when the film thickness was 10 nm or less. (Means for Solving the Problems) In order to overcome the problems of the prior art, the present invention performs heat treatment while irradiating with a mercury lamp in an atmosphere containing ozone instead of oxygen.This ozone is provided separately from the heat treatment section. The ozone was generated by an ozone generator, which was then transported and introduced into the heat treatment section.When the ozone concentration was 5% by volume or more, it was possible to obtain a dramatically remarkable effect compared to the conventional technology.Also, Particularly remarkable effects were obtained when the ozone concentration was 7% by volume or more.Furthermore, the defect density of the tantalum oxide film should be heat treated in a dry oxidizing atmosphere at a temperature of 400°C or more, preferably 700°C or more. In particular, for film thicknesses in the capacitance region of 5 f F/μm2 or more, this method significantly improved breakdown voltage, reduced defect density, and improved long-term reliability. [Function] The present inventor believed that a large amount of oxygen vacancies exist in the tantalum oxide film formed by the conventional technology, and this causes leakage current. The reason for this decrease is that ozone molecules have a much larger absorption cross section at wavelengths below 310 nm than oxygen molecules (for example, when the dominant wavelength is 185 nm)
(nm and 254 nm low-pressure mercury lamps, etc.), photolysis of ozone generates a large amount of excited oxygen atoms (-multiplet excited ffIA20 ('D)), which react with oxygen vacancies, reducing oxygen vacancies. This is presumed to be due to a decrease in leakage current. In the conventional technology, the ozone concentration that can be generated by irradiating oxygen with a low-pressure mercury lamp is about 0.2% volume concentration, and the ozone produced by an ozone generator is
Compared to the method of the present invention in which heat treatment is performed, the amount is extremely small. Further, when forming tantalum oxide on a silicon layer, silicon dioxide is present at the interface between silicon and tantalum oxide. The film thickness of this silicon dioxide is 4 nm or less. In order to secure a capacitance of 5 fF/μm2 or more (6.7 nm in terms of silicon dioxide film thickness), the required tantalum oxide film thickness is is about 30 nm or less. When a tantalum oxide film is heat treated by irradiating a heat treatment atmosphere into which ozone is introduced with a mercury lamp, the quality of the tantalum oxide film is improved, but the quality of the 5in2 film at the interface is difficult to improve. Therefore, as the tantalum oxide film thickness decreases, the effect of reducing leakage current by the heat treatment described above decreases. On the other hand, as the tantalum oxide film thickness increases, the S
i O, the film thickness becomes negligible. Therefore, the leakage current can be sufficiently reduced by heat treatment in which the heat treatment atmosphere into which ozone is introduced is irradiated with a mercury lamp. When the tantalum oxide film thickness is 10 nm or less, the quality of the SiO□ film formed at the interface cannot be improved by heat treatment alone by irradiating the heat treatment atmosphere into which ozone is introduced with a mercury lamp. Although it is not possible to sufficiently reduce the leakage current, 5 by performing heat treatment in a dry oxidizing atmosphere at 700°C or higher following this heat treatment, the film quality of the SiO2 film is improved, resulting in a significant reduction in leakage current and improved reliability. was able to achieve this. What is noteworthy here is that the leakage current in polarity when a negative voltage is applied to the upper electrode of the capacitor formed on the tantalum oxide film is caused by the ozone introduced in the first heat treatment in the above two-step heat treatment. When heat treatment was performed by irradiating a mercury lamp into the heat treatment atmosphere, the temperature was 700℃.
This is a significant reduction compared to the case where only the heat treatment in the dry oxidizing atmosphere is performed. This indicates that the leakage current characteristics at this polarity extremely sensitively reflect the tantalum oxide film quality. Therefore, as the thickness of the tantalum oxide film becomes thinner, it can be said that it is extremely effective to perform the above two types of oxidation treatments in succession. but,
When the tantalum oxide film thickness is 30 to 40 nm or more, leakage current increases due to crystallization of tantalum oxide, and when two-step oxidation is performed, the leakage current is lower than when only annealing is performed by mercury lamp irradiation in ozone. increased. Therefore, for tantalum oxide with a film thickness of 30 nm or less formed by CVD or sputtering, two-step heat treatment is extremely effective in reducing leakage current. Heat treatment in a dry oxidizing atmosphere at 700° C. or higher is extremely effective in reducing defect density. Annealing by mercury lamp irradiation in ozone can also reduce the defect density, but the effect is inferior to that of heat treatment in a dry oxidizing atmosphere at 700° C. or higher. Therefore, it is most effective to perform a two-step heat treatment to reduce leakage current and defect density. [Example] Example 1 Figures 2(a) to 2(d) show the manufacturing process of this example using schematic cross-sectional views. In FIG. 2(a), a thermal oxide film 2 is formed on a silicon semiconductor substrate 1, and one region of the insulating film is removed. Next, after forming a polycrystalline silicon film 3, it is patterned and then processed on the insulating film 2 to form a lower electrode of the capacitor. FIG. 2(b) shows the state of this polycrystalline silicon layer 3 after AP cleaning. A silicon oxide film 4 with a thickness of about 1 to 2 nm is formed on the surface. This silicon oxide film can also be formed by other methods, such as thermal oxidation or plasma oxidation. FIG. 2(c) shows the state in which tantalum oxide 5 is grown on this silicon oxide film in a chemical vapor phase. At this time, Ta(OCaHs)s as a source is bubbled with nitrogen and thermally decomposed at a temperature of 400° C. in an oxygen gas atmosphere to deposit a tantalum oxide film 5 of 8 nm. Next, annealing is performed for 30 minutes while irradiating with a mercury lamp in a gas atmosphere containing ozone. The substrate temperature was 300°C, the ozone concentration was 7%, and the UV illuminance was 200 mw/cm.Next, it was heated at 800°C in a dry oxidizing atmosphere.
Perform annealing. Figure 2(d) shows tantalum oxide 5
A state in which a tungsten electrode 6 is formed thereon is shown. The current-voltage characteristics of this capacitor are shown in Figure 1 (2-s
Shown as tep. ) FIG. 1(a) shows the case where a positive voltage is applied to the gate electrode, and FIG. 1(b) shows the case where a negative voltage is applied to the gate electrode. For comparison, a tungsten electrode was formed after only annealing at 300°C for 30 minutes while irradiating with a mercury lamp in a gas atmosphere containing ozone (
8 in a dry oxidizing atmosphere
For comparison, a tungsten electrode formed by performing only 00° C. annealing (DRY-0, shown together) is shown. From this, it can be seen that the leakage current decreases the most when the two-step heat treatment is performed. Although the above examples showed tantalum oxide, similar effects can be obtained with niobium oxide and yttrium oxide. It can also be obtained by using hafnium oxide, zirconium oxide, oxides of lanthanum series elements, niobium oxide, titanium oxide, or a mixture of two or more oxides selected from these oxides. In addition, as a source for tantalum oxide CVD, Ta
Although an example using (OC2H,)s has been shown, similar effects can be obtained using tantalum halides and other alcoholates. Furthermore, the dependence of the above leakage current characteristics on the tantalum oxide film thickness was investigated. FIG. 3 shows the current-voltage characteristics of tantalum oxide with a film thickness of 20 nm. When the first UV-03 heat treatment time was set to 60 minutes, even when the tantalum oxide film thickness was 20 nm, it was possible to achieve a sufficient reduction in leakage current compared to the case where no heat treatment was performed. As the tantalum oxide film thickness increases, the leakage current can be sufficiently reduced by increasing the first UV-〇 heat treatment time. Diffusion in the membrane is the rate-limiting process. Figure 4 shows that the above tantalum oxide film thickness and leakage current are 10-
It shows the relationship between the effective electric field strength required to achieve 'A/am'.Here, the horizontal axis shows the capacitance value in terms of film thickness converted to silicon dioxide film, and tantalum oxide film. The actual film thickness is shown in parentheses in the figure. 3 to 5 nm in terms of SiO2 film is equivalent to 8 to 20 nm. The vertical axis is the applied voltage in terms of silicon dioxide film. The result is shown as the effective electric field strength obtained by dividing by the film thickness.The results shown in Figure 4 show that the two-stage heat treatment is extremely effective in improving the dielectric breakdown voltage when the tantalum oxide film thickness is up to 30 nm. In addition, the film thickness is tantalum oxide film thickness of 10 nm or more (Si2 film equivalent 4
nm or more). It can be seen that UV-0 and heat treatment alone are effective. FIG. 5 shows the distribution of dielectric strength voltage of a capacitor when the tantalum oxide film thickness is 20 nm. The capacitor used in the measurement was a comb-shaped capacitor with a capacitor area of 0.5 cm 2 , a line width of 1.5, and an interval of 1.0 μm. The capacitor structure is shown in FIG. 5(,). Tantalum oxide 5 is formed on polycrystalline silicon 3. On this occasion. A SiO3 layer 4 is formed on the interface between the tantalum oxide 5 and the polycrystalline silicon 3. Further, after performing a specific heat treatment, tungsten 6 is formed and patterned to form a capacitor. The number of capacitors measured was 45. Figure 5(a) is 2-s
Capacitor subjected to t e p annealing treatment, fifth
Figure (b) shows the case of a capacitor that has been subjected to only UV-0 and annealing treatment. There are very few defects in the case of 2-step annealing. It can be seen that the two-step heat treatment is extremely effective. Similarly, only annealing at 800° C. in a dry oxidizing atmosphere has the effect of reducing defect density, but is not sufficient in terms of improving breakdown voltage. FIG. 6 shows the dependence of the long-term reliability of the capacitor having the structure shown in FIG. 2 on annealing treatment. The tantalum oxide film thickness is 20 nm, and the capacitor area is 0.5
cm2, and the number of measurement chips is 45. 2-s
The t e p annealed case shows extremely high reliability, with a predicted lifetime of 1022 seconds at an applied voltage of 1.65 V, based on linear extrapolation. In the case of DRY-027 Neil, it also shows sufficient reliability at 1019 seconds. On the other hand, UV-0
, even in the case of annealing, the expected lifespan is 1016 seconds, which is longer than 10 years (approximately 3 x 10
Tables 1 to 4 summarize the above results and compare the applicability to highly integrated memories. , in the case of only the first heat treatment, the defect density is relatively high and the long-term reliability is short.However, these results are also improved compared to the conventional technology, and in the case of application to specific semiconductor devices. This shows a sufficient effect. Table 1 Table 4 Table 2 Table 3 (Example 2) In Example 1, heat treatment was performed after depositing the tantalum oxide film, but similar effects were obtained with the tantalum oxide film. A tungsten electrode is obtained by flowing a reaction gas containing ozone during formation, or by irradiating a reaction gas containing ozone with a mercury lamp, followed by annealing at 800°C in a dry oxidizing atmosphere to form a tungsten electrode. In capacitors, we were able to achieve the same effect of reducing leakage current as shown in Figure 1.In other words, in the two-step heat treatment, the first step is performed at the same time as film formation in the film forming section, and the second step is drying. Heat treatment in an oxidizing atmosphere can be performed later.A configuration diagram of a chemical vapor deposition apparatus for forming tantalum oxide is shown in FIG. The reactant gas consists of an inlet 119 provided at the center of the substrate and an exhaust port 120 provided around the substrate.A synthetic quartz window 101 is placed on the top of the substrate, and a mercury lamp 104 is placed above it. In addition, there is a voltage source 105.The exhaust is made up of a booster pump 106 and a rotary pump 107.Oxygen is supplied to the gas supply system from an oxygen cylinder 109, and an ozonizer 108 is used to increase the volume concentration by 3% to 9%. Concentrated ozone is generated. This mixed gas of ozone and oxygen is introduced into the vacuum chamber 118 via the gas flow control system 116 and the electromagnetic valve 110. Similarly, it was introduced into the vacuum chamber 113. T a (QC, H, ), 112 is kept at a constant temperature by a high temperature bath 115. After being bubbled with nitrogen from a nitrogen supply system 114, it is passed through a gas pipe maintained at a constant temperature by a heater 117 into a vacuum chamber 118. The 8 nm tantalum oxide film formed using this device was annealed at 800°C in a dry oxidizing atmosphere. Figure 8 shows the current-voltage characteristics of a capacitor with tungsten formed as the upper electrode. In the region where the film thickness was 3.2 nm, it was confirmed that the leakage current decreased by almost the same amount as in Example 1. (Example 3) In Examples 1 and 2, annealing was performed while irradiating with a mercury lamp in an atmosphere where ozone was introduced from the outside.
An example was shown in which tantalum oxide is deposited by supplying a source gas such as T a (OCz Hs ) s, but the same effect can be obtained by depositing a gas containing oxygen atoms excited at an annealing temperature of 300 to 400°C. Either heat treatment is performed in the introduced atmosphere without irradiation with a mercury lamp, or T
This can also be achieved by depositing a film by supplying a source gas such as a(OC-Hs)s. These excited oxygen atoms can be generated by irradiating ultraviolet light in an excitation unit installed outside the reaction chamber, or by using high frequency waves such as RF or μ waves. Figures 13 and 14
The figure shows a chemical vapor deposition apparatus for these. In FIG. 13, a gas containing at least ozone or oxygen is transported or transported to a UV pre-photoexcitation 509;
The UV-excited gas is transferred to a low pressure CVD device 507 for film deposition.
transported to. In FIG. 14, a gas containing at least ozone or oxygen is transported to a μ wave generator 614, and the gas excited by μ waves is transported to a reduced pressure CVD device 607. Figures 13 and 14
The tantalum oxide film formed with the film forming apparatus shown in 1 also exhibited properties equivalent to those of the tantalum oxide film obtained by directly irradiating UV light during film deposition. FIG. 9 shows the current-voltage characteristics of a capacitor formed using the apparatus shown in FIG. 13. With this method, the current is equivalent to that of annealing with direct irradiation with a mercury lamp in an atmosphere where ozone is introduced from the outside, or when tantalum oxide is deposited by supplying a source gas such as Ta (QC, H,). -Showed voltage characteristics. As described above, by using the method of the present invention, it is possible to obtain a MOS capacitor with high insulation properties and few interface states. Therefore, the capacitive insulating film of highly integrated semiconductor memory, fine MO8
It is extremely effective for gate insulating films. In this example, a method of irradiating ozone/oxygen mixed gas with a mercury lamp was shown, but if oxygen gas is used and the wavelength of the excitation light source is set to 175 nm or less, singlet oxygen atoms can be generated, so the same method can be used. Effects can be obtained. Similarly,
Gases such as N20, NO2, FI2O, and CO2 also have light wavelengths of 341 nm or less, 244 nm or less, and 1
Similar effects can be obtained by selecting 77 nm or less and 167 nm or less, respectively. Further, similar effects could be obtained even when tantalum halide was used as the Ta source. In addition, in FIG. 13, the gas introduced from the excitation unit 509 and the low vapor pressure source supply unit 506 is connected to
520 and piezo valve 52 to the bypass line
1,522 can be used and introduced alternately. The sequence of opening and closing the valve in this case is shown in FIG. According to this method, a defect-free tantalum oxide film is formed by alternately forming Ta layers and oxygen atomic layers, or by forming one atomic layer of TaOx layer and then repairing oxygen vacancies. It can be formed with controllable molecular layers. (Embodiment 4) In this embodiment, an example in which the capacitor shown in Embodiment 1 is applied to a dynamic MOS memory will be described. FIG. 10 shows a cross-sectional structural diagram of a dynamic memory element having stacked memory cells. A memory cell is formed on a substrate 201 of a first conductivity type. Source of memory cell transistor. The drain consists of a second conductivity type high concentration diffusion layer 202. A word line 203 has a polycide structure using tungsten silicide. 205 is a lower electrode of the storage capacitor, which is made of a polycrystalline silicon layer. The dielectric film of the storage capacitor consists of a laminated film of 206 silicon dioxide and 207 oxide tank. The upper electrode of the storage electrode is made of 208 tungsten. By applying the capacitor of the present invention to the stacked dynamic memory of this embodiment, an extremely highly integrated memory element can be manufactured. This is because leakage current can be significantly reduced compared to conventionally used insulating films in the region of 1°fF/μm2 or more. As shown in FIG. 4, S i O2/S
Although it is not possible to obtain a breakdown voltage of 1.65 V in a region with an effective film thickness of 3 nm with a laminated film of i, N4, it is clear that this can be achieved according to the present invention. Further, FIG. 11 shows a cross-sectional structural diagram of a dynamic memory element having a trench type memory cell. A similar effect can be obtained in a trench type memory cell. In this example, Example 1
Although the case of forming by the method shown in Example 2.3 is shown, similar effects were also obtained by the forming method shown in Example 2.3. (Example 5) This example shows an example in which the manufacturing method of the present invention is used as a gate insulating film of an IMOS transistor. 9th
The figure shows a schematic cross-sectional structure of a MOS transistor according to an embodiment of the present invention. On a substrate 401 of a first conductivity type, there is a highly concentrated diffusion layer 402 of an opposite conductivity type which becomes a source and a drain, and a silicon dioxide film 40 formed by the method shown in Gate Insulating Film Example 1
It has a laminated structure of 8 and tantalum oxide 409. Gate electrode 407 is made of tungsten. 405 is an insulating film between the eyebrows, and 406 is a tungsten wiring that makes contact with the source and drain. 404 is a passivation film. The MOS transistor of this example is extremely resistant to dielectric breakdown and has a low defect density. Furthermore, since the silicon dioxide film 408 is an extremely thin film with a thickness of 4 nm or less, it is difficult to be damaged by hot carriers and the like, and it has been confirmed that the fluctuation of the threshold voltage due to stress voltage is more than two orders of magnitude smaller than that of the conventional film. Furthermore, when the formation method shown in Example 3, which is one method of the present invention, is used, the semiconductor substrate is not directly exposed to ultraviolet light or high frequency. Semiconductor elements will not be damaged. Figure 15 shows Ta and O formed by irradiating light in a CVD chamber.
, the interface state of the MO5 type capacitor using the film and the interface state of the capacitor using the method of the present invention are expressed as Q uasi -5
Approximately 6 - which is a comparison of the results evaluated with tatic.
It was found that the number was significantly lower when no direct light irradiation was applied. Therefore, it is extremely effective to use the Ta2O film formed by the process of the present invention as the gate insulating film of a MOS transistor. (Example 6) The method for forming an oxide film of the present invention is also effective as a method for forming an oxide exhibiting ferroelectricity. In this example. P b, (OC,H5)S, T i (i-OC2H
5) Using alkoxides of 4 and z r (io C3H7) 4 as sources, each is evaporated and reacted to form a film. At this time, excited oxygen atoms are introduced into the reaction. As a result, P formed on the silicon substrate
FIG. 17 shows the dielectric strength voltage of the ZT thin film. Compared to the case where excited oxygen is not introduced (as shown in FIG. 17(a)), the case where the formation method of the present invention is used (as shown in FIG. 17(b)).
We were able to improve the dielectric strength voltage by more than three orders of magnitude. FIG. 18 shows a schematic diagram of the film forming apparatus used here.
1 is pb, (OC2H,) 702 is Ti (i-OCz
HsL, 703 indicates a bubbling container of Z r (i-OCx H7) 4. This is introduced into the reaction section 704 by bubbling with Ar. Reference numeral 705 is a heater for the reaction section, which is set at about 400°C. Oxygen gas is introduced into ozone generator 710 to produce a 9% by weight ozone/oxygen mixed gas. This mixed gas is introduced into an excitation section 707 and is irradiated with a mercury lamp 706 to generate excited oxygen atoms. This gas containing excited oxygen atoms is transported to the reaction section. The film is a substrate 711 and the substrate holder 71
Fixed to 2. A film is formed on the substrate 711. Booster 70 exhaust
8. Perform with rotary pump 709. The film formed by the above-described formation method exhibited a good dielectric strength as shown in FIG. 17(b). (Example 7) The method for forming an oxide film of the present invention is also effective as a method for forming an oxide exhibiting superconductivity. When this method is applied to the formation of an oxide consisting of a quaternary system of Y-Ba-Cu-0,
Higher superconducting transition temperatures were obtained compared to conventional methods. Y (D
PM), Ba (DPM), Cu (DPM)
2 (However, DPM: dipivaloylme
A superconducting thin film exhibiting good properties could be formed by evaporating a source of methane (thanato) and introducing it into a reaction tube, as well as introducing excited oxygen atoms at the same time. FIG. 19 shows the relationship between resistance value and temperature. Conventionally, when excited oxygen atoms are not introduced into the reaction part, Tc
However, according to the method of the present invention, a value of about 95 KL was obtained (as shown in Fig. 19<a)).
It is shown in FIG. 19(b). ) FIG. 20 is a conceptual diagram of a film forming apparatus for carrying out the film forming method of the present invention. Y (DPM), a metal chelate complex of diketones, was placed in a constant temperature bath 801.
, Ba(DPM). Cu (DPM)2 (however, D
PM: dipivaloylIIlethana
to) is placed in a constant temperature layer 803 and heated, and introduced into a reaction chamber 804 with argon bubbled therein. The reaction section 804 heats the sample stage 812 using high frequency heating 805, and
The temperature is ℃. Meanwhile, oxygen is introduced into the ozone generator 810 to generate an ozone/vI elemental mixed gas with a volume sensitivity of 7%. This mixed gas is introduced into an excitation section 807 and is irradiated with a mercury lamp 806 to generate excited oxygen atoms. This gas containing excited oxygen atoms is transported to reaction section 804. The film is formed on a substrate 811 on a substrate holder 812. Exhaust is performed by a booster 808 and a rotary pump 809. 4 of Y-Ba-Cu-0 formed by the above forming method
The original oxide film was able to obtain a high superconducting transition temperature as shown in FIG. 20(b). Effect of the Invention 1 According to the present invention, a capacitor with high capacity, high withstand voltage, and high reliability required for a highly integrated dynamic MOS memory of 16 megabits or more can be manufactured. Therefore, there is an effect of achieving higher performance of various electrical devices using memory elements. Further, even in various oxides other than dielectric thin films, according to the film forming method of the present invention, oxygen vacancies can be significantly reduced during film formation without impairing the original properties. High dielectric constant oxide film has extremely good coverage,
Moreover, it can be formed with good dielectric strength. Furthermore, ferroelectric oxides also have high dielectric strength. Also,
It was found that the superconducting transition temperature is significantly improved in superconducting oxides. Therefore, by performing complete oxidation, instability of characteristics due to imperfections in the oxide can be suppressed, and this is an extremely effective technique for practical application to semiconductor devices and the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の効果を示す曲線図、第2図は本発明に
よるキャパシタの製造方法の一例を示す工程図、第3図
および第4図は本発明の効果を示す曲線図、第5図およ
び第6図は本発明によって形成したキャパシタの特性を
示す図、第7図は本発明の実施に用いる装置の一例を示
す図、第8図および第9図は本発明の効果を示す曲線図
、第1o図、第11図および第12図は、それぞれ本発
明によって形成したキャパシタをそなえた半導体装置の
断面構造を示す図、JzzA7第13図および第14図
は、それぞれ、本発明の実施に用いる装置を示す図、第
15図は本発明の詳細な説明するための図、第16図は
、本発明の実施に用いる装置に使用されるピエゾバルブ
開閉のシーケンスの一例を示す図、第17図は本発明の
効果を? 示す曲線図、第14図は本発明の実施に用いる装置の一
例を示す図、第19図は本発明の効果の一例を示す図、
第2o図は本発明の実施に用いる装置の一例を示す図で
ある。 符号の説明 1:シリコン基板、2:分離#@縁膜、3:多結晶シリ
コン4−二酸化シリコン、5:酸化タンクル、6:タン
グステン、101:合成石英。 102:ヒータ、1o3:基板、104:水銀ランプ、
105:水銀ランプ電源、−106:ブースタポンプ、
107:ロータリポンプ、108aニオシン発生器、1
09:酸素ボンベ、11o:電磁弁、112 : Ta
−(−QC2H,) 、 113 :バブラー、114
:窒素ボンベ、115:高温槽、116二流量制御系、
117:配管加熱用ヒータ118:真空チャンバー、1
19:ガス導入口、120:ガス排気口、201:シリ
コン基板、202:高濃度拡散層、2’03:ワード線
、204:ビット線、205:多結晶シリコン、206
二二酸化シリコン、207:酸化タンタル、208ニブ
レート電極、310:シリコン基板。 3o1:高濃度拡散層、302:’7−ド線、303:
ビット線、305:5in2.306:多結晶シリコン
、 30−7 :二酸化シリコン、3o8:酸化タンタ
ル、309ニブレート電極、311:眉間絶縁膜、4o
1:シリコン基板、402:高濃度拡散層、403’:
分離絶縁膜、4o4:パッシヘーション膜、405:!
fJ]絶縁膜406:電極配線、407:ゲート電極、
408:二酸化シリコン、409:酸化タンタル、50
5 : Ta(OCz Hs)s、5o6:低蒸気圧ソ
ース供給部、507:CVDチャンバー、508:オゾ
ン生成器、509:光励起部、510:UVランプ、5
11:内壁加熱、512:排気ポンプ、513:基板加
熱519,520,521.522:ピエゾバルブ、6
05 : T a (QC2H,) 、、606:低蒸
気圧ソース供給部、607:CVDチャンバー、608
ニオシン生成器、609:光励起部、610:UVラン
プ、611:内壁加熱。 612:排気ポンプ、613:基板加熱、614:μ波
励起部、615:導波管、616:石英管、617:マ
グネトロン、618ニアイソレータ、619.620.
621.622:ピエゾバルブ、701:恒温層、70
2:恒温層、703:恒温層、704:反応管、705
:反応管加熱ヒータ、706:UVランプ、707:酸
素励起部、708:ブースタポンプ、709:ロータリ
ポンプ、710ニオシン発生器、711:シリコンウェ
ハー、712:ウェハーホルダー、713:I!電磁弁
801:恒温槽、802:恒温槽、803:恒温層、8
04:反応管、805:反応管加熱ヒータ、806:U
Vランプ、807:酸素励起部、808:ブースタポン
プ、809:ロータリボンプ、810ニオシン発生器、
811:シリコンウェハー、812:ウェハーホルダー
、813:電磁弁 図面の浄書(内容に変更なし) 第  2 の 宅 / 口 (久) V(V) 図面の浄書(内容に変更なし) 半 図 fしン VCV) 不 匡1 eff (Mv/c、す 第4 図 telf(?2yrt) 1月 ア 効 を界強支 (MVΔ幻 弔 7J 図面の浄書(内容に変更なし) 図面の浄書(内容に変更なし)体8日〜第120半 5
′ 区 V(v) め り 図 (v) 図面の浄書(内容に変更なし) め /2 区 ho′に 帆イヒン″1コン 祁1ヒタンクlし 第13図 第 G 図 開開 第15図 羊 a2 θ  θ2 θ4 ENfr%γ(eV) 第17図 箒f1団 茅/q図 手 続 補 正 書 (方式) %式% 事件の表示 平成 2年 特 許 願 第012539号 発明の名称 半導体装置の製造方法 名称 (510)株式会社 日 立 製 作 所 代 理 人
FIG. 1 is a curve diagram showing the effects of the present invention, FIG. 2 is a process diagram showing an example of the method for manufacturing a capacitor according to the present invention, FIGS. 3 and 4 are curve diagrams showing the effects of the present invention, and FIG. 6 and 6 are diagrams showing the characteristics of a capacitor formed according to the present invention, FIG. 7 is a diagram showing an example of a device used for carrying out the present invention, and FIG. 8 and FIG. 9 are curves showing the effects of the present invention. 1o, 11 and 12 are diagrams each showing a cross-sectional structure of a semiconductor device equipped with a capacitor formed according to the present invention, and JzzA7 FIGS. FIG. 15 is a diagram for explaining the present invention in detail; FIG. 16 is a diagram showing an example of the piezo valve opening/closing sequence used in the device used to implement the present invention; FIG. Does the figure show the effects of the present invention? FIG. 14 is a diagram showing an example of the device used to carry out the present invention, FIG. 19 is a diagram showing an example of the effect of the present invention,
FIG. 2o is a diagram showing an example of an apparatus used for carrying out the present invention. Explanation of symbols 1: Silicon substrate, 2: Separation #@edge film, 3: Polycrystalline silicon 4-silicon dioxide, 5: Tank oxide, 6: Tungsten, 101: Synthetic quartz. 102: Heater, 1o3: Substrate, 104: Mercury lamp,
105: Mercury lamp power supply, -106: Booster pump,
107: Rotary pump, 108a Niosin generator, 1
09: Oxygen cylinder, 11o: Solenoid valve, 112: Ta
-(-QC2H,), 113: Bubbler, 114
: Nitrogen cylinder, 115: High temperature tank, 116 Two flow rate control system,
117: Piping heating heater 118: Vacuum chamber, 1
19: Gas inlet, 120: Gas exhaust port, 201: Silicon substrate, 202: High concentration diffusion layer, 2'03: Word line, 204: Bit line, 205: Polycrystalline silicon, 206
Silicon dioxide, 207: tantalum oxide, 208 nibrate electrode, 310: silicon substrate. 3o1: High concentration diffusion layer, 302: '7-d line, 303:
Bit line, 305:5in2.306: polycrystalline silicon, 30-7: silicon dioxide, 3o8: tantalum oxide, 309 nibrate electrode, 311: glabella insulating film, 4o
1: Silicon substrate, 402: High concentration diffusion layer, 403':
Isolation insulating film, 4o4: Passivation film, 405:!
fJ] Insulating film 406: electrode wiring, 407: gate electrode,
408: silicon dioxide, 409: tantalum oxide, 50
5: Ta(OCz Hs)s, 5o6: Low vapor pressure source supply section, 507: CVD chamber, 508: Ozone generator, 509: Photoexcitation section, 510: UV lamp, 5
11: Inner wall heating, 512: Exhaust pump, 513: Substrate heating 519, 520, 521.522: Piezo valve, 6
05: T a (QC2H,), 606: Low vapor pressure source supply section, 607: CVD chamber, 608
Niosin generator, 609: Photoexcitation section, 610: UV lamp, 611: Inner wall heating. 612: Exhaust pump, 613: Substrate heating, 614: μ wave excitation section, 615: Waveguide, 616: Quartz tube, 617: Magnetron, 618 Near isolator, 619.620.
621.622: Piezo valve, 701: Constant temperature layer, 70
2: Constant temperature layer, 703: Constant temperature layer, 704: Reaction tube, 705
: Reaction tube heater, 706: UV lamp, 707: Oxygen excitation unit, 708: Booster pump, 709: Rotary pump, 710 Niosin generator, 711: Silicon wafer, 712: Wafer holder, 713: I! Solenoid valve 801: Constant temperature bath, 802: Constant temperature bath, 803: Constant temperature layer, 8
04: Reaction tube, 805: Reaction tube heater, 806: U
V lamp, 807: Oxygen excitation unit, 808: Booster pump, 809: Rotary ribbon pump, 810 Niosin generator,
811: Silicon wafer, 812: Wafer holder, 813: Engraving of solenoid valve drawing (no change in content) 2nd House / Kuchi (Ku) V (V) Engraving of drawing (no change in content) Half drawing VCV) Fuwa 1 eff (Mv/c, 4th figure telf (? 2 yrt) January A-effect wo Kaigoshu (MVΔGensho 7J Engraving of drawings (no change in content) Engraving of drawings (no change in content) ) Body 8th to 120th half 5
' Ward V (v) Map (v) Engraving of the drawing (no changes to the contents) Me/2 Ward ho' 1 Conge 1 Hitanku Figure 13 G Diagram opening Figure 15 Sheep a2 θ θ2 θ4 ENfr%γ (eV) Figure 17 Broom f1 group/q Figure procedural amendment (method) % formula % Display of the case 1990 Patent Application No. 012539 Name of invention Name of semiconductor device manufacturing method ( 510) Agent for Hitachi, Ltd.

Claims (1)

【特許請求の範囲】 1、少なくともオゾンを含むガスを生成する過程と、こ
れを輸送する過程と、該ガスが存在する雰囲気において
酸化膜を熱処理することを特徴とする半導体装置の製造
方法。 2、特許請求範囲第1項において該酸化膜は少なくとも
タンタル、ニオブ、ハフニウム、チタニウム、ジルコニ
ウム、イットリウム、ランタン系列、アクチノイド系列
の元素のいずれかよりなる酸化膜、もしくは、イットリ
ウム、バリウム、銅、酸素、もしくはビスマス、ストロ
ンチウム、カルシウム、酸素を構成元素とする酸化膜、
もしくは結晶状態で強誘電性を示す多元素化合物を構成
する元素よりなる酸化膜のいずれかであることを特徴と
する半導体装置。 3、特許請求の範囲第1項において、該熱処理された該
酸化膜は半導体もしくは導電性薄膜を両側に具備する誘
電体層の一構成要素であることを特徴とする多層膜を具
備したことを特徴とする半導体装置の製造方法。 4、特許請求の範囲第1項において、該オゾン濃度は3
%体積濃度以上であり、該熱処理は 300℃から400℃に設定されていることを特徴とす
る半導体装置の製造方法。
[Claims] 1. A method for manufacturing a semiconductor device, which comprises the steps of generating a gas containing at least ozone, transporting the gas, and heat-treating an oxide film in an atmosphere where the gas is present. 2. In claim 1, the oxide film is an oxide film made of at least tantalum, niobium, hafnium, titanium, zirconium, yttrium, lanthanum series, or actinide series elements, or yttrium, barium, copper, or oxygen. , or an oxide film containing bismuth, strontium, calcium, and oxygen as constituent elements,
or an oxide film made of an element constituting a multi-element compound exhibiting ferroelectricity in a crystalline state. 3. Claim 1 provides that the heat-treated oxide film comprises a multilayer film characterized in that it is a component of a dielectric layer having semiconductor or conductive thin films on both sides. A method for manufacturing a featured semiconductor device. 4. In claim 1, the ozone concentration is 3.
% volume concentration or more, and the heat treatment is set at 300°C to 400°C.
JP2012539A 1989-01-25 1990-01-24 Manufacture of semiconductor device Pending JPH02283022A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-13917 1989-01-25
JP1391789 1989-01-25

Publications (1)

Publication Number Publication Date
JPH02283022A true JPH02283022A (en) 1990-11-20

Family

ID=11846523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012539A Pending JPH02283022A (en) 1989-01-25 1990-01-24 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02283022A (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387546A (en) * 1992-06-22 1995-02-07 Canon Sales Co., Inc. Method for manufacturing a semiconductor device
JPH1079377A (en) * 1996-07-12 1998-03-24 Tokyo Electron Ltd Film forming and modification collecting device
US6143081A (en) * 1996-07-12 2000-11-07 Tokyo Electron Limited Film forming apparatus and method, and film modifying apparatus and method
US6187693B1 (en) 1998-11-13 2001-02-13 Nec Corporation Heat treatment of a tantalum oxide film
JP2001110805A (en) * 1999-10-08 2001-04-20 Tokyo Electron Ltd Method for forming metal oxide film and film formation treatment system
US6232248B1 (en) 1998-07-03 2001-05-15 Tokyo Electron Limited Single-substrate-heat-processing method for performing reformation and crystallization
JP2001203339A (en) * 1999-11-09 2001-07-27 Hyundai Electronics Ind Co Ltd Method of manufacturing capacitor of semiconductor element
JP2001284344A (en) * 2000-03-30 2001-10-12 Tokyo Electron Ltd Method of forming dielectric film
JP2003209106A (en) * 2002-01-16 2003-07-25 Japan Atom Energy Res Inst Method of eliminating and controlling internal stress of oxide thin film grown on semiconductor substrate
KR20040032198A (en) * 2002-10-01 2004-04-17 주성엔지니어링(주) Method of metal organic chemical vapor deposition for film of tantalum oxide using by ozone
JP2005150228A (en) * 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor device
US6939760B2 (en) 2002-07-02 2005-09-06 Elpida Memory, Inc. Method for semiconductor device manufacturing to include multistage chemical vapor deposition of material oxide film
US7029505B2 (en) 2001-01-22 2006-04-18 Tokyo Electron Limited Sheet type heat treating apparatus and method for processing semiconductors
KR100589821B1 (en) * 1999-07-27 2006-06-14 동경 엘렉트론 주식회사 Mocvd system
US7132373B2 (en) 2001-10-02 2006-11-07 Toto Ltd. Thin metal oxide film and process for producing the same
JP2013033917A (en) * 2011-07-05 2013-02-14 Denso Corp Semiconductor device

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387546A (en) * 1992-06-22 1995-02-07 Canon Sales Co., Inc. Method for manufacturing a semiconductor device
JPH1079377A (en) * 1996-07-12 1998-03-24 Tokyo Electron Ltd Film forming and modification collecting device
US6143081A (en) * 1996-07-12 2000-11-07 Tokyo Electron Limited Film forming apparatus and method, and film modifying apparatus and method
US7037560B1 (en) * 1996-07-12 2006-05-02 Tokyo Electron Limited Film forming method, and film modifying method
US6232248B1 (en) 1998-07-03 2001-05-15 Tokyo Electron Limited Single-substrate-heat-processing method for performing reformation and crystallization
US6187693B1 (en) 1998-11-13 2001-02-13 Nec Corporation Heat treatment of a tantalum oxide film
KR100589821B1 (en) * 1999-07-27 2006-06-14 동경 엘렉트론 주식회사 Mocvd system
JP2001110805A (en) * 1999-10-08 2001-04-20 Tokyo Electron Ltd Method for forming metal oxide film and film formation treatment system
JP2001203339A (en) * 1999-11-09 2001-07-27 Hyundai Electronics Ind Co Ltd Method of manufacturing capacitor of semiconductor element
JP2001284344A (en) * 2000-03-30 2001-10-12 Tokyo Electron Ltd Method of forming dielectric film
JP4493796B2 (en) * 2000-03-30 2010-06-30 東京エレクトロン株式会社 Method for forming dielectric film
US7029505B2 (en) 2001-01-22 2006-04-18 Tokyo Electron Limited Sheet type heat treating apparatus and method for processing semiconductors
US7132373B2 (en) 2001-10-02 2006-11-07 Toto Ltd. Thin metal oxide film and process for producing the same
JP2003209106A (en) * 2002-01-16 2003-07-25 Japan Atom Energy Res Inst Method of eliminating and controlling internal stress of oxide thin film grown on semiconductor substrate
US6939760B2 (en) 2002-07-02 2005-09-06 Elpida Memory, Inc. Method for semiconductor device manufacturing to include multistage chemical vapor deposition of material oxide film
KR20040032198A (en) * 2002-10-01 2004-04-17 주성엔지니어링(주) Method of metal organic chemical vapor deposition for film of tantalum oxide using by ozone
JP2005150228A (en) * 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor device
JP2013033917A (en) * 2011-07-05 2013-02-14 Denso Corp Semiconductor device

Similar Documents

Publication Publication Date Title
US7323422B2 (en) Dielectric layers and methods of forming the same
US6518203B2 (en) Method and apparatus for integrating a metal nitride film in a semiconductor device
US20020009861A1 (en) Method and apparatus for the formation of dielectric layers
JPH02283022A (en) Manufacture of semiconductor device
US6090723A (en) Conditioning of dielectric materials
US7481882B2 (en) Method for forming a thin film
US6544900B2 (en) In situ dielectric stacks
US6677254B2 (en) Processes for making a barrier between a dielectric and a conductor and products produced therefrom
US20020142624A1 (en) Method of forming dielectric films
TW565892B (en) Method and system for forming insulating films
JP2001148377A (en) Thin film forming device and method for forming capacitor for semiconductor element using the same
JP2006135339A (en) Capacitor of semiconductor device with zirconium oxide film and method for fabricating same
KR20010080167A (en) Post deposition treatment of dielectric films for interface control
US20060128127A1 (en) Method of depositing a metal compound layer and apparatus for depositing a metal compound layer
JP2002324902A (en) Semiconductor device and method of manufacturing the same
JPH11233723A (en) Electronic element and its manufacture, and dielectric capacitor and its manufacture, and optical element and its manufacture
US20070077759A1 (en) Method for forming dielectric film and method for manufacturing semiconductor device by using the same
JPH0714986A (en) Method and apparatus for manufacturing semiconductor device
Yu et al. UV annealing of ultrathin tantalum oxide films
TW476128B (en) Integrated method and apparatus for forming an enhanced capacitor
Singh et al. Rapid Photothermal Processing of Dielectrics
JPH06163519A (en) Formation of tantalum oxide thin film
KR20010088207A (en) Method of forming composite dielectric film of tantalum oxide and titanium oxide
JPH06163527A (en) Formation of tantalum oxide thin film
KR100382742B1 (en) Method for forming capacitor of semiconductor device