JPH02280360A - Semiconductor package - Google Patents
Semiconductor packageInfo
- Publication number
- JPH02280360A JPH02280360A JP10221989A JP10221989A JPH02280360A JP H02280360 A JPH02280360 A JP H02280360A JP 10221989 A JP10221989 A JP 10221989A JP 10221989 A JP10221989 A JP 10221989A JP H02280360 A JPH02280360 A JP H02280360A
- Authority
- JP
- Japan
- Prior art keywords
- width dimension
- lead
- semiconductor package
- lead terminal
- lower half
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 229920005989 resin Polymers 0.000 abstract description 20
- 239000011347 resin Substances 0.000 abstract description 20
- 238000000034 method Methods 0.000 description 5
- 238000000465 moulding Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体パフケージに係り、詳しくは、その上
手部及び下半部における両側面間の幅寸法に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a semiconductor puff cage, and more particularly, to the width dimension between both sides of the upper and lower half portions thereof.
従来から、この種の半導体パッケージの一例としては、
第3図の断面図で示すように構成されたプラスチックタ
イプといわれるものが知られている。この半導体パッケ
ージは、ダイパッド1上にマウントされたICチップ2
及びこれとワイヤ3を介して接続されたリード端子4の
内端部を一体的に収納するモールド樹脂5からなるもの
であり、その両側面からは屈曲成形されたリード端子4
の外端部が突出している。なお、このモールド樹脂5に
おいては、リード端子4の突出位置よりも上側に位置す
る上手部5aにおける両側面間の幅寸法Xtと、その下
側に位置する下半部5bにおける幅寸法X2とが互いに
同一寸法となるように設定されているのが一般的である
。Traditionally, an example of this type of semiconductor package is:
A so-called plastic type device constructed as shown in the sectional view of FIG. 3 is known. This semiconductor package includes an IC chip 2 mounted on a die pad 1.
and a molded resin 5 that integrally accommodates the inner end of the lead terminal 4 connected to this via the wire 3, and the bent lead terminal 4 can be seen from both sides of the molded resin 5.
The outer end of is protruding. In this molded resin 5, the width dimension Xt between both sides of the upper part 5a located above the protruding position of the lead terminal 4, and the width dimension X2 of the lower half part 5b located below it. Generally, they are set to have the same dimensions.
そして、このような半導体パッケージを備えた半導体装
置を形成する際には、まず、多連のリードフレームに配
設されたダイパッド1のそれぞれにICチップ2をマウ
ントしてワイヤボンディングし、かつ、これを第4図で
示すような”モールド金型10に入れてエポキシ樹脂や
シリコーン樹脂などによって樹脂モールドしたのち、個
別に切断分離してリード端子4の外端部を屈曲成形する
方法が採用されている。When forming a semiconductor device equipped with such a semiconductor package, first, an IC chip 2 is mounted and wire bonded to each of the die pads 1 arranged on a series of lead frames. As shown in FIG. 4, a method is adopted in which the lead terminals 4 are placed in a mold 10 and molded with epoxy resin, silicone resin, etc., and then cut and separated individually to bend and mold the outer ends of the lead terminals 4. There is.
ところで、前記半導体パッケージ、すなわち、モールド
樹脂5を形成する際に用いられるモールド金型IOは、
リード端子4を介して分離する上型10aと下型10b
とによって構成されている(第4図参照)、そこで、こ
れらの両型10a。By the way, the mold die IO used when forming the semiconductor package, that is, the mold resin 5, is
Upper mold 10a and lower mold 10b separated via lead terminal 4
(See FIG. 4), so both of these types 10a.
10bが互いに位置ずれしたままの状態で樹脂モールド
作業を行った場合には、形成されたモールド樹脂5の上
手部5aと下半部5bとがリード端子4の突出方向に沿
って互いに位置ずれしてしまうことになる。なお、量産
時における両型10a10bは、50〜100μm程度
位置ずれしているのが一般的である。If the resin molding operation is performed with the lead terminals 10b being misaligned with each other, the upper part 5a and the lower half part 5b of the formed molded resin 5 will be misaligned with each other along the protruding direction of the lead terminal 4. This will result in Note that during mass production, both dies 10a10b are generally misaligned by about 50 to 100 μm.
そして、このようにして形成されたモールド樹脂5の両
側面から突出したリード端子4の外端部は、つぎのリー
ド端子成形工程においてダイ11及びバンチ12を用い
て屈曲成形されることになる。しかし、このとき、前述
したようなモールド樹脂5の上手部5aと下半部5bと
の位置ずれが発生していると、第5図で示すように、グ
イ11内に載置されたモールド樹脂5の上手部5aの端
縁5Cにリード端子4を押圧支持するためのリード押さ
え具13が当たることになる結果、この端縁5cが欠け
てしまったり、この端縁5Cとリード端子4との界面が
開いて隙間5dが形成されてしまうことがあった。そし
て、このような欠けや隙間5dが生じていると、半導体
パフケージの外観不良のみならず、外気中の湿気が侵入
し易くなる結果、その動作不良をも引き起こしてしまう
恐れがあった。The outer ends of the lead terminals 4 protruding from both sides of the molded resin 5 thus formed are bent and formed using a die 11 and a bunch 12 in the next lead terminal forming process. However, at this time, if a positional shift occurs between the upper part 5a and the lower half part 5b of the molded resin 5 as described above, as shown in FIG. As a result, the lead presser 13 for press-supporting the lead terminal 4 comes into contact with the edge 5C of the upper part 5a of the lead terminal 4, resulting in chipping of the edge 5c or damage to the edge 5C and the lead terminal 4. In some cases, the interface opens and a gap 5d is formed. If such chips or gaps 5d occur, there is a risk that not only the appearance of the semiconductor puff cage will be poor, but also moisture in the outside air will easily enter, resulting in malfunction of the semiconductor puff cage.
この発明は、このような不都合の発生を未然に防止する
ことが可能な半導体パッケージを提供することを目的と
している。An object of the present invention is to provide a semiconductor package that can prevent such inconveniences from occurring.
この発明は、ICチップを収納し、リード端子が両側面
から突出してなる半導体パフケージにおいて、前記リー
ド端子の突出位置よりも上側に位置する上手部における
前記両側面間の幅寸法XIを、その下側に位置する下半
部における前記両側面間の幅寸法X2よりも狭く設定し
たことを特徴とするものである。In a semiconductor puff cage that houses an IC chip and has lead terminals protruding from both sides, the width dimension XI between the two sides at the upper part located above the protruding position of the lead terminals is It is characterized in that it is set narrower than the width dimension X2 between the two side surfaces in the lower half portion located on the side.
上記構成によれば、半導体パフケージの上手部における
前記両側面間の幅寸法X1をその下半部における前記両
側面間の幅寸法X2よりも狭く設定しているので、その
両側面から突出したリード端子の外端部を屈曲成形する
際に、リード端子を押圧支持するためのリード端子押さ
え具が半導体パンケージの端縁に当たることがなくなる
結果、この端縁が欠けたり、これとリード端子との間に
隙間が形成されてしまうことがない。According to the above configuration, since the width dimension X1 between the two side surfaces in the upper part of the semiconductor puff cage is set narrower than the width dimension X2 between the two side surfaces in the lower half thereof, the leads protrude from both the side surfaces. When the outer end of the terminal is bent and formed, the lead terminal presser used to press and support the lead terminal does not come into contact with the edge of the semiconductor pancage, resulting in the edge being chipped or the gap between this and the lead terminal being bent. No gaps will be formed between the two.
以下、この発明の実施例を図面に基づいて説明する。 Embodiments of the present invention will be described below based on the drawings.
第1図は本発明に係る半導体パッケージを示す断面図で
あるが、この半導体パッケージの構成は前述した従来例
と基本的に異ならないので、第1図において第3図と互
いに同一もしくは相当する部品、部分については同一符
号を付している。FIG. 1 is a cross-sectional view showing a semiconductor package according to the present invention. Since the configuration of this semiconductor package is basically the same as that of the conventional example described above, parts in FIG. 1 that are the same as or equivalent to those in FIG. , parts are given the same reference numerals.
この半導体パンケージは、ICチップ2とり−ド端子4
の内端部とを一体的に収納するモールド樹脂5からなっ
ており、その両側面からは屈曲成形されたリード端子4
の外端部が突出している。This semiconductor pancage has 2 IC chips and 4 lead terminals.
It consists of a molded resin 5 that integrally accommodates the inner end of the lead terminal 4, which is bent and molded from both sides.
The outer end of is protruding.
そして、このモールド樹脂5においては、リード端子4
の突出位置よりも上側に位置する上手部5aにおける両
側面間の幅寸法X1が、その下側に位置する下半部5b
における幅寸法X2よりも狭く、すなわち、XI<X2
となるように設定されている。In this molded resin 5, the lead terminal 4
The width dimension X1 between both sides of the upper part 5a located above the protruding position of the lower half part 5b located below it
narrower than the width dimension X2, that is, XI<X2
It is set so that
なお、このような幅寸法X1.X2の相違を実現するに
は、第4図で示したモールド金型10を構成する上型1
0aにおけるキャビティ開口寸法X1を下型10bにお
けるキャビティ開口寸法X2よりも狭くしておけばよい
。また、樹脂モールド作業時に、モールド金型10を構
成する両型lOa、10bが位置ずれしたことによって
モールド樹脂5の上手部5aと下半部5bとが互いに位
置ずれしても、その上手部5aの幅寸法X1の方があら
かじめ下半部の幅寸法2よりも狭く設定されているので
、上手部5aの端u5cが下半部5bにおけるリード端
子4の突出方向に沿う外方位置までずれてしまうことは
ない。Note that such width dimension X1. In order to realize the difference of X2, the upper mold 1 constituting the mold die 10 shown in FIG.
The cavity opening size X1 in 0a may be made narrower than the cavity opening size X2 in the lower mold 10b. In addition, even if the upper part 5a and the lower half part 5b of the mold resin 5 are displaced from each other due to the positional displacement of both dies lOa and 10b constituting the mold die 10 during resin molding work, the upper part 5a Since the width dimension X1 is set in advance to be narrower than the width dimension 2 of the lower half part, the end u5c of the upper part 5a is shifted to the outer position along the protruding direction of the lead terminal 4 in the lower half part 5b. It never gets put away.
そして、このようにして形成されたモールド樹脂5の両
側面から突出したリード端子4の外端部は、第2図で示
すように、ダイ11及びパンチ12を用いることによっ
て屈曲成形されることになる。しかし、このとき、モー
ルド樹脂5の上手部5aにおける幅寸法Xiが下半部5
bにおける幅寸法X2よりも狭くなっているので、リー
ド端子4を押圧支持するためのリード押さえ具13がダ
イ11内に載置されたモールド樹脂5の上手部5aの端
縁5cに当たることはなく、この端縁5cが欠けたり、
この端縁5cとリード端子4との界面が開いたりするこ
とはなくなる。The outer ends of the lead terminals 4 protruding from both sides of the molded resin 5 thus formed are bent and formed using a die 11 and a punch 12, as shown in FIG. Become. However, at this time, the width dimension Xi at the upper part 5a of the molded resin 5 is
Since it is narrower than the width dimension X2 at b, the lead presser 13 for pressing and supporting the lead terminal 4 does not come into contact with the edge 5c of the upper part 5a of the molded resin 5 placed in the die 11. , this edge 5c is chipped,
The interface between the edge 5c and the lead terminal 4 will not open.
ところで、以上の説明においては、本発明に係る半導体
パッケージがプラスチックタイプであるものとしている
が、これに限定されるものではなく、例えば、セラミッ
クタイプやサーデイツプタイプの半導体パッケージに対
して本発明を適用することも可能であることはいうまで
もない。Incidentally, in the above description, it is assumed that the semiconductor package according to the present invention is a plastic type, but the present invention is not limited to this. It goes without saying that it is also possible to apply
以上説明したように、この発明によれば、半導体パッケ
ージの上手部における前記両側面間の幅寸法をその下半
部における前記両側面間の幅寸法よりも狭く設定してい
るので、その両側面から突出したリード端子の外端部を
屈曲成形する際に、リード端子を押圧支持するためのリ
ード端子押さえ具が半導体パッケージの端縁に当たるこ
とがなくなる。したがって、半導体パッケージの端縁が
欠けたり、これとリード端子との間に隙間が形成されて
しまうことがなくなる結果、半導体パッケージの欠けや
隙間に基づく外観不良や湿気の侵入による動作不良を招
くことがないというIzれた効果が得られる。As explained above, according to the present invention, the width between the two side surfaces in the upper part of the semiconductor package is set to be narrower than the width between the two sides in the lower half of the semiconductor package. When bending the outer end of the lead terminal protruding from the lead terminal, the lead terminal presser for pressing and supporting the lead terminal does not come into contact with the edge of the semiconductor package. Therefore, the edges of the semiconductor package are not chipped and gaps are not formed between them and the lead terminals, resulting in poor appearance due to chips and gaps in the semiconductor package and malfunctions due to moisture intrusion. You can get the strange effect of not having any blemishes.
第1図及び第2図は本発明に係り、第1図は半導体パッ
ケージの構成を示す断面図、第2図はそのリード端子成
形工程を示す説明図である。また、第3図ないし第5図
は従来例に係り、第3図は半導体パッケージの構成を示
す断面図、第4図はその樹脂モールド工程を示す説明図
であり、第5図はそのリード端子成形工程を示す説明図
である。
図における符号2はICチップ、4はリード端子、5は
モールド樹脂(半導体パッケージ)、5aは上手部、5
bは下半部、Xlは上手部の幅寸法、X2は下半部の幅
寸法である。
なお、図中の同一符号は、互いに同一もしくは相当する
部品、部分を示している。
第5図FIGS. 1 and 2 relate to the present invention; FIG. 1 is a sectional view showing the structure of a semiconductor package, and FIG. 2 is an explanatory view showing the lead terminal forming process thereof. In addition, FIGS. 3 to 5 relate to conventional examples, where FIG. 3 is a cross-sectional view showing the structure of a semiconductor package, FIG. 4 is an explanatory view showing the resin molding process, and FIG. 5 is a lead terminal thereof. It is an explanatory view showing a molding process. In the figure, 2 is an IC chip, 4 is a lead terminal, 5 is a molded resin (semiconductor package), 5a is an upper part, 5
b is the width of the lower half, Xl is the width of the upper part, and X2 is the width of the lower half. Note that the same reference numerals in the drawings indicate parts and portions that are the same or correspond to each other. Figure 5
Claims (1)
出してなる半導体パッケージにおいて、前記リード端子
の突出位置よりも上側に位置する上手部における前記両
側面間の幅寸法を、その下側に位置する下半部における
前記両側面間の幅寸法よりも狭く設定したことを特徴と
する半導体パッケージ。(1) In a semiconductor package that houses an IC chip and has lead terminals protruding from both sides, the width dimension between the two sides at the upper part located above the protruding position of the lead terminal is defined as A semiconductor package characterized in that the width is set narrower than the width between the two side surfaces in the lower half of the semiconductor package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10221989A JPH02280360A (en) | 1989-04-20 | 1989-04-20 | Semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10221989A JPH02280360A (en) | 1989-04-20 | 1989-04-20 | Semiconductor package |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02280360A true JPH02280360A (en) | 1990-11-16 |
Family
ID=14321555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10221989A Pending JPH02280360A (en) | 1989-04-20 | 1989-04-20 | Semiconductor package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02280360A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0641151U (en) * | 1992-10-30 | 1994-05-31 | アピックヤマダ株式会社 | Semiconductor device |
EP0657922A1 (en) * | 1993-12-10 | 1995-06-14 | Hitachi, Ltd. | A packaged semiconductor device and method of its manufacture |
-
1989
- 1989-04-20 JP JP10221989A patent/JPH02280360A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0641151U (en) * | 1992-10-30 | 1994-05-31 | アピックヤマダ株式会社 | Semiconductor device |
EP0657922A1 (en) * | 1993-12-10 | 1995-06-14 | Hitachi, Ltd. | A packaged semiconductor device and method of its manufacture |
US5885852A (en) * | 1993-12-10 | 1999-03-23 | Hitachi, Ltd. | Packaged semiconductor device having a flange at its side surface and its manufacturing method |
CN1059053C (en) * | 1993-12-10 | 2000-11-29 | 株式会社日立制作所 | A packaged semiconductor device having a flange at its side surface and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100927319B1 (en) | Stamped Leadframe and Manufacturing Method Thereof | |
JPH02280360A (en) | Semiconductor package | |
JP3259377B2 (en) | Semiconductor device | |
JPH088375A (en) | Semiconductor device, lead frame and mold for manufacturing semiconductor device | |
JPS60161646A (en) | Lead frame for semiconductor device | |
JP2661152B2 (en) | Manufacturing method of IC card module | |
KR20020090328A (en) | Method of production of lead frame, lead frame, and semiconductor device | |
JP2859057B2 (en) | Lead frame | |
JP2700902B2 (en) | Lead frame manufacturing method | |
JPH03230556A (en) | Lead frame for semiconductor device | |
JPH0464256A (en) | Manufacture of semiconductor device | |
JPS6223094Y2 (en) | ||
JPS62235763A (en) | Lead frame for semiconductor device | |
JPH02105447A (en) | Bending and shaping metal mold of ic external lead | |
JPH09129803A (en) | Hall element and its manufacture | |
JP2842854B2 (en) | Method for manufacturing semiconductor device | |
JP2550725Y2 (en) | Molding equipment for semiconductor devices | |
JP3049040B1 (en) | Method for manufacturing semiconductor device | |
JPH0236557A (en) | Lead frame and semiconductor device using same | |
JPH02110961A (en) | Semiconductor element lead frame structure and manufacture thereof | |
JP2001060647A (en) | Lead frame | |
JPS6386538A (en) | Wire bonding process | |
JPH01319973A (en) | Lead frame and semiconductor device | |
JPH03206647A (en) | Resin-sealed semiconductor device | |
JPH05190717A (en) | Frame for manufacture of semiconductor, and semiconductor device using same, and manufacture of semiconductor |