JPH02278914A - プルアップ・プルダウン回路 - Google Patents
プルアップ・プルダウン回路Info
- Publication number
- JPH02278914A JPH02278914A JP1100404A JP10040489A JPH02278914A JP H02278914 A JPH02278914 A JP H02278914A JP 1100404 A JP1100404 A JP 1100404A JP 10040489 A JP10040489 A JP 10040489A JP H02278914 A JPH02278914 A JP H02278914A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- channel mos
- section
- gate
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 14
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 101150047375 DID2 gene Proteins 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプルアップ・プルダウン回路に関し、特にＣＭ
Ｏ３集積回路におけるプルアップ・プルダウン回路に関
する。
Ｏ３集積回路におけるプルアップ・プルダウン回路に関
する。
第４図（ａ）〜（Ｃ）は従来のプルアップ・プルダウン
回路の第１〜第３の例の回路図である。
回路の第１〜第３の例の回路図である。
第４図（ａ）に示すように、プルアップ・プルダウン回
路は、入力端Ｔ’＋に入力された信号を流Ｉｓが直列抵
抗Ｒｓを通って出力される出力端Ｔ、と、一端が出力端
Ｔｏに接続し、ドレイン電圧■Ｄｐ又は接地点電位ＶＧ
に切換えるスイッチＳＷの切換端に他端が接続する抵抗
部１１とを有している。
路は、入力端Ｔ’＋に入力された信号を流Ｉｓが直列抵
抗Ｒｓを通って出力される出力端Ｔ、と、一端が出力端
Ｔｏに接続し、ドレイン電圧■Ｄｐ又は接地点電位ＶＧ
に切換えるスイッチＳＷの切換端に他端が接続する抵抗
部１１とを有している。
第４図（ｂ）及び（ｃ）は、第４図（ａ）の抵抗部１．
の抵抗Ｒの代りに、それぞれｎチャネルトランジスタＱ
、及びｐチャネルトランジスタＱ、を有する抵抗部１ｂ
及び１゜に置換したものである。
の抵抗Ｒの代りに、それぞれｎチャネルトランジスタＱ
、及びｐチャネルトランジスタＱ、を有する抵抗部１ｂ
及び１゜に置換したものである。
上述した従来のプルアップ・プルダウン回路では、抵抗
部を抵抗で構成した場合は、製造段階における抵抗値の
ばらつきが大きく、またｐチャネル又はｎチャネルＭＯ
Ｓトランジスタの抵抗で構成した場合は、トランジスタ
のスレッショルド電圧、電源電圧および周囲温度により
ＭＯＳトランジスタの特性変動が大きい出力レベルが不
安定であるという欠点があった。
部を抵抗で構成した場合は、製造段階における抵抗値の
ばらつきが大きく、またｐチャネル又はｎチャネルＭＯ
Ｓトランジスタの抵抗で構成した場合は、トランジスタ
のスレッショルド電圧、電源電圧および周囲温度により
ＭＯＳトランジスタの特性変動が大きい出力レベルが不
安定であるという欠点があった。
例えば、第４図（Ｃ）の回路において、入力電圧と周囲
温度を一定としてドレイン電圧ＶＤＤを５Ｖ±５％変動
させると、出力電圧の変動は約２２％であった。
温度を一定としてドレイン電圧ＶＤＤを５Ｖ±５％変動
させると、出力電圧の変動は約２２％であった。
また、電源電圧を５Ｖに一定にしても２周囲温度を一４
０℃〜８５℃変動させると、出力電圧の変動は２７％に
なった。
０℃〜８５℃変動させると、出力電圧の変動は２７％に
なった。
本発明の目的は、周囲温度及び電源電圧に対する出力安
定度のよいプルアップ・プルダウン回路を提供すること
にある。
定度のよいプルアップ・プルダウン回路を提供すること
にある。
本発明のプルアップ・プルダウン回路は、直列抵抗の一
端に入力した信号を出力する出力端と、該出力端に一端
が接続しかつ他端がドレイン電圧または接地電位を切換
えるスイッチの切換え端に接続する抵抗部を有するプル
アップ・プルダウン回路において、前記抵抗部が、ダイ
オードの基準電圧をそれぞれのゲートが対応して入力す
るｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳ
トランジスタの並列接続のトランスミッションゲートを
有して構成されている。
端に入力した信号を出力する出力端と、該出力端に一端
が接続しかつ他端がドレイン電圧または接地電位を切換
えるスイッチの切換え端に接続する抵抗部を有するプル
アップ・プルダウン回路において、前記抵抗部が、ダイ
オードの基準電圧をそれぞれのゲートが対応して入力す
るｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳ
トランジスタの並列接続のトランスミッションゲートを
有して構成されている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。
プルアップ・プルダウン回路は、第４図の抵抗部ｌ、〜
１０の代りにゲートバイアス部２とそれにより伝達制御
されるトランスミッションゲートＴＭＧとの抵抗部１を
設けたことが異る点以外は、従来のプルアップ・ダウン
回路と同一である。
１０の代りにゲートバイアス部２とそれにより伝達制御
されるトランスミッションゲートＴＭＧとの抵抗部１を
設けたことが異る点以外は、従来のプルアップ・ダウン
回路と同一である。
ゲートバイアス部２は、ドレイン電圧ＶＤＤ点と接地電
位点間にｎチャネルＭＯＳトランジスタＱ、及び温度補
償ダイオードＤ】と温度補償ダイオードＤ２及ｐチャネ
ルＭＯ９トランジスタＱｐとのバイアス回路を有し、そ
れらのゲート出力一端子Ｇ１及びＧ２は、トランスミッ
ションゲートＴＭＧのｐチャネルＭＯ３トランジスタＱ
１及びｎチャネルＭＯＳトランジスタＧ２のゲートに接
続されている。
位点間にｎチャネルＭＯＳトランジスタＱ、及び温度補
償ダイオードＤ】と温度補償ダイオードＤ２及ｐチャネ
ルＭＯ９トランジスタＱｐとのバイアス回路を有し、そ
れらのゲート出力一端子Ｇ１及びＧ２は、トランスミッ
ションゲートＴＭＧのｐチャネルＭＯ３トランジスタＱ
１及びｎチャネルＭＯＳトランジスタＧ２のゲートに接
続されている。
仮に、ｐチャネルトランジスタＱ！とｎチャネルトラン
ジスタＧ２のそれぞれのスレッショルド電圧が異ってい
ても、並列接続なのでその変動は小さい。
ジスタＧ２のそれぞれのスレッショルド電圧が異ってい
ても、並列接続なのでその変動は小さい。
また、仮にトランジスタＱ１及びＧ２のスレッショルド
電圧が共に高く、あるいは低くなった場合でも、トラン
ジスタＱ、及びＧ２によりゲートＧ、及びＧ２の電圧が
自動的に安定にコントロールされる。
電圧が共に高く、あるいは低くなった場合でも、トラン
ジスタＱ、及びＧ２によりゲートＧ、及びＧ２の電圧が
自動的に安定にコントロールされる。
また、第２図＜ａ）及び（ｂ）に示すように、周囲温度
Ｔ、の一４０℃〜８５℃の変動に対しても、ダイオード
ＤＩ、Ｄ２の温度補償作用によってゲート電圧が安定に
コントロールされて、トランスミッションゲー）ＴＭＧ
のオン抵抗の変動は小さく、出力流Ｉ。の変動は従来の
２７％に対して１４％と半分に改善された。
Ｔ、の一４０℃〜８５℃の変動に対しても、ダイオード
ＤＩ、Ｄ２の温度補償作用によってゲート電圧が安定に
コントロールされて、トランスミッションゲー）ＴＭＧ
のオン抵抗の変動は小さく、出力流Ｉ。の変動は従来の
２７％に対して１４％と半分に改善された。
また、第３図（ａ）及び（ｂ）に示すように、ドレイン
電圧ＶＤＤの５■±５％変動に対してもダイオードＤ、
、Ｄ２の定電圧効果によりトランスミッションＴＭＧの
オン抵抗の変動も小さいので、出力電流ＩＯの変動は従
来の２２％に対して１８％に改善された。
電圧ＶＤＤの５■±５％変動に対してもダイオードＤ、
、Ｄ２の定電圧効果によりトランスミッションＴＭＧの
オン抵抗の変動も小さいので、出力電流ＩＯの変動は従
来の２２％に対して１８％に改善された。
本発明において、第１図のゲートバイアス部２の抵抗の
ｎチャネルＭＯＳトランジスタＱ、及びｐチャネルＭＯ
ＳトランジスタＱ２を交換したり、抵抗で置換しても良
い。
ｎチャネルＭＯＳトランジスタＱ、及びｐチャネルＭＯ
ＳトランジスタＱ２を交換したり、抵抗で置換しても良
い。
以上説明したように本発明のプルアップ・プルダウン回
路は、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯ
Ｓトランジスタとを並列に接続したトランスミッション
ゲートを温度補償ダイオードの基準電圧でバイアスする
抵抗部を用いるので、周囲温度や電源電圧の変動に対し
て安定な出力電流特性が得られる。
路は、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯ
Ｓトランジスタとを並列に接続したトランスミッション
ゲートを温度補償ダイオードの基準電圧でバイアスする
抵抗部を用いるので、周囲温度や電源電圧の変動に対し
て安定な出力電流特性が得られる。
第１図は本発明の一実施例の回路図、第２図（ａ）及び
（ｂ）は第１図の回路の周囲温度変化に対する入出力特
性図、第３図（ａ）及び（ｂ）は第１図の回路の電源電
圧変動に対する入出力特性図、第４図（ａ）〜（ｃ）は
従来のプルアップ・プルダウン回路の第１〜第３の例の
回路図である。 １・・・抵抗部、２・・・ゲートバイアス部、ＤＩＤ２
・・・温度補償ダイオード、Ｇ！、Ｇ２・・・ゲート端
、１．・・・電流信号、Ｑ、、Ｑ、・・・ｎチャネル及
びｐチャネルＭＯ３トランジスタ、Ｒｓ・・・直列抵抗
、ＳＷ−・・スイッチ、ＴＭＧ・・・トランスミッショ
ンゲート、Ｔｏ・・・出力端、■ＤＤ・・・ドレイン電
圧。
（ｂ）は第１図の回路の周囲温度変化に対する入出力特
性図、第３図（ａ）及び（ｂ）は第１図の回路の電源電
圧変動に対する入出力特性図、第４図（ａ）〜（ｃ）は
従来のプルアップ・プルダウン回路の第１〜第３の例の
回路図である。 １・・・抵抗部、２・・・ゲートバイアス部、ＤＩＤ２
・・・温度補償ダイオード、Ｇ！、Ｇ２・・・ゲート端
、１．・・・電流信号、Ｑ、、Ｑ、・・・ｎチャネル及
びｐチャネルＭＯ３トランジスタ、Ｒｓ・・・直列抵抗
、ＳＷ−・・スイッチ、ＴＭＧ・・・トランスミッショ
ンゲート、Ｔｏ・・・出力端、■ＤＤ・・・ドレイン電
圧。
Claims (1)
- 直列抵抗の一端に入力した信号を出力する出力端と、該
出力端に一端が接続しかつ他端がドレイン電圧または接
地電位を切換えるスイッチの切換え端に接続する抵抗部
を有するプルアップ・プルダウン回路において、前記抵
抗部が、ダイオードの基準電圧をそれぞれのゲートが対
応して入力するｐチャネルＭＯＳトランジスタ及びｎチ
ャネルＭＯＳトランジスタの並列接続のトランスミッシ
ョンゲートを有することを特徴とするプルアップ・プル
ダウン回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100404A JPH02278914A (ja) | 1989-04-19 | 1989-04-19 | プルアップ・プルダウン回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100404A JPH02278914A (ja) | 1989-04-19 | 1989-04-19 | プルアップ・プルダウン回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278914A true JPH02278914A (ja) | 1990-11-15 |
Family
ID=14273043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1100404A Pending JPH02278914A (ja) | 1989-04-19 | 1989-04-19 | プルアップ・プルダウン回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278914A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102751A (ja) * | 1991-09-27 | 1993-04-23 | Mitsubishi Electric Corp | 電流源回路およびその動作方法 |
-
1989
- 1989-04-19 JP JP1100404A patent/JPH02278914A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102751A (ja) * | 1991-09-27 | 1993-04-23 | Mitsubishi Electric Corp | 電流源回路およびその動作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7292083B1 (en) | Comparator circuit with Schmitt trigger hysteresis character | |
| US4752703A (en) | Current source polarity switching circuit | |
| US6683445B2 (en) | Internal power voltage generator | |
| US6791391B2 (en) | Level shifting circuit | |
| CA1167116A (en) | High speed cmos comparator circuit | |
| US7683687B2 (en) | Hysteresis characteristic input circuit including resistors capable of suppressing penetration current | |
| US4719367A (en) | Schmitt trigger circuit | |
| JPH09321586A (ja) | レベル比較器 | |
| US6370066B1 (en) | Differential output circuit | |
| WO2007109452A2 (en) | High speed voltage translator circuit | |
| US20050134364A1 (en) | Reference compensation circuit | |
| JP3540401B2 (ja) | レベルシフト回路 | |
| US6975168B2 (en) | Drive circuit | |
| CN108628379B (zh) | 偏压电路 | |
| JPH02278914A (ja) | プルアップ・プルダウン回路 | |
| US5077492A (en) | Bicmos circuitry having a combination cmos gate and a bipolar transistor | |
| JPH09199992A (ja) | 可変遅延回路 | |
| US11750098B2 (en) | Voltage conversion circuit having self-adaptive mechanism | |
| KR950005583B1 (ko) | 푸쉬풀 출력회로 | |
| KR100243263B1 (ko) | Rc 오실레이터용 슈미트트리거 회로 | |
| US7906954B2 (en) | Bias circuit | |
| JP2565296B2 (ja) | 入力回路 | |
| JP2022011384A (ja) | レベルシフト回路 | |
| JPS58145232A (ja) | トランジスタ回路 | |
| KR100268781B1 (ko) | 반도체 장치의 입력 장치 |