JPH02278452A - Method for controlling buffer memory for transmission - Google Patents

Method for controlling buffer memory for transmission

Info

Publication number
JPH02278452A
JPH02278452A JP1100522A JP10052289A JPH02278452A JP H02278452 A JPH02278452 A JP H02278452A JP 1100522 A JP1100522 A JP 1100522A JP 10052289 A JP10052289 A JP 10052289A JP H02278452 A JPH02278452 A JP H02278452A
Authority
JP
Japan
Prior art keywords
buffer memory
transmission
buffer
transmission data
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1100522A
Other languages
Japanese (ja)
Inventor
Naoki Kato
直樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1100522A priority Critical patent/JPH02278452A/en
Publication of JPH02278452A publication Critical patent/JPH02278452A/en
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Information Transfer Systems (AREA)

Abstract

PURPOSE:To simplify the control of a buffer by providing plural buffer memories in a buffer memory for transmission, setting addresses which show the order of the transmission/reception of transmitting data, respectively to these buffer memories, storing the transmitting data to each buffer memory according to these addresses and processing the data. CONSTITUTION:Plural buffer memories 6-1 - 6-n are provided in a buffer memory 6 for transmission and the addresses to show the order for the transmission/ reception of the transmitting data are respectively set to these buffer memories 6-1 - 6-n. According to these addresses, the transmitting data are stored and processed. Accordingly, a CPU 1 can judge which buffer memory presently obtains a use right. Then, the use capacity of the buffer memory can be easily judged. Thus, the buffer memories 6-1 - 6-n can be easily controlled.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はデータ伝送時に用いられる伝送用バッファメモ
リの管理方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a method for managing a transmission buffer memory used during data transmission.

(従来の技術) データ伝送を行う場合、例えば伝送データを受信する場
合は受信した伝送データを一旦バツファメモリに記憶し
、この後にこのバッファメモリに記憶された伝送データ
に対して所定の処理が行なわれる。ところで、バッファ
メモリはCPU(中央処理装置)によって管理されてい
るが、この管理方法には次の2方法が行なわれている。
(Prior art) When performing data transmission, for example, when receiving transmission data, the received transmission data is temporarily stored in a buffer memory, and then predetermined processing is performed on the transmission data stored in this buffer memory. . By the way, the buffer memory is managed by a CPU (central processing unit), and the following two methods are used for this management.

第1の方法は、伝送データの送受信を開始する時点にこ
の送受信に必要な容量のメモリエリアをバッファメモリ
として確保し、この確保されたバッファメモリを使用し
て伝送データの送受信を行う。
In the first method, at the time of starting transmission and reception of transmission data, a memory area with the capacity necessary for this transmission and reception is secured as a buffer memory, and this secured buffer memory is used to transmit and receive transmission data.

そして、伝送データの送受信が終了すると、バッファメ
モリは開放される。又、第2の方法は、伝送データの送
受信に使用するバッファメモリを予め確保し、伝送デー
タの送受信を開始する時点にCPUから伝送装置ヘバッ
ファメモリのアドレスを通知するとともに動作開始指令
を発する。これにより、伝送装置はバッファメモリを通
して伝送データの送受信を行う。そして、送受信が終了
すると伝送装置から動作完了信号がCPUへ送出され、
この動作完了信号を受けてCPUはバッファメモリのア
ドレスに従ってこのメモリから伝送データを読み取って
処理を行う。
Then, when the transmission and reception of the transmission data is completed, the buffer memory is released. In the second method, a buffer memory used for transmitting and receiving transmission data is secured in advance, and when transmission and reception of transmission data is started, the CPU notifies the transmission device of the address of the buffer memory and issues an operation start command. Thereby, the transmission device transmits and receives transmission data through the buffer memory. When the transmission and reception are completed, the transmission device sends an operation completion signal to the CPU,
Upon receiving this operation completion signal, the CPU reads the transmitted data from the buffer memory and processes it according to the address of the buffer memory.

しかしながら、以上のような管理方法では次のような問
題がある。第1の方法では送受信の開始/終了毎にバッ
ファメモリを確保、開放しなければならず、これら確保
、開放に時間がかかる。又、送受信の内容によってバッ
ファメモリの容量が異なるため、送受信毎にバッファメ
モリを確保する処理が非常に複雑となる。又、第2の方
法ではCPUと伝送装置との間での各信号の交換が必要
であるので、CPUは伝送装置の性能やその環境に合せ
た処理を行うことになるため、バッファメモリの管理が
複雑となる。
However, the above management method has the following problems. In the first method, the buffer memory must be secured and released each time transmission/reception starts/ends, and it takes time to secure and release the buffer memory. Furthermore, since the capacity of the buffer memory differs depending on the content of transmission and reception, the process of securing buffer memory for each transmission and reception becomes extremely complicated. In addition, in the second method, each signal must be exchanged between the CPU and the transmission device, so the CPU performs processing according to the performance of the transmission device and its environment, so it is difficult to manage the buffer memory. becomes complicated.

(発明が解決しようとする課題) 以上のようにいずれの方法でもバッファメモリの管理が
複雑なものであった。
(Problems to be Solved by the Invention) As described above, buffer memory management is complicated in any of the methods described above.

そこで本発明は、簡単にバッファメモリの管理ができ、
そのうえバッファメモリの使用状態がわかる伝送用バッ
ファメモリの管理方法を提供することを目的とする。
Therefore, the present invention makes it possible to easily manage buffer memory.
Furthermore, it is an object of the present invention to provide a method for managing a transmission buffer memory in which the usage status of the buffer memory can be determined.

[発明の構成] (課題を解決するための手段と作用) このような手段を備えたことにより、所望容量のバッフ
ァメモリを複数設けてこれらバッファメモリにそれぞれ
伝送データの送受信の順を示す符号を設定し、これら符
号に従って前記各バッファメモリに伝送データを記憶し
て処理する伝送用バッファメモリの管理方法である。
[Structure of the Invention] (Means and Effects for Solving the Problems) By providing such a means, it is possible to provide a plurality of buffer memories of a desired capacity and to assign codes to each of these buffer memories to indicate the order of transmission and reception of transmission data. This is a transmission buffer memory management method for storing and processing transmission data in each buffer memory according to these codes.

(実施例) 以下、本発明の一実施例について図面を参照して説明す
る。
(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は本発明方法を適用した伝送システムの一部構成
図である。CPUIにはバス(データバス、アドレスバ
ス及びコントロールバスヲ含ム)2を介してRAM (
ランダム・アクセス・メモリ)3、ROM(リード・オ
ンリ・メモリ)4、■10(インプット/アウトプット
)ボート5及び伝送用バッファメモリ6が接続されてい
る。I10ポート5には伝送装置7が接続され、この伝
送装置7は他の箇所に設けられた伝送装置8と伝送ライ
ン9を介して接続されている。一方、伝送用バッファメ
モリ6には複数のバッファメモリ6−1〜6−nが形成
されている。これらバッファメモJ6−1〜6−nは第
2図に示すようにそれぞれ制御エリアSが形成されてお
り、この制御エリアSには次のバッファメモリを示すア
ドレス1動作開始要求発行信号、動作完了信号及びプロ
グラム番号がセットされる各エリアが形成されている。
FIG. 1 is a partial configuration diagram of a transmission system to which the method of the present invention is applied. The CPU is connected to the RAM (
A random access memory) 3, a ROM (read only memory) 4, an input/output (input/output) port 5, and a transmission buffer memory 6 are connected. A transmission device 7 is connected to the I10 port 5, and this transmission device 7 is connected via a transmission line 9 to a transmission device 8 provided at another location. On the other hand, the transmission buffer memory 6 includes a plurality of buffer memories 6-1 to 6-n. These buffer memos J6-1 to J6-n each have a control area S as shown in FIG. 2, and this control area S contains an address 1 operation start request issuing signal indicating the next buffer memory, and an operation completion signal. Areas are formed in which signals and program numbers are set.

ここで、次のバッファメモリを示すアドレスは、例えば
伝送データを受信した場合、先ず受信した伝送データを
バッファメモリ6−1に記憶し、次にバッファメモリ6
−2に記憶し、さらにバッファメモリ6−31こ5己憶
すると、バッフ7メモリ6−1にはバッファメモリ6−
2のアドレスが記憶され、バッファメモリ6−2にはバ
ッファメモリ6−3のアドレスが記憶される。しかるに
、各バッファメモリ6−1〜6−nはキュー構造(待ち
行列構造)に形成されている。又、ROM4には伝送を
実行するためのアプリケーションプログラムや伝送デー
タの処理のためのプログラム等が記憶されている。
Here, the address indicating the next buffer memory is, for example, when transmission data is received, the received transmission data is first stored in the buffer memory 6-1, and then the buffer memory 6-1 is stored.
-2 and further stored in the buffer memory 6-31, the buffer memory 6-2 is stored in the buffer memory 6-1.
The address of buffer memory 6-3 is stored in buffer memory 6-2. However, each buffer memory 6-1 to 6-n is formed in a queue structure. Further, the ROM 4 stores application programs for executing transmission, programs for processing transmission data, and the like.

次に上記の如く構成されたシステムの作用について第3
図に示すアプリケーションプログラムの流れ図に従って
説明する。伝送データの送受信を開始する時点でCPU
Iはステップs1においてアプリケーションプログラム
におけるプログラム番号(タスク番号)をバッファメモ
リ6−1のプログラム番号エリアにセットする。これに
より、CPUIはバッファメモリ6−1に対する使用権
を獲得する。次にCPUIはステップs2において伝送
装置7に対して動作開始指令を発し、次のステップs3
においてバッフ7メモリ6−1の動作開始要求発行信号
エリアをセットする。かくして、伝送装置7と伝送装置
8との間でデータの伝送が行なわれる。ここで、伝送装
置7が伝送データを受信すれば、この受信された伝送デ
ータはI10ポート5を通してバッファメモリ6−1に
順次記憶される。そうして、バッファメモリ6−1に伝
送データが記憶されて残容量が無くなると1、CP U
 1はステップs6においてバッファメモリ6−1の動
作完了信号エリアをセットし、同メモリ6−1の動作開
始要求発行信号エリア及び動作完了信号エリアをクリア
する。これによって、CPUIはバッファメモリ6−1
の使用権を放棄する。次にCPUIは再びステップsl
に戻ってアプリケーションプログラムにおけるプログラ
ム番号(タスク番号)をバッファメモリ6−2のプログ
ラム番号エリアにセットする。これにより、CPUIは
バッファメモリ6−1に対する使用権を獲得し、次に伝
送装置7に対して動作開始指令を発してさらにバッファ
メモリ6−2の動作開始要求発行信号エリアをセットす
る。これにより、受信された伝送データはI10ポート
5を通してバッファメモリ6−2に順次記憶される。以
下、同様に受信された伝送データはバッファメモリ6−
3.6−4・・・に記憶される。そうして、データ伝送
が終了すると、伝送装置7は動作終了信号を送出する。
Next, we will discuss the operation of the system configured as described above in the third section.
The explanation will be given according to the flowchart of the application program shown in the figure. CPU at the time of starting transmission/reception of transmission data.
In step s1, I sets the program number (task number) of the application program in the program number area of the buffer memory 6-1. As a result, the CPUI acquires the right to use the buffer memory 6-1. Next, the CPUI issues an operation start command to the transmission device 7 in step s2, and then in step s3
In this step, the operation start request issuing signal area of the buffer 7 memory 6-1 is set. Data is thus transmitted between the transmission device 7 and the transmission device 8. Here, when the transmission device 7 receives the transmission data, the received transmission data is sequentially stored in the buffer memory 6-1 through the I10 port 5. Then, when the transmission data is stored in the buffer memory 6-1 and there is no remaining capacity, 1, the CPU
1 sets the operation completion signal area of the buffer memory 6-1 in step s6, and clears the operation start request issuing signal area and the operation completion signal area of the memory 6-1. As a result, the CPUI uses the buffer memory 6-1.
waive the right to use. Then the CPUI again steps sl
Returning to , the program number (task number) of the application program is set in the program number area of the buffer memory 6-2. As a result, the CPU acquires the right to use the buffer memory 6-1, then issues an operation start command to the transmission device 7, and further sets the operation start request issuing signal area of the buffer memory 6-2. Thereby, the received transmission data is sequentially stored in the buffer memory 6-2 through the I10 port 5. Below, similarly received transmission data is transmitted to the buffer memory 6-
3. Stored in 6-4... Then, when the data transmission is completed, the transmission device 7 sends out an operation end signal.

この動作終了信号はCPUIにより読み取られ、このC
PUIは使用権を獲得しているバッファメモリ6−nの
動作開始要求発行信号エリア及び動作完了信号エリアを
クリアする。なお、バッファメモリの使用権を放棄する
際、CPUIはバッファメモリ使用の軌跡としてプログ
ラム番号をクリアしない。この後、CPU1は各バッフ
ァメモリ6−1〜6−nに記憶された各伝送データを各
バッファメモリ6−1〜6−nのアドレス順に読み出し
てそれぞれ各伝送データに対して所定の処理を実行する
This operation end signal is read by the CPUI, and this
The PUI clears the operation start request issuing signal area and the operation completion signal area of the buffer memory 6-n which has acquired usage rights. Note that when relinquishing the right to use the buffer memory, the CPU does not clear the program number as a trace of the buffer memory usage. After that, the CPU 1 reads each transmission data stored in each buffer memory 6-1 to 6-n in the order of the addresses of each buffer memory 6-1 to 6-n, and executes a predetermined process on each transmission data. do.

このように上記一実施例においては、複数のバッファメ
モリ6−1〜6−ロを設けてこれらバッファメモリ6−
1〜6−nにそれぞれ伝送データの送受信の順を示すア
ドレスを設定し、これらアドレスに従って伝送データを
記憶し、かつ各伝送データを処理するようにしたので、
CPUIは現在使用権を獲得しているバッファメモリ6
−1〜6−nを判断することができてバッファメモリの
使用容量を容易に判断できる。従って、バッファメモリ
の管理が簡単にできる。又、伝送データが大量に受信さ
れても複数のバッファメモリ6−1〜6−nが設けられ
ているので、−時的に各バッファメモリ6−1〜6−n
に記憶して伝送終了後に各伝送データに適切な各プログ
ラムで処理できる。
In this way, in the above embodiment, a plurality of buffer memories 6-1 to 6-2 are provided, and these buffer memories 6-1 to 6-2 are provided.
Addresses indicating the transmission/reception order of transmission data are set in 1 to 6-n, and the transmission data is stored and processed according to these addresses.
The CPUI currently has the right to use the buffer memory 6.
-1 to 6-n can be determined, and the used capacity of the buffer memory can be easily determined. Therefore, the buffer memory can be easily managed. Furthermore, even when a large amount of transmission data is received, since a plurality of buffer memories 6-1 to 6-n are provided, each buffer memory 6-1 to 6-n is
After the transmission is completed, each transmission data can be processed by an appropriate program.

なお、本発明は上記一実施例に限定されるものでなくそ
の主旨を逸脱しない範囲で変形してもよい。
Note that the present invention is not limited to the above-mentioned embodiment, and may be modified without departing from the spirit thereof.

[発明の効果] 以上詳記したように本発明によれば、簡単にバッファメ
モリの管理ができ、そのうえバッファメモリの使用状態
がわかる伝送用バッファメモリの管理方法を提供できる
[Effects of the Invention] As described in detail above, according to the present invention, it is possible to provide a method for managing a transmission buffer memory that allows easy management of the buffer memory and also allows the use status of the buffer memory to be known.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係わる伝送用バッファメモリの管理方
法を適用した伝送システムの(晶1成図、第2図は同シ
ステムにおけるバッファメモリの模式図、第3図は同シ
ステムの伝送の流れ図である。 1・・・CPU、2・・・バス、3・・・RAM、4・
・・ROM、5・・・I10ポート、6・・・伝送用バ
ッファメモリ、6−1〜6−n・・・バッファメモリ、
7゜8・・・伝送装置、9・・・伝送ライン。 出願人代理人  弁理士 鈴江武彦 ス%1tプOブヲム質竹 第3図
Figure 1 is a schematic diagram of a transmission system to which the transmission buffer memory management method according to the present invention is applied, Figure 2 is a schematic diagram of the buffer memory in the system, and Figure 3 is a flowchart of transmission in the system. 1...CPU, 2...Bus, 3...RAM, 4...
...ROM, 5...I10 port, 6...transmission buffer memory, 6-1 to 6-n...buffer memory,
7゜8...Transmission device, 9...Transmission line. Applicant's representative Patent attorney Takehiko Suzue Figure 3

Claims (1)

【特許請求の範囲】[Claims] 所望容量のバッファメモリを複数設けてこれらバッファ
メモリにそれぞれ伝送データの送受信の順を示す符号を
設定し、これら符号に従って前記各バッファメモリに前
記伝送データを記憶して処理することを特徴とする伝送
用バッファメモリの管理方法。
A transmission characterized in that a plurality of buffer memories with a desired capacity are provided, codes indicating the order of transmission and reception of transmission data are set in each of these buffer memories, and the transmission data is stored and processed in each of the buffer memories according to these codes. How to manage buffer memory for
JP1100522A 1989-04-20 1989-04-20 Method for controlling buffer memory for transmission Pending JPH02278452A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1100522A JPH02278452A (en) 1989-04-20 1989-04-20 Method for controlling buffer memory for transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1100522A JPH02278452A (en) 1989-04-20 1989-04-20 Method for controlling buffer memory for transmission

Publications (1)

Publication Number Publication Date
JPH02278452A true JPH02278452A (en) 1990-11-14

Family

ID=14276291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1100522A Pending JPH02278452A (en) 1989-04-20 1989-04-20 Method for controlling buffer memory for transmission

Country Status (1)

Country Link
JP (1) JPH02278452A (en)

Similar Documents

Publication Publication Date Title
JP4800207B2 (en) Readable virtual DMA control and status register
JPH02278452A (en) Method for controlling buffer memory for transmission
JP4649257B2 (en) Multi CPU system
JP2792866B2 (en) Buffer pool pre-expansion device
JP2848762B2 (en) Data transfer system and method
JP2004213666A (en) Dma module and its operating method
CN107992328A (en) The method, apparatus and system-on-chip of a kind of data processing
JP2522412B2 (en) Communication method between programmable controller and input / output device
JP2001265610A (en) Device control method
JPS63286949A (en) Bus control system
JP2973811B2 (en) Distributed control device
JPH07111711B2 (en) Processing end interrupt control system
JPS6143369A (en) Multi-processor system
JPH01309445A (en) Data transfer system
JPH01126749A (en) Data control device for peripheral equipment
JP2000172307A (en) Method for updating process data collection device
JPH08221106A (en) Programmable controller
JPH11327612A (en) Programmable controller monitoring device
JPS62190544A (en) Higher link unit for programmable controller
JPH02299004A (en) Monitor system for programmable controller
JPS6378257A (en) Input-output controller
JPH04162106A (en) Remote input/output system for programmable controller
JPH01248264A (en) System for controlling contention of system bus
JPH03296105A (en) Information transfer method for programmable controller
JPH01147652A (en) Bus controller