JPH02275543A - プロセッサの障害処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 外部不揮発性メモリを備えない通信装置等において、プ
ログラムの実行に障害が発生した場合に、プログラムの
実行情報を取り出すようにしたプロセッサの障害処理方
式に関し、 廉価なプロセッサシステムで、障害発生時に実行情報を
取り出すことができることを目的とし、時間を計測し、
所定の時間を越えると割込信号を出力する計測手段と、
プログラムを実行し、この実行に並行して実行情報を出
力すると共に、所定の時間に達する前に計測手段をリセ
ットするプロセッサと、実行情報を格納する格納手段と
、格納手段が格納する実行情報を取り出す取出手段とを
備え、割込信号が出力されると、プロセッサによる格納
手段の実行情報の更新を停止し、格納手段に障害発生前
の実行情報を保持するように構成される。

〔産業上の利用分野〕

本発明は、外部不揮発性メモリを備えない通信装置等に
おいて、プログラムの実行に障害が発生した場合に、プ
ログラムの実行情報を取り出すようにしたプロセッサの
障害処理方式に関するものであるや 〔従来の技術〕 内部のプロセッサがプログラムを実行する種々のプロセ
ッサシステムにおいては、プログラムに誤りが生じて実
行に障害が発生し、暴走する場合がある。

このような場合の原因究明のために、従来のプロセッサ
システムでは、例えば外部不揮発性メモリ（フロッピー
ディスク装置、ハードディスク装置等）を備え、プログ
ラムの起動と並行してプログラムトレース情報、ハード
ウェア状態等のログデータを不揮発性メモリに定期的に
格納している。

プログラムが暴走した場合、オペレータは、不揮発性メ
モリに格納されているログデータにより原因を分析する
ことができる。

また、外部不揮発性メモリを備えないプロセッサシステ
ムにおいては、内部揮発性メモリ（ＲＡＭ等）に上述し
たログデータを格納し、定期的に外部不揮発性メモリあ
るいは外部出力装置（例えばプリンタ装置）を接続して
プロセッサシステムの外部に取り出していた。

〔発明が解決しようとする課題］ ところで、上述した外部不揮発性メモリにログデータを
格納する方法では、外部不揮発性メモリを備えるために
プロセッサシステムの価格が高くなる。また、内部揮発
性メモリにログデータを格納する方法では、プロセッサ
システムの外部にログデータを取り出す前にログデータ
が破壊される場合があるという問題点があった。

本発明は、このような点にかんがみて創作されたもので
あり、廉価なプロセッサシステムで、障害発生時にプロ
グラムの実行情報（ログデータンを取り出すことができ
るプロセッサの障害処理方式を提供することを目的とし
ている。

〔課題を解決するための手段〕

第１図は、本発明のプロセッサの障害処理方式の原理ブ
ロック図である。

図において、計測手段１１１は、時間を計測し、所定の
時間を越えると割込信号を出力する。

プロセッサ１１３は、プログラムを実行し、この実行に
並行して実行情報を出力すると共に、所定の時間に達す
る前に計測手段１１１をリセットする。

格納手段１１５は、実行情報を格納する。

取出手段１１７は、格納手段１１５が格納する実行情報
を取り出す。

従って、全体上して、割込信号が出力されると、プロセ
ッサ１１３による格納手段１１５の実行情報の更新を停
止し、格納手段１１５に障害発生前の実行情報を保持す
るように構成されている。

〔作　用〕

プログラムがプロセッサ１１３によって実行される。こ
の実行情報は格納手段１１５に格納される。

計測手段１１１は、プロセッサ１１３によってリセット
されてから次にプロセッサ１１３によってリセットされ
るまでの時間を計測する。この時間が所定の時間を越え
ると計測手段１１１から割込信号が出力される。

割込信号が出力されると、格納手段１１５の実行情報の
更新は停止される。この後、格納手段１１５が格納する
障害発生前の実行情報は、取出手段１１７から取り出さ
れる。

本発明にあっては、計測手段１１１が所定の時間を越え
て時間を計測すると格納手段１１５の実行情報の更新を
停止し、取出手段１１７から実行情報を取り出すので、
廉価なプロセッサシステムで、障害発生時の実行情報（
ログデータ）を取り出すことができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明のプロセッサの障害処理方式の実施例
を採用するプロセッサシステムの構成を示す。

１、　　　　と　１　との ここで、本発明の実施例と第１図との対応関係を示して
おく。

計測手段１１１は、タイマ回路２１７に相当する。

プロセッサ１１３は、プロセッサ２１１に相当する。

格納手段１１５は、メモリ２１３に相当する。

取出手段１１７は、インタフェース回路２１９゜プリン
タ装置２２１に相当する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

■　　　１の　　および 第２図において、本発明実施例のプロセッサシステムは
、プロセッサ２１１．メモリ２１３１表示部２１５．タ
イマ回路２１７．インタフェース回路２１９．プリンタ
装置２２１を備える。

表示部２１５は、発光ダイオード（ＬＥＤ）２１４と抵
抗器２１６を有する。

プロセッサ２１１．メモリ２１３．タイマ回路２１７、
インタフェース回路２１９は互いに接続されている。

表示部２１５において、ＬＥＤ２１４のカソード側はタ
イマ回路２１７に接続される。ＬＥＤ２１４のアノード
側は抵抗器２１６を介して電源供給ラインに接続されて
いる。

ここで、実施例に使用されるタイマ回路２１７は、プロ
セッサ２１１の外部にあって、ハードウェアによる計数
機構を有している。

また、動作開始の初期状態において、プリンタ装置２２
１は、インタフェース回路２１９に接続されていないも
のとする。

第３図は、実施例のプロセッサ２１１の動作を示す。以
下、第２図および第３図を参照する。

プロセッサ２１１はプログラムを実行すると共に、実行
に関する実行情報をメモリ２１３の所定の領域に出力し
ている。また、定期的あるいは所定の時間内でタイマ回
路２１７をリセットしている。

よって、プロセッサ２１１が正常に動作し、タイマ回路
２１７のリセットを行なえば、タイマ回路２１７は所定
の時間（例えば１００　（ｍｓｅｃ）　）を越えて時間
を計測することはない。

タイマ回路２１７は、計測時間が１００　（ｍｓｅｃ）
を越えるとプロセッサ２１１に対して障害（暴走）発生
の通知信号を出力する。この通知信号は表示部２１５に
あるＬＥＤ２１４のカソード側に供給される。通知信号
が例えば負論理であれば、この通知信号の出力に応じて
ＬＥＤ２１４は発光し、オペレータに障害発生検知を通
知する。

ここで、通知信号はプロセッサ２１１に対するマスク不
可能な割込信号であり、プロセッサ２１■は割込信号を
受けて、暴走中のプログラムの実行を中断し、割込処理
を開始する。

まず、プロセッサ２１１は、障害発生時の処理を指示す
る割込ベクタを読み取る（ステップ３０１）。

プロセッサ２１１は、割込ベクタを読み取ると、割込ベ
クタが指示する割込プログラムにしたがって動作する。

例えば外部不揮発性メモリあるいは外部出力装置が接続
されたか否かを判定する（ステップ３０２）。

通常、実施例のプロセッサシステムは外部不揮発性メモ
リある。いは外部出力装置を備えていない。

オペレータは、表示部２１５のＬＥＤ２１４の発光によ
って障害発生を知ると外部不揮発性メモリあるいは外部
出力装置（例えばプリンタ装置２２１）をインタフェー
ス回路２１９に接続する。

インタフェース回路２１９が例えばＲ３２３２Ｃの汎用
インタフェース回路であれば、外部装置が接続されて電
源が投入されることにより準備完了を通知する端末レデ
ィ（ＥＲ）信号が返送される、プロセッサ２１１はＥＲ
倍信号よってプリンタ装置２２１が接続されたことを知
り（ステップ３０２の肯定判定）、メモリ２１３に格納
されているログデータをインタフェース回路２１９を介
してプリンタ装置２２１に出力する（ステップ３０３）
。ここで、割込処理は終了する。

オペレータはプリンタ装置２２１に出力されるログデー
タから障害発生の原因を分析する。

このようにして、タイマ回路２１７が所定時間を越えて
時間を計測するとプロセッサ２１１にマスク不可能な割
り込みをかけ、メモリ２１３のログデータの更新を停止
して、メモリ２１３に格納されているログデータをプリ
ンタ装置２２１に出力するので、障害発生時のログデー
タを取り出すことができる。また、外部不揮発性メモリ
を備えないので、プロセッサシステムを廉価に構成する
ことができる。

なお、実施例では、障害の発生を検出すると割込プログ
ラムによってメモリ２１３が格納するログデータを出力
するものであったが、障害発生を検出するとプロセッサ
２１１を停止してメモリ２１３のログデータを更新せず
、オペレータが改めて上述した割込プログラムを起動し
、ログデータを取り出すようにするものであっても良い
。

〔発明の効果］ 上述したように、本発明によれば、計測手段が所定の時
間を越えて時間を計測するとプロセッサに割り込みをか
け、格納手段の実行情報の更新を停止して、既に格納さ
れている実行情報を取り出すので、廉価なプロセッサシ
ステムで、障害発生時の実行情報を取り出すことができ
、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例の構成図、 第３図は実施例の動作の説明図である。 図において、 １１１は計測手段、 １１３はプロセッサ、 １１５は格納手段、 １１７は取出手段、 ２１１はプロセッサ、 ２１３はメモリ、 ２１４はＬＥ’Ｄ。 ２１５は表示部、 ２１６は抵抗器、 ２１７はタイマ回路、 ２１９はインタフェース回路、 ２２１はプリンタ装置である。 本化日月、７）層、埋７パロツク□□□第１図 寞胞例の楕幌図 第 図 寅力包例の動作（１’）説明図 第３図

Claims (1)

【特許請求の範囲】
1. （１）時間を計測し、所定の時間を越えると割込信号を
   出力する計測手段（１１１）と、 プログラムを実行し、この実行に並行して実行情報を出
   力すると共に、前記所定の時間に達する前に前記計測手
   段（１１１）をリセットするプロセッサ（１１３）と、 前記実行情報を格納する格納手段（１１５）と、前記格
   納手段（１１５）が格納する前記実行情報を取り出す取
   出手段（１１７）と、 を備え、前記割込信号が出力されると、前記プロセッサ
   （１１３）による前記格納手段（１１５）の実行情報の
   更新を停止し、前記格納手段（１１５）に障害発生前の
   実行情報を保持するように構成したことを特徴とするプ
   ロセッサの障害処理方式。