JPH02273954A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH02273954A JPH02273954A JP9581389A JP9581389A JPH02273954A JP H02273954 A JPH02273954 A JP H02273954A JP 9581389 A JP9581389 A JP 9581389A JP 9581389 A JP9581389 A JP 9581389A JP H02273954 A JPH02273954 A JP H02273954A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- resist film
- monitor element
- main body
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 230000002950 deficient Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法に関し、
半導体装置を構成する本体素子のイオン注入のマスクに
用いられるレジスト膜の位置ずれを検出する方法の提供
を目的とし、
本体素子を形成する基板に対して、モニタ素子のイオン
注入領域を該基板上の膜で画定する工程と、本体素子の
イオン注入のマスクに用いられるレジスト膜に上記モニ
タ素子のイオン注入領域と合致するべき窓を設けて、該
イオン注入を行う工程とを含んでモニタ素子を形成し、
しかる後、該モニタ素子の電気的特性を測定して上記レ
ジスト膜の位置ずれを検出するように構成し、また、本
体素子を形成する基板に対して、モニタ素子のイオン注
入領域を該基板上の膜で画定する工程と、本体素子の一
導電型イオン注入のマスクに用いられる第2レジスト膜
に上記モニタ素子のイオン注入領域の全域を露出させる
窓を設けて、該一導電型イオン注入を行う工程と、本体
素子の逆導電型イオン注入のマスクに用いられる第2レ
ジスト膜に上記モニタ素子のイオン注入領域の外側に相
互に縁が合致するべき窓を設けて、該逆導電型イオン注
入を行う工程とを含んでモニタ素子を形成し、しかる後
、該モニタ素子の電気的特性を測定して第2レジスト膜
の位置ずれを検出するように構成する。[Detailed Description of the Invention] [Summary] Regarding a method of manufacturing a semiconductor device, the present invention aims to provide a method for detecting a positional shift of a resist film used as a mask for ion implantation of a main body element constituting a semiconductor device. The step of defining the ion implantation region of the monitor element with a film on the substrate, and the process of defining the ion implantation region of the monitor element in a resist film used as a mask for the ion implantation of the main body element so as to match the ion implantation region of the monitor element. forming a monitor element including the step of providing a window and performing the ion implantation;
Thereafter, the electrical characteristics of the monitor element are measured to detect the positional deviation of the resist film, and the ion implantation region of the monitor element is placed on the substrate forming the main body element. A second resist film used as a mask for the ion implantation of the one conductivity type of the main body element is provided with a window exposing the entire area of the ion implantation region of the monitor element, and the ion implantation of the one conductivity type is performed. In addition, a second resist film used as a mask for the opposite conductivity type ion implantation of the main body element is provided with a window whose edges should match each other outside the ion implantation area of the monitor element, and the opposite conductivity type ion implantation is performed. The method is configured to form a monitor element, and then measure the electrical characteristics of the monitor element to detect a positional shift of the second resist film.
(産業上の利用分野〕
本発明は、半導体装置の製造方法に係り、特に、半導体
装置を構成する本体素子のイオン注入のマスクに用いら
れるレジスト膜の位置ずれを、モニタ素子により検出す
る方法に関する。(Industrial Application Field) The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of detecting, using a monitor element, a positional shift of a resist film used as a mask for ion implantation of a main body element constituting a semiconductor device. .
半導体装置の製造では、基板上にレジスト膜を設け、露
光によりレジスト膜にパターンを形成し、そのレジスト
膜をマスクにして基板を加工するホトリソグラフィが多
用されている。In the manufacture of semiconductor devices, photolithography is often used in which a resist film is provided on a substrate, a pattern is formed on the resist film by exposure, and the substrate is processed using the resist film as a mask.
上記のイオン注入もその一環である。そして、イオン注
入により基板に対する拡散領域の位置が過大にずれると
素子が不良に形成される半導体装置があり、その場合に
は拡散領域の位置ずれを検出し、要すれば位置ずれ低減
の措置を講じて不良品を作らないようにすることが必要
である。The above-mentioned ion implantation is also part of this process. In some semiconductor devices, the element may be formed defectively if the position of the diffusion region relative to the substrate is excessively shifted due to ion implantation.In this case, the position shift of the diffusion region is detected and, if necessary, measures are taken to reduce the position shift. It is necessary to take measures to prevent the production of defective products.
この拡散領域の位置ずれ検出は、拡散領域自体の観察に
よって行うことが困難であるが、イオン注入のマスクに
用いられるレジスト膜の位置ずれ検出によって代行する
ことができる。本発明はそのレジスト膜の位置ずれ検出
にモニタ素子を利用するものである。Although it is difficult to detect the displacement of the diffusion region by observing the diffusion region itself, it can be performed by detecting the displacement of a resist film used as a mask for ion implantation. The present invention utilizes a monitor element to detect positional deviation of the resist film.
モニタ素子は、半導体装置を構成する本体素子の出来具
合をウェーハプロセスの途上で確認するために、本体素
子とは別に同一基板に形成して単独に電気的特性を測定
するものであり、通常は、確認対象の本体素子と同一に
なるように形成する。A monitor element is formed on the same substrate separately from the main element and measures its electrical characteristics independently in order to check the quality of the main element making up the semiconductor device during the wafer process. , formed to be the same as the main body element to be confirmed.
そして、本体素子の形成では、加工の自己整合(セルフ
アライメント)をできるだけ活用して、基板加工のマス
クとするレジスト膜は、ホトリソグラフィの露光の位置
合わせ誤差により多少の位置ずれを生じても支障のない
ように、多くの場合、パターンを構成する窓(レジスト
抜き領域)に位置合わせ余裕を取ってその窓を所定より
も若干大きくしている。When forming the main body element, self-alignment of the processing is utilized as much as possible, and the resist film used as a mask for substrate processing is not affected even if it is slightly misaligned due to alignment errors during photolithography exposure. In order to avoid this, in many cases, the window (resist removal area) forming the pattern is made slightly larger than a predetermined size to allow for alignment.
従って、モニタ素子の形成においても同様にしており、
その1例は第3図(a)■)の平面図と側断面図に示さ
れる。Therefore, the same is applied to the formation of the monitor element.
An example of this is shown in the plan view and side sectional view of FIG. 3(a).
第3図において、このモニタ素子はFETの場合であり
、lは基板、2はフィールド絶縁膜、3はゲート電極、
4はソース・ドレイン領域、5はレジスト膜、6はレジ
スト膜5の窓、である。In FIG. 3, this monitor element is an FET, l is a substrate, 2 is a field insulating film, 3 is a gate electrode,
4 is a source/drain region, 5 is a resist film, and 6 is a window of the resist film 5.
ソース・ドレイン領域4は、レジスト膜5を設けた後の
イオン注入によって形成されるが、フィールド絶縁膜2
及びゲート電極3で自己整合的に画定されるべきもので
あり、窓6にはαなる位置合わせ余裕をとっである。そ
して位置合わせ余裕αは、確認対象となる本体素子の対
応する位置合わせ余裕に合致させである。The source/drain regions 4 are formed by ion implantation after providing the resist film 5, but the field insulating film 2
The window 6 should be defined in a self-aligned manner by the gate electrode 3 and the gate electrode 3, and a positioning margin α is provided for the window 6. The alignment margin α is made to match the corresponding alignment margin of the main body element to be checked.
従ってこのモニタ素子は、確認対象となる本体素子と同
一に形成されて、その本体素子の出来具合を確認するこ
とができる。それは、レジスト膜5が余裕αを越えた位
置ずれを起こしてソース・ドレイン領域4が挟まり、チ
ャネル幅が所定より小さくなって特性が変化した際にも
同様である。Therefore, this monitor element is formed identically to the main body element to be checked, and the quality of the main body element can be checked. The same is true when the resist film 5 is misaligned beyond the margin α, the source/drain region 4 is sandwiched, the channel width becomes smaller than a predetermined value, and the characteristics change.
そしてこの特性変化から、レジスト膜5の位置ずれの余
裕αを越えた分を検出することができる。From this characteristic change, it is possible to detect the amount of positional deviation of the resist film 5 that exceeds the margin α.
しかしながら、このようなモニタ素子では、レジスト膜
5の位置ずれが余裕αよりも小さい場合に、レジスト膜
5の位置ずれを検出することができない。However, such a monitor element cannot detect the positional deviation of the resist film 5 when the positional deviation of the resist film 5 is smaller than the margin α.
このことは、モニタ素子により611 K?2される本
体素子とは別に、イオン注入のマスクとなるレジスト膜
5の位置ずれ許容が余裕αよりも小さい本体素子を有す
る場合に、後者の本体素子が不良になってもその不良を
認識せずにウェーハプロセスを進めてしまう問題を起こ
す。This means that 611 K? If there is a main body element in which the tolerance for positional deviation of the resist film 5 serving as a mask for ion implantation is smaller than the margin α, in addition to the main body element to be used as a mask for ion implantation, even if the latter main body element becomes defective, the defect cannot be recognized. This causes the problem of proceeding with the wafer process without any processing.
そこで本発明は、半導体装置の製造方法において、半導
体装置を構成する本体素子のイオン注入のマスクに用い
られるレジスト膜の位置ずれを検出する方法の提供を目
的とする。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a method for detecting a positional shift of a resist film used as a mask for ion implantation of a main body element constituting a semiconductor device in a method of manufacturing a semiconductor device.
〔課題を解決するための手段]
上記目的は、本体素子を形成する基板に対して、モニタ
素子のイオン注入領域を該基板上の膜で画定する工程と
、本体素子のイオン注入のマスクに用いられるレジスト
膜に上記モニタ素子のイオン注入領域と合致するべき窓
を設けて、該イオン注入を行う工程とを含んでモニタ素
子を形成し、しかる後、該モニタ素子の電気的特性を測
定して上記レジスト膜の位置ずれを検出する本発明の第
1方法によって達成され、
また、本体素子を形成する基板に対して、モニタ素子の
イオン注入領域を該基板上の膜で画定する工程と、本体
素子の一導電型イオン注入のマスクに用いられる第ルジ
スト膜に上記モニタ素子のイオン注入領域の全域を露出
させる窓を設けて、該一導電型イオン注入を行う工程と
、本体素子の逆導電型イオン注入のマスクに用いられる
第2レジスト膜に上記モニタ素子のイオン注入領域の外
側に相互に縁が合致するべき窓を設けて、該逆導電型イ
オン注入を行う工程とを含んでモニタ素子を形成し、し
かる後、該モニタ素子の電気的特性を測定して第2レジ
スト膜の位置ずれを検出する本発明の第2方法によって
達成される。[Means for Solving the Problems] The above object includes a step of defining the ion implantation region of the monitor element with a film on the substrate on which the main body element is formed, and a process that is used as a mask for the ion implantation of the main body element. A monitor element is formed by forming a window in a resist film that should match the ion implantation area of the monitor element and performing the ion implantation, and then measuring the electrical characteristics of the monitor element. This is achieved by the first method of the present invention for detecting the positional shift of the resist film, and further includes a step of defining an ion implantation region of the monitor element with a film on the substrate on which the main body element is formed; A step of implanting ions of the one conductivity type by providing a window that exposes the entire ion implantation region of the monitor element in a first resist film used as a mask for ion implantation of one conductivity type of the element; forming windows whose edges should match each other on the outside of the ion implantation region of the monitor element in a second resist film used as a mask for ion implantation, and performing the opposite conductivity type ion implantation; This is achieved by the second method of the present invention, in which the positional deviation of the second resist film is detected by forming the second resist film and then measuring the electrical characteristics of the monitor element.
[作 用]
上記第1方法では、上記イオン注入領域がレジスト膜の
位置ずれ分だけマスクされて、イオン注入により形成さ
れる拡散領域がその分だけ狭まるので、例えば先に述べ
たFETのように、モニタ素子を拡散領域の挟まりが特
性に反映するようなものにすることにより、レジスト膜
の位置ずれを検出することができる。[Function] In the first method, the ion implantation region is masked by the positional shift of the resist film, and the diffusion region formed by ion implantation is narrowed by that amount. By using a monitor element whose characteristics reflect the sandwiching of the diffusion regions, it is possible to detect the positional shift of the resist film.
また上記第2方法では、一導電型イオン注入により第ル
ジスト膜の位置ずれに関わりなく上記イオン注入領域に
形成されたー°導電型拡散領域が、逆導電型イオン注入
により第2レジスト膜の位置ずれ分だけ狭まるので、モ
ニタ素子を第1方法と同様なものにすることにより、第
2レジスト膜の位置ずれのみを検出することができる。In addition, in the second method, a diffusion region of one conductivity type is formed in the ion implantation region by ion implantation of one conductivity type regardless of the positional deviation of the second resist film, and a diffusion region of the second conductivity type is formed in the second resist film by ion implantation of opposite conductivity type. Since the width is narrowed by the amount of deviation, by using a monitor element similar to that in the first method, only the positional deviation of the second resist film can be detected.
(実施例〕
以下本発明の第1方法である第1実施例について第1図
(a)(b)の平面図と側断面図を用い、また第2方法
である第2実施例について第2図(a)〜(C)の平面
図と側断面図を用いて説明する。全図を通し同一符号は
同一対象物を示す。(Example) The plan view and side sectional view of FIG. This will be explained using the plan view and side sectional view of Figures (a) to (C).The same reference numerals indicate the same objects throughout the figures.
第1図において、この第1実施例のモニタ素子は第3図
の場合と同様なFETであり、6aが第3図の窓6に相
当する窓、である。In FIG. 1, the monitor element of this first embodiment is a FET similar to that in FIG. 3, and 6a is a window corresponding to the window 6 in FIG.
窓6aは、先に述べた位置合わせ余裕αをOにして、レ
ジスト膜5の位置ずれがOの際に縁がフィールド絶縁膜
2の縁に合致するようにしてあり、その状態は破線で示
される。実線は、その位置すれがβとなった状態である
。The window 6a is arranged such that the alignment margin α mentioned above is set to O, and the edge of the window 6a matches the edge of the field insulating film 2 when the positional deviation of the resist film 5 is O, and this state is shown by the broken line. It will be done. The solid line indicates a state where the positional deviation is β.
そして、レジスト膜5の位置すれがβの際には、フィー
ルド絶縁膜2及びゲート電極3(先に述べた基板上の膜
)で画定されているイオン注入領域が、レジスト膜5の
食い込みによりβ分だけマスクされて、イオン注入によ
り形成されるソース・ドレイン領域4が実線のようにB
分だけ狭められたものとなる。破線は、その位置すれが
Oの際を示す。When the positional deviation of the resist film 5 is β, the ion implantation region defined by the field insulating film 2 and the gate electrode 3 (the film on the substrate mentioned above) is β due to the bite of the resist film 5. The source/drain regions 4 formed by ion implantation are masked by B as shown by the solid line.
It will be narrowed down by that amount. The broken line indicates when the positional deviation is O.
このことからこのFETは、レジスト膜50位置ずれが
βの際に、チャネル幅がβ分だけ小さくなりそれに応じ
た特性変化を起こす。従ってこの特性変化から、レジス
ト膜5の位置ずれを検出することができる。Therefore, in this FET, when the positional shift of the resist film 50 is β, the channel width becomes smaller by β, and the characteristics change accordingly. Therefore, the positional shift of the resist film 5 can be detected from this characteristic change.
次に第2図において、この第2実施例は、本体素子の方
が例えばCMO3などのように、一導電型イオン注入と
逆導電型イオン注入の両方を行う場合に、マスクに用い
る何れか一方のレジスト膜の位置ずれを検出するのに適
するものであり、モニタ素子は第1実施例と同様にFE
Tである。Next, in FIG. 2, in this second embodiment, when the main body element is implanted with both one conductivity type ion implantation and opposite conductivity type ion implantation, such as CMO3, either one of the masks is used. The monitor element is suitable for detecting the positional shift of the resist film in the first embodiment, and the monitor element is an FE sensor as in the first embodiment.
It is T.
そして、平面図(a)は両方のイオン注入を終えた状態
を、側断面図(b)は先に行う一導電型イオン注入を終
えた状態を、側断面図(b)は後に行う逆導電型イオン
注入を終えた状態を示し、レジスト膜5が一導電型イオ
ン注入のマスク、6bが先の窓6に相当する窓、7が逆
導電型イオン注入のマスクに用いるレジスト膜、8bが
レジスト膜7に設けた窓、であり、レジスト膜7が位置
ずれ検出の対象である。Then, the plan view (a) shows the state after both ion implantations, the side sectional view (b) shows the state after the first conductivity type ion implantation, and the side sectional view (b) shows the state after the opposite conductivity type ion implantation, which is performed later. This shows the state where the type ion implantation has been completed, where the resist film 5 is a mask for one conductivity type ion implantation, 6b is a window corresponding to the previous window 6, 7 is a resist film used as a mask for reverse conductivity type ion implantation, and 8b is a resist film. This is a window provided in the film 7, and the resist film 7 is the object of positional deviation detection.
窓6bは、位置合わせ余裕αを大きめにとって、フィー
ルド絶縁膜2及びゲート電極3で画定されているイオン
注入領域が、レジスト膜5の位置ずれによりマスクされ
ることのないようにしである。The window 6b has a large alignment margin α so that the ion implantation region defined by the field insulating film 2 and the gate electrode 3 is not masked by the positional shift of the resist film 5.
従って、一導電型イオン注入を終えた時点では、(b)
に示すように一導電型のソース・ドレイン領域4が上記
イオン注入領域に倣って形成される。Therefore, at the end of one conductivity type ion implantation, (b)
As shown in FIG. 3, source/drain regions 4 of one conductivity type are formed following the ion implantation region.
窓8bは、上記イオン注入領域の外側に設けられて、レ
ジスト膜7の位置すれがOの際に縁がフィールド絶縁膜
2の縁に合致するようにしてあり、その状態は破線で示
される。実線は、その位置すれがβとなった状態である
。言うまでもなく、レジスト膜7はレジスト膜5が除去
された後に設けられるものである。The window 8b is provided outside the ion implantation region so that its edge coincides with the edge of the field insulating film 2 when the positional deviation of the resist film 7 is O, and this state is shown by a broken line. The solid line indicates a state where the positional deviation is β. Needless to say, the resist film 7 is provided after the resist film 5 is removed.
そして、レジスト膜7の位置すれがβの際には、先に形
成されたソース・ドレイン領域4に窓8bがβ分だけ食
い込んだ状態で逆導電型イオン注入がなされるので、そ
の食い込んだ領域が逆導電型領域4aに変わって一導電
型のソース・ドレイン領域4がβ分だけ狭ま名。レジス
ト膜7の位置すれが0の際には、そのような挟まりが発
注しない。Then, when the positional deviation of the resist film 7 is β, the opposite conductivity type ions are implanted with the window 8b digging into the previously formed source/drain region 4 by β, so the ion implantation is performed in the dug-in area. is changed to the opposite conductivity type region 4a, and the one conductivity type source/drain region 4 is narrowed by β. When the positional deviation of the resist film 7 is 0, no such pinching occurs.
このことからこのFETは、レジスト膜7の位置すれが
βの際に、チャネル幅がβ分だけ小さくなりそれに応じ
た特性変化を起こす。従ってこの特性変化から、レジス
ト膜7の位置ずれを検出することかできる。Therefore, in this FET, when the positional deviation of the resist film 7 is β, the channel width becomes smaller by β, and the characteristics change accordingly. Therefore, the positional shift of the resist film 7 can be detected from this characteristic change.
この第2実施例では、両イオン注入の順序を、一導電型
イオン注入、逆導電型イオン注入、の順にして説明した
が、その順序は逆であっても全く同一の結果を得る。In this second embodiment, the order of both ion implantations is described as one conductivity type ion implantation and opposite conductivity type ion implantation, but even if the order is reversed, exactly the same result can be obtained.
上述した実施例は、位置ずれを検出できる方向がFET
のチャネル幅方向のみであるので、直交する両方向の検
出を必要とする場合には、FETを二つにして相互に9
0度ずらせた配置にすれば良い。また、FETを一つ追
加し、そのソース・ドレイン領域4をレジスト膜5又は
7により狭められていないものにして、特性の基準とす
ることにより、上述した特性変化を一層明確なものにさ
せることができる。In the above embodiment, the direction in which positional deviation can be detected is FET.
Therefore, if detection in both orthogonal directions is required, use two FETs and connect them to each other at 90°.
It is sufficient if the arrangement is shifted by 0 degrees. Further, by adding one FET and making its source/drain region 4 not narrowed by the resist film 5 or 7 and using it as a characteristic standard, the above-mentioned characteristic change can be made more clear. I can do it.
なお、位置ずれ検出に利用するモニタ素子を実施例では
FETにしたが、そのモニタ素子は、拡散領域の挟まり
が特性を変化させるものであるならば良く、FETに限
定されるものではない。In the embodiment, a FET is used as a monitor element used for detecting positional deviation, but the monitor element is not limited to an FET, as long as the sandwiching of the diffusion region changes the characteristics.
〔発明の効果]
以上説明したように本発明の構成によれば、半導体装置
の製造方法において、半導体装置を構成する本体素子の
イオン注入のマスクに用いられるレジスト膜の位置ずれ
を、モニタ素子により検出する方法が提供されて、その
位置ずれにより本体素子が不良になった際に、その不良
を認識せずにウェーハプロセスを進めてしまうと言う不
具合を防止することを可能にさせる効果がある。[Effects of the Invention] As explained above, according to the configuration of the present invention, in a method of manufacturing a semiconductor device, the positional shift of a resist film used as a mask for ion implantation of a main body element constituting a semiconductor device is detected by a monitor element. By providing a detection method, it is possible to prevent the problem of proceeding with the wafer process without recognizing the defect when the main body element becomes defective due to the positional deviation.
第1図(a)(b)は第1実施例を説明する平面図と側
断面図、
第2図(a)〜(C)は第2実施例を説明する平面図と
側断面図、
第3図(a)(b)は従来のモニタ素子例の平面図と側
断面図、
である。
図において、
1は基板、
2はフィールド絶縁膜、
3はゲート電極、
4はソース・ドレイン領域、
4aは逆導電型領域、
5.7はレジスト膜、
6.6a、6b、8bは窓、
αは位置合わせ余裕、
βは位置ずれ、
である。1(a) and 1(b) are a plan view and a side sectional view explaining the first embodiment, FIGS. 2(a) to (C) are a plan view and side sectional view explaining the second embodiment, 3(a) and 3(b) are a plan view and a side sectional view of an example of a conventional monitor element. In the figure, 1 is a substrate, 2 is a field insulating film, 3 is a gate electrode, 4 is a source/drain region, 4a is a region of opposite conductivity type, 5.7 is a resist film, 6.6a, 6b, and 8b are windows, α is the alignment margin, β is the positional deviation, and is.
Claims (1)
オン注入領域を該基板上の膜で画定する工程と、本体素
子のイオン注入のマスクに用いられるレジスト膜に上記
モニタ素子のイオン注入領域と合致するべき窓を設けて
、該イオン注入を行う工程とを含んでモニタ素子を形成
し、 しかる後、該モニタ素子の電気的特性を測定して上記レ
ジスト膜の位置ずれを検出する工程を含むことを特徴と
する半導体装置の製造方法。 2)本体素子を形成する基板に対して、モニタ素子のイ
オン注入領域を該基板上の膜で画定する工程と、本体素
子の一導電型イオン注入のマスクに用いられる第1レジ
スト膜に上記モニタ素子のイオン注入領域の全域を露出
させる窓を設けて、該一導電型イオン注入を行う工程と
、本体素子の逆導電型イオン注入のマスクに用いられる
第2レジスト膜に上記モニタ素子のイオン注入領域の外
側に相互に縁が合致するべき窓を設けて、該逆導電型イ
オン注入を行う工程とを含んでモニタ素子を形成し、 しかる後、該モニタ素子の電気的特性を測定して第2レ
ジスト膜の位置ずれを検出する工程を含むことを特徴と
する半導体装置の製造方法。[Claims] 1) A step of defining the ion implantation region of the monitor element with a film on the substrate on which the main body element is formed, and adding the above to the resist film used as a mask for the ion implantation of the main body element. A monitor element is formed by providing a window that should match the ion implantation region of the monitor element and performing the ion implantation, and then measuring the electrical characteristics of the monitor element and determining the position of the resist film. A method of manufacturing a semiconductor device, the method comprising the step of detecting a deviation. 2) Defining the ion implantation region of the monitor element with a film on the substrate for the substrate forming the main body element, and applying the monitor element to the first resist film used as a mask for ion implantation of one conductivity type of the main body element. A step of implanting ions of one conductivity type by providing a window that exposes the entire ion implantation region of the element, and implanting ions of the monitor element into a second resist film used as a mask for ion implantation of the opposite conductivity type of the main element. A monitor element is formed by providing windows whose edges should match each other on the outside of the area and implanting ions of opposite conductivity type, and then measuring the electrical characteristics of the monitor element. 1. A method for manufacturing a semiconductor device, comprising the step of detecting a positional shift between two resist films.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9581389A JPH02273954A (en) | 1989-04-14 | 1989-04-14 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9581389A JPH02273954A (en) | 1989-04-14 | 1989-04-14 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02273954A true JPH02273954A (en) | 1990-11-08 |
Family
ID=14147867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9581389A Pending JPH02273954A (en) | 1989-04-14 | 1989-04-14 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02273954A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002082531A3 (en) * | 2001-04-05 | 2003-02-27 | Infineon Technologies Corp | Structure and method for determining edges of regions in a semiconductor wafer |
CN104078337A (en) * | 2014-07-25 | 2014-10-01 | 上海华力微电子有限公司 | Monitoring structure and method for P-type light doped ion implantation alignment degree |
-
1989
- 1989-04-14 JP JP9581389A patent/JPH02273954A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002082531A3 (en) * | 2001-04-05 | 2003-02-27 | Infineon Technologies Corp | Structure and method for determining edges of regions in a semiconductor wafer |
US6828647B2 (en) | 2001-04-05 | 2004-12-07 | Infineon Technologies Ag | Structure for determining edges of regions in a semiconductor wafer |
CN104078337A (en) * | 2014-07-25 | 2014-10-01 | 上海华力微电子有限公司 | Monitoring structure and method for P-type light doped ion implantation alignment degree |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5956566A (en) | Method and test site to monitor alignment shift and buried contact trench formation | |
US7368749B2 (en) | Method of detecting misalignment of ion implantation area | |
JP2668538B2 (en) | Manufacturing method of integrated circuit device | |
JPH02273954A (en) | Manufacture of semiconductor device | |
US6884643B2 (en) | Semiconductor device, method for evaluating the same, and method for fabricating the same | |
JPS6153855B2 (en) | ||
JPH02162769A (en) | Manufacture of complementary thin film transistor | |
KR100524458B1 (en) | Test pattern of semiconductor device | |
KR100250686B1 (en) | Manufacturing method of a semiconductor device | |
KR100223941B1 (en) | Method for manufacturing peripheral dummy gate of transistor for testing semiconductor device | |
JPH0394464A (en) | Semiconductor device | |
JPH02250332A (en) | Mos transistor | |
JPS61216336A (en) | Semiconductor device | |
JPH10275780A (en) | Method for measuring semiconductor device | |
JPH0555161A (en) | Ion implanting method | |
KR100451758B1 (en) | Pattern for testing soi device and method forming the same | |
JPH04171943A (en) | Misfet and manufacture thereof | |
KR100251646B1 (en) | Evaluation method of photolithographic process | |
JPS61260677A (en) | Manufacture of semiconductor device | |
JPH0576058U (en) | Mask ROM | |
JPS59231815A (en) | Manufacture of semiconductor device | |
JPH03171734A (en) | Semiconductor device | |
JPS5917256A (en) | Semiconductor device | |
JPH0456129A (en) | Evaluating method for ion implanted layer | |
JPH02201963A (en) | Semiconductor device |