JPH022709A - Semiconductor switching device - Google Patents

Semiconductor switching device

Info

Publication number
JPH022709A
JPH022709A JP63147024A JP14702488A JPH022709A JP H022709 A JPH022709 A JP H022709A JP 63147024 A JP63147024 A JP 63147024A JP 14702488 A JP14702488 A JP 14702488A JP H022709 A JPH022709 A JP H022709A
Authority
JP
Japan
Prior art keywords
gate
turn
transistor
current
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63147024A
Other languages
Japanese (ja)
Other versions
JP2744015B2 (en
Inventor
Yoshio Terasawa
寺沢 義雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63147024A priority Critical patent/JP2744015B2/en
Publication of JPH022709A publication Critical patent/JPH022709A/en
Application granted granted Critical
Publication of JP2744015B2 publication Critical patent/JP2744015B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thyristor Switches And Gates (AREA)
  • Electronic Switches (AREA)

Abstract

PURPOSE:To decrease an ON-state voltage, to widen a safe operating area, and to realize fast switching by providing the bypass of a gate current for turn-on between the base and the emitter of a transistor. CONSTITUTION:When the gate current for turn on is permitted to flow by using a gate circuit 3, the current flows in the gate terminal 8 of an arc- suppressing switching device 1, and flows out from the cathode terminal of the device 1, and returns to the circuit 3 bypassing a resistor 4 or a diode 5. Thereby, the device 1 is turned on, and it is possible to permit the current to flow on a load connected to a power source to be connected to an anode terminal 6 and the cathode terminal 7. Next, when the gate current for turning off the device 1 is permitted to flow from a terminal 8, a reverse bypass is formed between the gate and the cathode, and a depletion layer is formed, then, the device 1 is turned off. As a result, the transistor 2 is turned off, and no load current flows.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は自己消弧形半導体スイッチング装置に係り、特
に、低損失、高速化を可能とした半導体スイッチング装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a self-extinguishing semiconductor switching device, and more particularly to a semiconductor switching device that can achieve low loss and high speed.

[従来の技術] 半導体スイッチング装置に関する従来技術として、例え
ば、特開昭52−60560号公報等に記載された技術
が知られている。
[Prior Art] As a prior art related to a semiconductor switching device, the technology described in, for example, Japanese Patent Application Laid-Open No. 52-60560 is known.

第2図は従来技術による半導体スイッチング装置の一例
を示す図である。第2図において、1は自己消弧形スイ
ッチング素子(以下単に素子という)、2はトランジス
タ、6は7ノード端子、7はカソード端子、8はゲート
端子、9はベース端子、10はターンオン用電源、11
はターンオフ用電源、12.12’はスイッチである。
FIG. 2 is a diagram showing an example of a semiconductor switching device according to the prior art. In Fig. 2, 1 is a self-extinguishing switching element (hereinafter simply referred to as an element), 2 is a transistor, 6 is a 7 node terminal, 7 is a cathode terminal, 8 is a gate terminal, 9 is a base terminal, and 10 is a turn-on power supply. , 11
is a turn-off power supply, and 12.12' is a switch.

第2図に示す従来技術の半導体スイッチング装置は、素
子1をターンオンするためのターンオン用電源10を、
素子lのゲート・カソード間に接続し、素子1をターン
オフするためのターンオフ用電源11を、素子1のゲー
ト端子8とトランジスタ2のベース端子9との間に接続
し、トランジスタ2のコレクタと素子1のアノードとを
アノード端子°6に、トランジスタ2のエミッタと素子
1のカソードとをカソード端子7に接続して構成されて
いる。
The conventional semiconductor switching device shown in FIG. 2 includes a turn-on power source 10 for turning on the element 1.
A turn-off power supply 11 connected between the gate and cathode of element 1 to turn off element 1 is connected between gate terminal 8 of element 1 and base terminal 9 of transistor 2, and a turn-off power supply 11 is connected between the gate terminal 8 of element 1 and the base terminal 9 of transistor 2. The anode of element 1 is connected to anode terminal 6, and the emitter of transistor 2 and the cathode of element 1 are connected to cathode terminal 7.

このように構成される半導体スイッチング装置において
、スイッチ12が閉じられると、素子1のゲート端子8
に、ターンオン用電源10からゲート電流が供給され、
素子1がターンオンする。
In the semiconductor switching device configured in this manner, when the switch 12 is closed, the gate terminal 8 of the element 1
A gate current is supplied from the turn-on power supply 10 to
Element 1 turns on.

これにより、図示スイッチング装置は、素子1を介して
オン状態に制御される。
As a result, the illustrated switching device is controlled to be on via element 1.

オン状態にある図示スイッチング装置をオフとする場合
、スイッチ12′が閉じられる。これにより、素子1の
ゲート端子8からゲート電流の引き抜きが行われ、素子
1は、オフ状態への移行される。このとき、ゲー[・の
引き抜き電流は、トランジスタ2のベースに流入するの
で、トランジスタ2がオン状態となる。これにより、素
子1のオフ状態への移行が急速に行われる。素子1がオ
フとなれば、素子1のゲート端子8から引き抜かれるベ
ース電流がなくなるので、トランジスタ2もオフ状態と
なり、図示スイッチング装置全体がオフ状態となる。
To turn off the illustrated switching device which is in the on state, switch 12' is closed. As a result, the gate current is extracted from the gate terminal 8 of the element 1, and the element 1 is shifted to the off state. At this time, the current pulled out by the gate current flows into the base of the transistor 2, so that the transistor 2 is turned on. As a result, the element 1 is rapidly shifted to the off state. When the element 1 is turned off, no base current is drawn from the gate terminal 8 of the element 1, so the transistor 2 is also turned off, and the entire switching device shown is turned off.

[発明が解決しようとする課題] 前記従来技術は、素子1のターンオン用電源10の負極
側と、ターンオフ用電源11の正極側とが。
[Problems to be Solved by the Invention] In the prior art, the negative electrode side of the turn-on power source 10 and the positive electrode side of the turn-off power source 11 of the element 1 are connected.

トランジスタ2のベース、エミッタ接合を介して接続さ
れているため、両型源をそれぞれ独立に装置内に設けな
ければならないという問題点があった。このため、ター
ンオン用電源の負極側と、ターンオフ用電源の正極側と
が共通電極となっている、通常用いられているターンオ
ン・ターンオフ用ゲート回路を使用することができない
という問題点があった。
Since they are connected through the base and emitter junctions of the transistor 2, there is a problem in that both types of sources must be provided independently in the device. Therefore, there is a problem in that it is not possible to use a commonly used turn-on/turn-off gate circuit in which the negative electrode side of the turn-on power source and the positive electrode side of the turn-off power source serve as a common electrode.

本発明の目的は、前記従来技術の問題点を解決し、自己
消弧形スイッチング素子とトランジスタとを並列接続し
た半導体スイッチング装置において、ターンオン用電源
の負極側とターンオフ用電源の正極側とが共通電極とな
っているターンオン、ターンオフ用ゲート回路を使用で
きるようにしたオン電圧の低い、安全動作域の広い、か
つ、高速の半導体スイッチング装置を提供することにあ
る。
An object of the present invention is to solve the problems of the prior art, and to provide a semiconductor switching device in which a self-extinguishing switching element and a transistor are connected in parallel, in which the negative electrode side of a turn-on power source and the positive electrode side of a turn-off power source are common. It is an object of the present invention to provide a high-speed semiconductor switching device that has a low on-voltage, a wide safe operating range, and can use a turn-on/turn-off gate circuit serving as an electrode.

[課題・を解決するための手段] 本発明によれば、前記目的は、第2図に示す従来技術に
おいて、ターンオン用電源の負極をトランジスタのベー
ス端子に接続して、ゲート回路におけるターンオン用電
極の負極と、ターンオフ用電源の正極とを共通電極とで
きるようにし、かつ、トランジスタのベース端子と半導
体スイッチング装置のカソード端子との間、すなわち、
トランジスタのベース・エミッタ間に、ターンオン用ゲ
ート電流のバイパスを設けることにより達成される。
[Means for Solving the Problem] According to the present invention, the above object is achieved by connecting the negative electrode of the turn-on power source to the base terminal of the transistor in the prior art shown in FIG. and the positive electrode of the turn-off power source can be used as a common electrode, and between the base terminal of the transistor and the cathode terminal of the semiconductor switching device, that is,
This is achieved by providing a turn-on gate current bypass between the base and emitter of the transistor.

[作用] トランジスタのベース・エミッタ間にバイパスを設ける
と、ターンオン用のゲート電流は、スイッチング素子の
ゲート端子に流入し、素子のカソードから流出し、バイ
パスを介して戻ることになり、素子をターンオンするこ
とができる。もし、バイパスがない場合、ターンオン用
のゲート電流は、トランジスタのベース・エミッタ接合
により阻止されるので、素子をターンオンすることがで
きない。
[Operation] When a bypass is provided between the base and emitter of a transistor, the gate current for turn-on flows into the gate terminal of the switching element, flows out from the cathode of the element, and returns via the bypass, turning the element on. can do. If there is no bypass, the device cannot be turned on because the turn-on gate current is blocked by the base-emitter junction of the transistor.

[実施例] 以下1本発明による半導体スイッチング装置の実施例を
図面により詳細に説明する。
[Example] Hereinafter, an example of a semiconductor switching device according to the present invention will be described in detail with reference to the drawings.

第1図は本発明の第1の実施例を示す構成図である。第
1図において、3はターンオン、ターンオフ用ゲート回
路、4は抵抗、5はダイオードであり、他の符号は第2
図の場合と同一である。
FIG. 1 is a block diagram showing a first embodiment of the present invention. In Figure 1, 3 is a gate circuit for turn-on and turn-off, 4 is a resistor, 5 is a diode, and other symbols are second
This is the same as the case shown in the figure.

第1図において、自己消弧形スイッチング素子1は、タ
ーンオン及びターンオフ特性の優れている、SIサイリ
スタ、ゲートターンオフサイリスタ(GTO)等であり
、また、トランジスタ2は、ターンオフ特性の優れてい
るバイポーラトランジスタ、SIトランジスタ等であり
、トランジスタ特性を有する自己消弧形スイッチング素
子であってよい。
In FIG. 1, a self-extinguishing switching element 1 is an SI thyristor, a gate turn-off thyristor (GTO), etc. that has excellent turn-on and turn-off characteristics, and a transistor 2 is a bipolar transistor that has excellent turn-off characteristics. , SI transistor, etc., and may be a self-extinguishing switching element having transistor characteristics.

本発明の第1の実施例は、素子1及びトランジスタ2の
それぞれのアノード画をアノード端子6に、カソード側
をカソード端子7に電気的に低抵抗接続して並列接続し
、素子1のゲート端子8と1−ランジスタ2のベース端
子9との間に、素子1をターンオン及びターンオフする
ゲート回路3を接続し、さらに、ベース端子9とカソー
ド端子7との間にバイパス用の抵抗4あるいはダイオー
ド5を接続して構成される。ゲート回路3は、その内部
に、ターンオン用の電源とターンオフ用の電源を有し、
ターンオン用電源の負極とターンオフ用電源の正極とが
共通に接続されて、この共通の重陽がトランジスタ2の
ベース端子9に接続されている。
In the first embodiment of the present invention, the anode side of the element 1 and the transistor 2 are electrically connected in parallel to the anode terminal 6 and the cathode side to the cathode terminal 7 with low resistance, and the gate terminal of the element 1 is connected in parallel. A gate circuit 3 for turning on and off the element 1 is connected between the base terminal 9 of the transistor 2 and the base terminal 9 of the transistor 2, and a bypass resistor 4 or a diode 5 is connected between the base terminal 9 and the cathode terminal 7. It is configured by connecting. The gate circuit 3 has a turn-on power supply and a turn-off power supply therein,
The negative pole of the turn-on power supply and the positive pole of the turn-off power supply are commonly connected, and this common double positive is connected to the base terminal 9 of the transistor 2.

次に、このように構成された本発明の第1の実施例の動
作を説明する。
Next, the operation of the first embodiment of the present invention configured as described above will be explained.

ゲート回路3を用いて、ターンオン用ゲート電流を流す
と、このターンオン用ゲート電流は、素子1のゲート端
子8に流入し、素子1のカソード側、すなわち、カソー
ド端子7から流れ出し、抵抗4あるいはダイオード5を
バイパスしてゲート回路3に戻るように流れる。これに
より、素子1は、ターンオンする。この実施例のスイッ
チング装置は、これにより、ターンオンが速く、しかも
、オン電圧が低い素子1を介して、アノード端子6及び
カソード端子7に接続される図示しない、電源に接続さ
れた負荷に、負荷電流を流すことができる。
When a turn-on gate current is applied using the gate circuit 3, this turn-on gate current flows into the gate terminal 8 of the element 1, flows out from the cathode side of the element 1, that is, the cathode terminal 7, and flows through the resistor 4 or diode. 5 and flows back to the gate circuit 3. This turns on element 1. As a result, the switching device of this embodiment applies a load to a load connected to a power supply (not shown) connected to an anode terminal 6 and a cathode terminal 7 through an element 1 that turns on quickly and has a low on-voltage. Can conduct current.

この負荷電流の遮断は次のようにして特われる。This interruption of the load current is characterized as follows.

ゲート回路3を用いて、素子1のゲート端子8から素子
1のターンオフ用ゲート電流を流出させる。この電流は
、トランジスタ2のベースに流入し、そのエミッタから
流出するので、トランジスタ2がオン状態(低抵抗)と
なる。一方、エミッタから流出した素子1のターンオフ
用ゲート電流は、素子1のカソードに流入して、ゲート
端子8か悼ル出してゲート回路3に戻る。このため、素
子1は、ゲート回路3によりゲート・カソード間が逆バ
イアスされることになるので、素子1のゲート・カソー
ド間接合に空乏層が形成され、ターンオフ(高抵抗状態
)することになる。素子1を流れていた負荷電流は、ト
ランジスタ2に転流する。素子1がターンオフすると、
素子1のターンオフ用ゲート電流、すなわち、トランジ
スタ2のベース電流が流れなくなり、トランジスタ2が
オフ状態°となって、負荷電流が流れなくなる。
Using the gate circuit 3, a gate current for turning off the element 1 flows out from the gate terminal 8 of the element 1. This current flows into the base of transistor 2 and flows out from its emitter, so that transistor 2 is turned on (low resistance). On the other hand, the turn-off gate current of the element 1 flowing out from the emitter flows into the cathode of the element 1, flows out through the gate terminal 8, and returns to the gate circuit 3. Therefore, since the gate and cathode of element 1 are reverse biased by gate circuit 3, a depletion layer is formed at the gate-cathode junction of element 1, resulting in turn-off (high resistance state). . The load current flowing through element 1 is commutated to transistor 2. When element 1 turns off,
The turn-off gate current of the element 1, that is, the base current of the transistor 2 no longer flows, the transistor 2 enters the off state, and no load current flows.

前述の本発明の第1の実施例において、バイパスとして
、抵抗4あるいはダイオード5を用いるとしたが、大き
なターンオン用ゲート電流を必要とする場合、バイパス
としてダイオード5を用いるのがよい。また1本発明の
前述の実施例において、高速なターンオフ動作を実現す
るために、トランジスタ2のオン電圧を大きくすること
も可能であり、この場合に、半導体スイッチング装置の
オン状態では、素子1のみが動作しているので特に問題
を生じることがない。
In the first embodiment of the present invention described above, the resistor 4 or diode 5 is used as a bypass, but if a large turn-on gate current is required, it is preferable to use the diode 5 as a bypass. In addition, in the above-described embodiment of the present invention, in order to realize a high-speed turn-off operation, it is possible to increase the on-voltage of transistor 2. In this case, in the on-state of the semiconductor switching device, only element 1 is working, so there are no particular problems.

前記本発明の第1の実施例において、素子1とトランジ
スタ2とは、同一の半導体基板内に、そのカソード側を
共通として形成することができる。
In the first embodiment of the present invention, the element 1 and the transistor 2 can be formed in the same semiconductor substrate with a common cathode.

第3図は本発明の第2の実施例を示す構成図である。第
3図において、13は逆ベース電流源13であり、他の
符号は第1図の場合と同一である。
FIG. 3 is a block diagram showing a second embodiment of the present invention. In FIG. 3, 13 is an inverse base current source 13, and other symbols are the same as in FIG. 1.

この第3図に示す本発明の第2の実施例は、逆ベース電
流源13の作用により、ターンオフ時における負荷電流
の減衰を速くすることができ、ターンオフ時の損失を著
しく低減させることができるものである。
The second embodiment of the present invention shown in FIG. 3 can speed up the attenuation of the load current at turn-off due to the action of the reverse base current source 13, and can significantly reduce the loss at turn-off. It is something.

この実施例における逆ベース電流源を具体的に示し、か
つ、ゲート回路内の電源を1つで済ませることのできる
本発明の他の実施例を次に説明する。
Next, another embodiment of the present invention will be described in which the inverse base current source in this embodiment is concretely shown, and in which only one power supply is needed in the gate circuit.

第4図は本発明の第3の実施例を示す構成図である。第
4図において、14はSIサイリスタ、15.15’は
直流電源、16.16’はMOSFET。
FIG. 4 is a block diagram showing a third embodiment of the present invention. In FIG. 4, 14 is an SI thyristor, 15.15' is a DC power supply, and 16.16' is a MOSFET.

17はりアクドルであり、他の符号は第3図の場合と同
一である。
17 is a beam axle, and other symbols are the same as in FIG. 3.

この実施例において、自己消弧形スイッチング素子1と
して、静電誘導(SI)サイリスタ(耐圧120ov、
実効電流30A、オン電圧1.2V、ターンオン時間1
μs)を用いた。また、トランジスタ2として、pnp
nの4層構造を有し、pベース層のシート抵抗を従来の
pnp形トランジ・スタに比較して、1桁以上小さくし
て、安全動作する電圧、電流領域を大きく増大させた新
しいトランジスタ(耐圧1200V、実効電流10A)
を用いた。
In this embodiment, a static induction (SI) thyristor (withstand voltage 120 ov,
Effective current 30A, on voltage 1.2V, turn on time 1
μs) was used. In addition, as the transistor 2, pnp
This is a new type of transistor (N) that has a four-layer structure with a p base layer sheet resistance that is more than an order of magnitude smaller than that of conventional pnp transistors, and that greatly increases the voltage and current range in which it can operate safely. Withstand voltage 1200V, effective current 10A)
was used.

第4図において、素子1をターンオン及びターンオフ制
御するゲート回路3は、ノーマリオン形サイリスタ14
、直流電源15、MOSFET16及びリアクトル17
とにより構成され、また、トランジスタ2のベース端子
9とカソード端子7との間に接続される逆ベース電流源
13は、直流電源15′とMOSFET16’ とによ
り構成されている。
In FIG. 4, the gate circuit 3 for controlling turn-on and turn-off of the element 1 includes a normally-on thyristor 14.
, DC power supply 15, MOSFET 16 and reactor 17
The reverse base current source 13 connected between the base terminal 9 and the cathode terminal 7 of the transistor 2 is composed of a DC power supply 15' and a MOSFET 16'.

いま、SIサイリスタ14のゲート端子G2にゲート電
圧が印加されていない場合、このSIサイリスタ14は
オン状態となっており、素子1のゲート・カソード間に
は、電源15により逆バイアス電圧(この実施例では、
−15vとする)が印加され、素子1は、オフ状態とな
っている。
If no gate voltage is currently applied to the gate terminal G2 of the SI thyristor 14, this SI thyristor 14 is in the on state, and a reverse bias voltage (in this implementation) is applied between the gate and cathode of the element 1 by the power supply 15. In the example,
−15 V) is applied, and element 1 is in the off state.

この状態で、MOSFET16をオンとし、SIサイリ
スタ14→リアクトル17→MO8FET16→直流電
g15の閉回路に電流を流しておき、SIサイリスタ1
4をオフにすると、リアクトル17に蓄積されていたエ
ネルギーが、素子1のゲート端子8→素子1のカソード
→抵抗4(この実施例では、10Ω)から成る回路を通
って放電されるので、素子1はターンオンする。
In this state, MOSFET 16 is turned on and current is passed through the closed circuit of SI thyristor 14 → reactor 17 → MO8FET 16 → DC current g15, and SI thyristor 1
4 is turned off, the energy stored in the reactor 17 is discharged through the circuit consisting of the gate terminal 8 of the element 1 → the cathode of the element 1 → the resistor 4 (10Ω in this example), so that the 1 turns on.

SIサイリスタ14をオンすると、前述したように、素
子1はターンオフし、負荷電流i、を遮断することがで
きる。この場合、直流電源15’(コノ実施例では、−
5V) とMOSFET16とからなる逆ベース電流源
13は、トランジスタ2のターンオフを速くする作用を
行い、トランジスタ2のターンオフ損失(コレクタ電流
X電圧)を小さくする。
When the SI thyristor 14 is turned on, the element 1 is turned off and the load current i can be cut off, as described above. In this case, the DC power supply 15' (-
5V) and a MOSFET 16 acts to speed up the turn-off of the transistor 2, thereby reducing the turn-off loss (collector current x voltage) of the transistor 2.

第4図に示す本発明の第3の実施例を、アノード端子6
とカソード端子7との間にスナバ回路を接続せずに、L
負荷で用いた場合のターンオフ波形の例を第5図に示し
ている。第5図において。
A third embodiment of the present invention shown in FIG.
L without connecting a snubber circuit between and cathode terminal 7.
An example of a turn-off waveform when used with a load is shown in FIG. In FIG.

電流1111T)IYp lTR1は、第4図に示すよ
うに、それぞれ、素子1及びトランジスタ2に流れる負
荷電流である。また、iBは、トランジスタ2のベース
電流である。
The current 1111T)IYp lTR1 is the load current flowing through the element 1 and the transistor 2, respectively, as shown in FIG. Further, iB is the base current of the transistor 2.

第5図の例は、i、、=150Aの場合を示しており、
’in=  2OAを流すことにより、iT□の減衰を
非常に速くできることを示している。この例では、負荷
電流it、が、素子1の実効電流の5倍、トランジスタ
2の実効電流の15倍と極めて大きくなっているが、第
4図に示す本発明の実施例は、このような場合にも、オ
フ電圧v A=: goo vで安全にターンオフさせ
ることができる。
The example in FIG. 5 shows the case where i, , = 150A,
It is shown that by flowing 'in=2OA, the attenuation of iT□ can be made very fast. In this example, the load current it is extremely large, 5 times the effective current of element 1 and 15 times the effective current of transistor 2, but the embodiment of the present invention shown in FIG. Even in this case, it can be safely turned off at the off-voltage v A=: goo v.

第4図に示す本発明の実施例の素子1と同一のチップサ
イズ(7,5X6.2mm”)、耐圧1200V、実効
電流30A、オン電圧1.6■、ターンオン時間3μs
のGT○を用いた従来技術のスイッチング装置を、前述
と同様にL負荷、スナバレスで用いた場合、オフ電圧V
≦600V、iz≦30Aであった。すなわち、本発明
の実施例によるスイッチング装置は、従来技術の場合に
比較して、オン電圧が低く、かつ、安全動作域が広く、
高速スイッチング可能なものである。
The same chip size (7.5 x 6.2 mm") as the device 1 of the embodiment of the present invention shown in FIG. 4, withstand voltage 1200 V, effective current 30 A, on-voltage 1.6 ■, turn-on time 3 μs
When a conventional switching device using GT○ is used with an L load and no snubber as described above, the off-voltage V
≦600V, iz≦30A. That is, the switching device according to the embodiment of the present invention has a lower on-voltage and a wider safe operating range than the conventional technology.
It is capable of high-speed switching.

[発明の効果] 以上説明したように、本発明によれば、簡易な従来から
あるゲート回路を用いて、オン電圧が低く、かつ、安全
動作域が広く、高速スイッチング可能な半導体スイッチ
ング装置を得ることができる。
[Effects of the Invention] As explained above, according to the present invention, a semiconductor switching device that has a low on-voltage, a wide safe operating range, and is capable of high-speed switching is obtained using a simple conventional gate circuit. be able to.

【図面の簡単な説明】 第1図は本発明の第1の実施例を示す構成図、第2図は
従来技術の一例を示す構成図、第3図、1・・・・・・
自己消弧形スイッチング素子、2・・・・・・トランジ
スタ、3・・・・・・ゲート回路、4・・・・・・抵抗
、5・・・・・・ダイオード、6・・・・・・アノード
端子、7・・・・・・カソード端子、8・・・・・・ゲ
ート端子、9・・・・・・ベース端子、10・・・・・
・ターンオン用電源、11・・・・・・ターンオフ用電
源、12.12’・・・・・・スイッチ、13・・・・
・・逆ベース電流源、14・・・・・・SIサイリスタ
、15.15’・・・・・・直流電源、16,16’・
・・・・・MOSFET、17・・・・・・リアクトル
。 第 図 1 ・自乙消うかJ5人イヲ手ンンー本2ト 6・ ア
ノードり羽う)弔 図 14:51サイリスク 15.15’ 1舅し電功東 16.16: MOS FES 17° リアクトル
[BRIEF DESCRIPTION OF THE DRAWINGS] Fig. 1 is a block diagram showing a first embodiment of the present invention, Fig. 2 is a block diagram showing an example of the prior art, Fig. 3, 1...
Self-extinguishing switching element, 2...Transistor, 3...Gate circuit, 4...Resistor, 5...Diode, 6...・Anode terminal, 7...Cathode terminal, 8...Gate terminal, 9...Base terminal, 10...
・Turn-on power supply, 11...Turn-off power supply, 12.12'...Switch, 13...
...Reverse base current source, 14...SI thyristor, 15.15'...DC power supply, 16,16'
...MOSFET, 17...Reactor. Fig. 1 ・J5 people will disappear, book 2 6. Anode plume) Funeral image 14:51 Cyrisk 15.15' 1st generation Electrical East 16.16: MOS FES 17° Reactor

Claims (1)

【特許請求の範囲】 1、2個の自己消弧形スイッチング素子を並列接続して
構成される半導体スイッチング装置において、ゲート電
流によりターンオンする一方の自己消弧形スイッチング
素子のゲート電極と、トランジスタ特性を有する他方の
自己消弧形スイッチング素子のゲート(ベース)電極と
の間に、前記一方の自己消弧形スイッチング素子をター
ンオンおよびターンオフするゲート回路を接続し、前記
他方の自己消弧形スイッチング素子のゲート(ベース)
電極とソース(エミッタ)電極との間に抵抗あるいはダ
イオードを逆方向接続し、かつ、前記2個の自己消弧形
スイッチング素子のアノード側電極相互間、カソード側
電極相互間を低抵抗接続したことを特徴とする半導体ス
イッチング装置。 2、前記他方の自己消弧形スイッチング素子を少なくと
もPNPNの4層構造を有するトランジスタとしたこと
を特徴とする特許請求の範囲第1項記載の半導体スイッ
チング装置。 3、前記他方の自己消弧形スイッチング素子のゲート(
ベース)電極とソース(エミッタ)電極との間に逆ベー
ス電流源を接続したことを特徴とする特許請求の範囲第
1項または第2項記載の半導体スイッチング装置。 4、前記2個の自己消弧形スイッチング素子が、同一の
半導体基板内に形成されること特徴とする特許請求の範
囲第1項、第2項または第3項記載の半導体スイッチン
グ装置。
[Claims] In a semiconductor switching device configured by connecting one or two self-extinguishing switching elements in parallel, a gate electrode of one self-extinguishing switching element that is turned on by a gate current, and transistor characteristics. A gate circuit for turning on and off the one self-extinguishing switching element is connected between the gate (base) electrode of the other self-extinguishing switching element having a gate (base)
A resistor or diode is connected in the opposite direction between the electrode and the source (emitter) electrode, and the anode side electrodes and cathode side electrodes of the two self-extinguishing switching elements are connected with low resistance. A semiconductor switching device characterized by: 2. The semiconductor switching device according to claim 1, wherein the other self-extinguishing switching element is a transistor having at least a PNPN four-layer structure. 3. The gate of the other self-extinguishing switching element (
3. The semiconductor switching device according to claim 1, further comprising a reverse base current source connected between the base (base) electrode and the source (emitter) electrode. 4. The semiconductor switching device according to claim 1, 2 or 3, wherein the two self-extinguishing switching elements are formed within the same semiconductor substrate.
JP63147024A 1988-06-16 1988-06-16 Semiconductor switching equipment Expired - Lifetime JP2744015B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63147024A JP2744015B2 (en) 1988-06-16 1988-06-16 Semiconductor switching equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63147024A JP2744015B2 (en) 1988-06-16 1988-06-16 Semiconductor switching equipment

Publications (2)

Publication Number Publication Date
JPH022709A true JPH022709A (en) 1990-01-08
JP2744015B2 JP2744015B2 (en) 1998-04-28

Family

ID=15420819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63147024A Expired - Lifetime JP2744015B2 (en) 1988-06-16 1988-06-16 Semiconductor switching equipment

Country Status (1)

Country Link
JP (1) JP2744015B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5684033A (en) * 1979-12-12 1981-07-09 Toyo Electric Mfg Co Ltd Gate circuit of gate turn-off thyristor
JPS60119130A (en) * 1983-11-30 1985-06-26 Mitsubishi Electric Corp Driving circuit of gate turn-off thyristor
JPS61230519A (en) * 1985-04-05 1986-10-14 Mitsubishi Electric Corp Drive circuit for gate turn-off thyristor
JPS6393218A (en) * 1986-10-08 1988-04-23 Hitachi Ltd Turn-off circuit for gate turn-off thyristor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5684033A (en) * 1979-12-12 1981-07-09 Toyo Electric Mfg Co Ltd Gate circuit of gate turn-off thyristor
JPS60119130A (en) * 1983-11-30 1985-06-26 Mitsubishi Electric Corp Driving circuit of gate turn-off thyristor
JPS61230519A (en) * 1985-04-05 1986-10-14 Mitsubishi Electric Corp Drive circuit for gate turn-off thyristor
JPS6393218A (en) * 1986-10-08 1988-04-23 Hitachi Ltd Turn-off circuit for gate turn-off thyristor

Also Published As

Publication number Publication date
JP2744015B2 (en) 1998-04-28

Similar Documents

Publication Publication Date Title
Shekar et al. Characteristics of the emitter-switched thyristor
US7180762B2 (en) Cascoded rectifier
Nandakumar et al. A new MOS-gated power thyristor structure with turn-off achieved by controlling the base resistance
US4672245A (en) High frequency diverse semiconductor switch
US5294816A (en) Unit cell arrangement for emitter switched thyristor with base resistance control
JP2946750B2 (en) Semiconductor device
US5701018A (en) Semiconductor device having parallel connection of an insulated gate bipolar transistor and a diode
JPS63182861A (en) Zero crossing type thyrister
JPH022709A (en) Semiconductor switching device
US5684306A (en) Insulated gate thyristor
JP2527160B2 (en) Field effect type semiconductor device
JPS58127376A (en) Gto thyristor
JPS63265465A (en) Semiconductor device
Iwamuro et al. Reverse biased safe operating area of emitter switched thyristors
JPS61285821A (en) Electronic switch
RU2056675C1 (en) Semiconductor switching instrument
JP3248383B2 (en) Semiconductor device
Iwamuro et al. A new concept for high voltage MCCT with no J-FET resistance by using a very thin wafer
Shekar et al. An emitter switched thyristor with base resistance control
Tan et al. Performance analysis of MOS-controlled bipolar power devices
JPS6147667A (en) Method of controlling self-arc-extinguishing semiconductor element
JP2797890B2 (en) Composite semiconductor device
JP2876832B2 (en) Semiconductor device having MISFET controlled thyristor
Kim et al. A lateral MOS controlled thyristor with shorted anode structure
JPH02270377A (en) Switching element