JPH02262363A - Manufacture of one chip microcomputer - Google Patents
Manufacture of one chip microcomputerInfo
- Publication number
- JPH02262363A JPH02262363A JP1085001A JP8500189A JPH02262363A JP H02262363 A JPH02262363 A JP H02262363A JP 1085001 A JP1085001 A JP 1085001A JP 8500189 A JP8500189 A JP 8500189A JP H02262363 A JPH02262363 A JP H02262363A
- Authority
- JP
- Japan
- Prior art keywords
- built
- chip microcomputer
- eprom
- mask rom
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000000206 photolithography Methods 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000006187 pill Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000021395 porridge Nutrition 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はROMを内蔵したワンチップマイクロコンピュ
ータの製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a one-chip microcomputer with a built-in ROM.
通常ワンチップマイクロコンピュータに内蔵するROM
としては、フォトマスクに依って製造工程中に記憶内容
を採り込むマスクROIIと、電気的書込み可能なHF
ROM等がある。ただマスクROMは量産を行う場合に
はコスト的に有利である反面、記憶内容決定からサンプ
ル完成迄の時間、即ちターンアラウンドタイムが長く、
また小量生産の場合にはフォトマスクコストが高くなる
という欠点がある。一方、IEPROMは製造後の段階
で記憶内容の書込みを行うことができるため、ターンア
ラウンドタイムが大幅に短縮され、コスト面で有利とな
る反面、ウェハゲロセスが複雑となり、製造コストが高
く、大量生産を行う場合にはコスト的に不利になるとい
う欠点がある。ROM usually built into a one-chip microcomputer
There are two types: mask ROII, which captures memory contents during the manufacturing process using a photomask, and electrically writable HF.
There are ROMs etc. However, while mask ROMs are advantageous in terms of cost when mass-producing, they require a long turnaround time, from determining the memory contents to completing a sample.
Moreover, in the case of small-scale production, there is a drawback that the photomask cost becomes high. On the other hand, IEPROM can write the memory contents after manufacturing, which greatly shortens turnaround time and is advantageous in terms of cost. However, wafer processing is complicated, manufacturing costs are high, and mass production is difficult. However, there is a disadvantage in that it is disadvantageous in terms of cost.
このようにマスクROM 、 EPROMには夫々長所
。In this way, mask ROM and EPROM each have their own advantages.
短所があるため近年にあってはマイクロコンピュータを
開発する場合、マスクROM内蔵型、 BPl?OM内
蔵型の2種類のチップを開発することが行なわれている
。Due to its disadvantages, in recent years when developing microcomputers, it has become necessary to use a built-in mask ROM type, BPL? Two types of chips with built-in OM are being developed.
ところでマスクROM内蔵型のワンチップマイクロコン
ピュータに用いられるROMの形式としては、例えばデ
プレッションROM 、コンタクトROM 、 イオン
注入によるOR型ROM等があり、これらの形式に応じ
た回路、特性を有する行デコーダ、列デコーダ、センス
アンプが使用されている。By the way, ROM formats used in one-chip microcomputers with a built-in mask ROM include, for example, depression ROM, contact ROM, OR type ROM by ion implantation, etc., and row decoders and row decoders with circuits and characteristics corresponding to these formats are used. Column decoders and sense amplifiers are used.
またEPROM内蔵型のワンチップマイクロコンピュー
タに用いられるROMの形式は通常OR型ROMであり
、行デコーダ、列デコーダ、センスアンプもこれに対応
した回路、特性を有するものが用いられている。更にE
PRO?I内藏型のワ内子型プマイクロコンピュータに
おいてはこれ特有のものとして書込み回路、制御回路等
が更に必要である。Further, the format of the ROM used in a one-chip microcomputer with a built-in EPROM is usually an OR type ROM, and the row decoder, column decoder, and sense amplifier also have circuits and characteristics corresponding to these. Further E
PRO? A write circuit, a control circuit, and the like are additionally required in the I-internal type microcomputer, which is unique to this microcomputer.
従って、マスクROM内蔵型のワンチップマイクロコン
ピュータと、EPROM内蔵型のワンチップマイクロコ
ンピュータとは当然そのレイアウl−,サイズも異なっ
たものとなり、その製造過程においても、例えばフォト
マスクは全て個別に製作する必要があり、開発に要する
期間、費用の面で大きな問題があった。Therefore, a one-chip microcomputer with a built-in mask ROM and a one-chip microcomputer with a built-in EPROM naturally have different layouts and sizes, and in the manufacturing process, for example, all photomasks are manufactured individually. There were major problems in terms of development time and cost.
また、当然互換性の面からマスクROM内蔵型と、EP
RO−内蔵型のマイクロコンピュータ相互の間においt
は、双方の電気的特性が同じであることが要求されるが
、上述の如くチップのレイアウトサイズが異なる場合そ
の電気的特性を同じにするのは難しいという問題があっ
た。In addition, from the viewpoint of compatibility, of course, the mask ROM built-in type and the EP
RO - between built-in microcomputers
However, as mentioned above, it is difficult to make the electrical characteristics the same when the layout sizes of the chips are different.
第7図は従来のEPROM内蔵型のワンチップマイクロ
コンピュータのレイアウト図、第8図は同じくマスクR
O?’l 内蔵型のワンチップマイクロコンピュータの
レイアウト図であり、第7,8図において1.11はメ
モリアレイ領域、2.12は行デコーダ領域、3.13
は列デコーダ及びセンスアンプを含む領域を夫々示して
いる。Figure 7 is a layout diagram of a conventional one-chip microcomputer with built-in EPROM, and Figure 8 is also a mask R.
O? 'l This is a layout diagram of a built-in one-chip microcomputer. In Figures 7 and 8, 1.11 is a memory array area, 2.12 is a row decoder area, and 3.13 is a layout diagram of a built-in one-chip microcomputer.
indicate areas including column decoders and sense amplifiers, respectively.
この図から明らかなようにマスクROM内蔵型と、EP
ROM 内蔵型とのワンチップマイクロコンピュータの
レイアウト、サイズに相違があることが解る。As is clear from this figure, the mask ROM built-in type and the EP
It can be seen that there are differences in the layout and size of the one-chip microcomputer and the ROM built-in type.
本発明はかかる事情に鑑みなされたものであって、その
目的とするところはEPROM内蔵型、マスクROM内
蔵型のいずれのワンチップマイクロコンピュータを開発
する場合においても、開発期間。The present invention was made in view of the above circumstances, and its purpose is to reduce the development period when developing either a one-chip microcomputer with a built-in EPROM or a built-in mask ROM.
開発費用を大幅に低減出来、しかも電気的特性も同一に
することが出来るワンチップマイクロコンピュータの製
造方法を提供するにある。To provide a method for manufacturing a one-chip microcomputer that can significantly reduce development costs and make the electrical characteristics the same.
本発明に係るワンチップマイクロコンピュータの製造方
法は、マスクROM内蔵型と、EPROM内蔵型のワン
チップマイクロコンピュータの製造工程で使用するフォ
トマスク、又はフォトマスク用データのうち、一部の工
程を除いてフォトマスク。The method for manufacturing a one-chip microcomputer according to the present invention includes a photomask or photomask data used in the manufacturing process of a one-chip microcomputer with a built-in mask ROM and a built-in EPROM type, except for some steps. Photo mask.
又はフォトマスク用データを共用する。Or share photomask data.
本発明はこれによって、チップのレイアウトサイズの統
一化、電気的特性の統一化が図れることとなる。According to the present invention, it is possible to unify the chip layout size and unify the electrical characteristics.
以下本発明をその図面に基づき具体的に説明する。第1
図(イ)は本発明方法により製造されるEPROM 内
蔵型のワンチップマイクロコンピュータのレイアウト図
、第1図(ロ)は同じく本発明方法により製造されるマ
スク120M内蔵型のワンチップマイクロコンピュータ
のレイアウト図であり、図中1.11はメモリアレイ領
域、2.12’は行デコーダ領域、3.13’は行デコ
ーダ及びセンスアンプの領域を示している。EPROM
内蔵型のワンチップマイクロコンピュータの製造工程は
従来行なわれている工程そのままとし、一方、マスクR
OM内蔵型のワンチップマイクロコンピュータは内蔵す
るマスクROMの形式はEPROM内蔵型のワンチップ
マイクロコンピュータにおいて通常使用する、例えばO
R型ROMに合わせ、またチップのレイアウト、サイズ
も第2図(イ)、(ロ)に示す如く基本的な回路構成を
同じにしてEPROM内蔵型のワンチップマイクロコン
ピュータのレイアウト、サイズに合せ、製造過程ではE
PROM内蔵型のワンチップマイクロコンピュータの製
造に使用した写真製版用のフォトマスク、又はフォトマ
スク用データ(CADデータ等)のうち一部を除いて兼
用する。The present invention will be specifically explained below based on the drawings. 1st
Figure (a) is a layout diagram of a one-chip microcomputer with a built-in EPROM manufactured by the method of the present invention, and Figure 1 (b) is a layout of a one-chip microcomputer with a built-in mask of 120M manufactured by the method of the present invention. In the figure, 1.11 indicates a memory array area, 2.12' indicates a row decoder area, and 3.13' indicates a row decoder and sense amplifier area. EPROM
The manufacturing process of the built-in one-chip microcomputer is the same as the conventional process, while the mask R
The format of the built-in mask ROM in a one-chip microcomputer with a built-in OM is the format normally used in a one-chip microcomputer with a built-in EPROM, such as O.
In accordance with the R-type ROM, the chip layout and size are also the same as those of a one-chip microcomputer with a built-in EPROM, with the same basic circuit configuration as shown in Figures 2 (a) and (b). In the manufacturing process, E
The photomask for photolithography used in the manufacture of the one-chip microcomputer with a built-in PROM, or the data for the photomask (CAD data, etc.), except for a part, is also used.
第2図(イ)は本発明方法により製造するEI’ROM
内蔵型のワンチップマイクロコンピュータにおけるメモ
リアレイ領域3行デコーダ領域の部分回路図、第2図(
ロ)は同じく本発明方法により製造するマスクROM内
蔵型のワンチップマイクロコンピュータにおけるメモリ
アレイ領域1行デコーダ領域の部分回路図を示している
。Figure 2 (a) shows an EI'ROM manufactured by the method of the present invention.
Partial circuit diagram of the 3-row decoder area of the memory array area in a built-in one-chip microcomputer, Figure 2 (
B) shows a partial circuit diagram of a one-row decoder area of a memory array area in a one-chip microcomputer with a built-in mask ROM manufactured by the method of the present invention.
図中Q、、 Q、は夫々ピッl綿選択用のNチャネルト
ランジスタを示している。各NチャネルトランジスタQ
!、 Q3は夫々そのゲートを列デコーダ出力信号線Y
l+ Ygに接続され、またNチャネルトランジスタt
xtのドレインDは、センスアンプ4.14に、ソース
SはNチャネルトランジスタQ、のドレインDに、更に
NチャネルトランジスタQ、のソースSはメモリアレイ
領域1,11のメモリセルトランジスタに接続されてい
る。In the figure, Q, , Q indicate N-channel transistors for pill selection, respectively. Each N-channel transistor Q
! , Q3 respectively connect their gates to the column decoder output signal line Y
l+ connected to Yg and also connected to N-channel transistor t
The drain D of xt is connected to the sense amplifier 4.14, the source S is connected to the drain D of the N-channel transistor Q, and the source S of the N-channel transistor Q is connected to the memory cell transistors in the memory array areas 1 and 11. There is.
EPROM 内+i型のワンチップマイクロコンピュー
タにおけるメモリアレイ領域1は第2図(イ)に示す如
く、各メモリセルはフローティングゲート構造のEPR
OMメモリセルトランジスタにて構成されており、R1
+〜R1,は同一ビット線に接続されたメモリセルトラ
ンジスタを示している。各メモリセルトランジスタR1
1〜R1,はそのゲートを行デコーダ出力信号線Lx
x、に夫々接続され、ドレインは同一ビット線に接続さ
れている。As shown in Figure 2 (A), the memory array area 1 of an EPROM internal + i-type one-chip microcomputer consists of an EPR with a floating gate structure.
It is composed of OM memory cell transistors, and R1
+ to R1 indicate memory cell transistors connected to the same bit line. Each memory cell transistor R1
1 to R1, whose gates are connected to the row decoder output signal line Lx
x, respectively, and their drains are connected to the same bit line.
一方マスクROM内蔵型のワンチップマイクロコンピュ
ータにおけるメモリアレイ領域11は第2図(ロ)に示
す如くNチャネルのトランジスタにて構成されており、
u I I−(111は同一ピント線に接続されたメモ
リセルトランジスタを示している。On the other hand, the memory array area 11 in a one-chip microcomputer with a built-in mask ROM is composed of N-channel transistors, as shown in FIG.
u I I- (111 indicates memory cell transistors connected to the same pinpoint line.
第2図(イ)、(ロ)に示す如くその基本的な回路構成
はレイアウト、サイズを同一にしである。As shown in FIGS. 2(a) and 2(b), the basic circuit configurations have the same layout and size.
これによって、これら両者の製造工程においては一部の
工程を除いて使用するフォトマスク、及びフォトマスク
データを共用することが可能となる。This makes it possible to share the photomask and photomask data except for some steps in the manufacturing processes of both.
第3図はEPROM内蔵型とマスクROM内蔵型とのワ
ンチップマイクロコンピュータの製造プロセスを示す説
明図であり、第1ゲートの形成工程及びメモリゲート形
成工程ではEPROMの製造に用いるフォトマスクはマ
スクROMの製造には使用しない点、及び周辺ゲートの
形成工程では夫々独立したフォトマスクを使用する点を
除く他の工・程、即ちアイランド形成工程、フィールド
形成工程、アイソレーション工程、チャネルドープ工程
、ソース・ドレイン形成工程、コンタクトホール形成工
程。FIG. 3 is an explanatory diagram showing the manufacturing process of a one-chip microcomputer with a built-in EPROM type and a built-in mask ROM type. In the first gate formation process and the memory gate formation process, the photomask used for manufacturing the EPROM is a mask ROM. Except for the fact that it is not used in the manufacturing of the peripheral gate, and that separate photomasks are used in the peripheral gate formation process, other processes are used, such as island formation process, field formation process, isolation process, channel doping process, source・Drain formation process, contact hole formation process.
アルミ配線形成工程、ガラスコート形成工程において実
質的にフォトマスクを共用することが出来ることとなる
。This means that the photomask can be substantially shared in the aluminum wiring formation process and the glass coat formation process.
勿論、上記製造プロセスは一例であって、他の製造プロ
セスを採る場合には共用出来るフォトマスク、フォトマ
スクデータが異なってくることは言うまでもない。Of course, the above manufacturing process is just an example, and it goes without saying that if other manufacturing processes are used, the photomasks and photomask data that can be shared will be different.
この結果、マスクROM内蔵型のワンチップマイクロコ
ンピュータにはなく 、EPROM内蔵型のワンチップ
マイクロコンピュータに特有の回路、例えば書き込み回
路、制御回路等が、マスクROM内蔵型のワンチップマ
イクロコンピュータにも形成されることとなる。しかし
これらは実質的に使用されることはなく、しかも、これ
らの存在は他の回路に対して何らの不都合も与えること
がない。As a result, circuits that are unique to EPROM one-chip microcomputers, such as write circuits and control circuits, that are not present in mask ROM built-in one-chip microcomputers, are also formed in mask ROM built-in one-chip microcomputers. It will be done. However, these are not substantially used, and their presence does not cause any inconvenience to other circuits.
ところでOR型マスクROMのメモリセルの電流−電圧
の特性、OR型のEPROMメモリセルの電流−電圧特
性は第4図に示す如くである。By the way, the current-voltage characteristics of an OR-type mask ROM memory cell and the current-voltage characteristics of an OR-type EPROM memory cell are as shown in FIG.
第4図は横軸にドレイン電圧を、また縦軸に電流をとっ
て示している。このグラフから明らかな如< EPRO
Mメモリセルはフローティングゲートを有し、2層ポリ
シリコン構造となっているため、チャネル長、チャネル
幅が同一形状であればOR型マスクROMメモリセルよ
りも電流が小さくなる。FIG. 4 shows the drain voltage on the horizontal axis and the current on the vertical axis. It is clear from this graph that < EPRO
Since the M memory cell has a floating gate and has a two-layer polysilicon structure, the current is smaller than that of an OR type mask ROM memory cell if the channel length and channel width are the same shape.
そこでワンチップマイクロコンピュータに内蔵された状
態においてROMとして同等の電気的特性を得るために
センスアンプの特性を変更する。具体的にはセンスアン
プの悟性を、例えばトランジスタの幾何学的形状の変更
のみで変更する。Therefore, the characteristics of the sense amplifier are changed in order to obtain the same electrical characteristics as a ROM when built into a one-chip microcomputer. Specifically, the intelligence of the sense amplifier is changed simply by changing the geometric shape of the transistor, for example.
センスアンプ中における、例えばメモリセル電流の検出
に用いるトランジスタロ5について、そのゲートの面積
を変更する。For example, the area of the gate of the transistor 5 used for detecting the memory cell current in the sense amplifier is changed.
第5図はセンスアンプの一部分の回路図であり、この回
路中における浮遊ゲート構造のメモリセルトランジスタ
Q、についての信号の入力、非入力によって変化する電
流の大、小を検出するのに用いられているトランジスタ
ロ、について、そのゲートを第6図に示す如くに変更す
る。FIG. 5 is a circuit diagram of a part of the sense amplifier, which is used to detect the magnitude or magnitude of the current that changes depending on the input or non-input of a signal to the floating gate structure memory cell transistor Q in this circuit. The gate of the transistor shown in FIG. 6 is changed as shown in FIG.
第6図(イ)はEPROM内蔵型のワンチップマイクロ
コンピュータにおけるセンスアンプ中で電流検出に用い
られているトランジスタO5の、また第6図(ロ)はマ
スクROM内蔵型のワンチップマイクロコンピユータに
おけるセンスアンプ中で用いられる同様のトランジスタ
の各一部を示す模式的平面図を示しており、ドレイン領
域、ソース領域を構成するP″層にオーバラップするゲ
ー)G+、Gzの面積はEPROM内蔵型では第6図(
イ)に示す如く広いが、マスクROM内蔵型では第6図
(ロ)に示す如く狭く形成する。これによって第5図に
示す両メモリセルの特性の差を解消することが可能とな
る。Figure 6 (a) shows the transistor O5 used for current detection in the sense amplifier in a one-chip microcomputer with a built-in EPROM, and Figure 6 (b) shows the sense of transistor O5 in a one-chip microcomputer with a built-in mask ROM. The figure shows a schematic plan view showing each part of a similar transistor used in an amplifier. Figure 6 (
Although it is wide as shown in FIG. 6(b), it is narrow in the mask ROM built-in type as shown in FIG. 6(b). This makes it possible to eliminate the difference in characteristics between both memory cells shown in FIG.
勿論このような変更は一例であって、両ワンチップマイ
クロコンピュータのセンスアンプの電流特性、或いはこ
れらの製造プロセスに応じて変更対象となるトランジス
タ及びその数を適宜に決定することは言うまでもない。Of course, such a change is just an example, and it goes without saying that the transistors to be changed and the number thereof are appropriately determined depending on the current characteristics of the sense amplifiers of both one-chip microcomputers or the manufacturing process thereof.
以上の如く本発明方法にあってはEPROM内蔵型と、
マスクROM内蔵型とのワンチップマイクロコンピュー
タを製造する過程で、一部の工程を除(他の工程でフォ
トマスク又はフォトマスク用データを共用することとし
ているから、開発に必要な期間、費用の大幅な削減をす
る事が可能であり、また電気的特性についても両者の均
一性の向上を図れ、互換性を高め得るなど本発明は優れ
た効果を奏するものである。As mentioned above, in the method of the present invention, the EPROM built-in type,
In the process of manufacturing a one-chip microcomputer with a built-in mask ROM, some processes are excluded (because the photomask or photomask data is shared in other processes, the time and cost required for development are reduced. The present invention has excellent effects, such as making it possible to significantly reduce the amount of electricity used, and improving the uniformity of electrical characteristics between the two, thereby increasing compatibility.
第1図(イ)は本発明方法により得たEPROM内蔵型
ワンチップマイクロコンピュータのチップレイアウト図
、第1図(ロ)は本発明方法により得たマスクROM
内i型のワンチップマイクロコンピュータのチップレイ
アウト図、第2図(イ)は本発明方法により得たEPR
OM内蔵型のワンチップマイクロコンピュータの列デコ
ーダ及びセンスアンプ部の部分回路図、第2図(ロ)は
本発明方法により得たマスクROM内蔵型のワンチップ
マイクロコンピュータの列デコーダ及びセンスアンプの
部分回路図、第3図は本発明方法における主要工程図、
第4図はHPROMメモリセル及びOR型マスクROM
メモリセル特性図、第5図はセンスアンプの部分回路図
、第6図(イ)はEPROM内蔵型のワンチップマイク
ロコンピュータにおけるセンスアンプのトランジスタの
一部を示す模式的平面図、第6図(ロ)はマスクROM
内蔵型のワンチップマイクロコンピュータにおけるセン
スアンプのトランジスタの一部を示す模式的平面図、第
7図は従来のEPROM 内蔵型ワンチップマイクロコ
ンピュータのレイアウト図、第8図は同じ〈従来のマス
クROM内蔵型ワンチップマイクロコンピュータのレイ
アウト図である。
1・・・メモリアレイ領域 2・・・行デコーダ領域3
・・・列デコーダ及びセンスアンプ領域4・・・センス
アンプ 11・・・メモリアレイ領域12・・・行デコ
ーダ領域 13・・・列デコーダ及びセンスアンプ領域
14・・・センスアンプ
R11−R1,・・・メモリセルトランジスタQl、〜
Ql、・・・メモリセルトランジスタなお、図中、同一
符号は同一、又は相当部分を示す。
粥
図FIG. 1(a) is a chip layout diagram of a one-chip microcomputer with a built-in EPROM obtained by the method of the present invention, and FIG. 1(b) is a diagram of the mask ROM obtained by the method of the present invention.
Figure 2 (a), a chip layout diagram of an i-type one-chip microcomputer, is an EPR obtained by the method of the present invention.
Partial circuit diagram of the column decoder and sense amplifier section of a one-chip microcomputer with built-in OM, FIG. Circuit diagram, FIG. 3 is a main process diagram in the method of the present invention,
Figure 4 shows HPROM memory cells and OR type mask ROM.
5 is a partial circuit diagram of a sense amplifier, FIG. b) is a mask ROM
A schematic plan view showing some of the sense amplifier transistors in a built-in one-chip microcomputer, Fig. 7 is a layout diagram of a conventional EPROM built-in one-chip microcomputer, and Fig. 8 is the same (conventional mask ROM built-in). 1 is a layout diagram of a type one-chip microcomputer. 1...Memory array area 2...Row decoder area 3
Column decoder and sense amplifier area 4... Sense amplifier 11... Memory array area 12... Row decoder area 13... Column decoder and sense amplifier area 14... Sense amplifier R11-R1,. ...Memory cell transistor Ql, ~
Ql, . . . memory cell transistor In the drawings, the same reference numerals indicate the same or corresponding parts. Porridge diagram
Claims (1)
ュータと、EPROM内蔵型のワンチップマイクロコン
ピュータとを製造する過程で、写真製版用の複数のフォ
トマスク、又はフォトマスク用データを共用することを
特徴とするワンチップマイクロコンピュータの製造方法
。(1) In the process of manufacturing a one-chip microcomputer with a built-in mask ROM and a one-chip microcomputer with a built-in EPROM, a plurality of photomasks for photolithography or photomask data are shared. A method for manufacturing a one-chip microcomputer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8500189A JP2535220B2 (en) | 1989-04-03 | 1989-04-03 | Manufacturing method of one-chip micro computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8500189A JP2535220B2 (en) | 1989-04-03 | 1989-04-03 | Manufacturing method of one-chip micro computer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02262363A true JPH02262363A (en) | 1990-10-25 |
JP2535220B2 JP2535220B2 (en) | 1996-09-18 |
Family
ID=13846428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8500189A Expired - Fee Related JP2535220B2 (en) | 1989-04-03 | 1989-04-03 | Manufacturing method of one-chip micro computer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2535220B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008520093A (en) * | 2004-11-15 | 2008-06-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Method for converting flash memory to ROM memory and device comprising the converted ROM memory |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62190767A (en) * | 1986-02-18 | 1987-08-20 | Toshiba Corp | Semiconductor memory and manufacture thereof |
-
1989
- 1989-04-03 JP JP8500189A patent/JP2535220B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62190767A (en) * | 1986-02-18 | 1987-08-20 | Toshiba Corp | Semiconductor memory and manufacture thereof |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008520093A (en) * | 2004-11-15 | 2008-06-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Method for converting flash memory to ROM memory and device comprising the converted ROM memory |
Also Published As
Publication number | Publication date |
---|---|
JP2535220B2 (en) | 1996-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS634674A (en) | Semiconductor integrated circuit device | |
JPH04335569A (en) | Semiconductor device and manufacture thereof | |
US6222216B1 (en) | Non-volatile and memory fabricated using a dynamic memory process and method therefor | |
JPH0752757B2 (en) | Semiconductor memory device | |
US20060152958A1 (en) | ROM memory cell having defined bit line voltages | |
JPH02262363A (en) | Manufacture of one chip microcomputer | |
US5488006A (en) | One-chip microcomputer manufacturing method | |
JP2001014876A (en) | Semiconductor memory | |
JPH0935490A (en) | Semiconductor memory | |
JPH11145310A (en) | Sram cell structure and manufacture thereof | |
JPH07335844A (en) | Semiconductor device | |
US4931996A (en) | Semiconductor memory device | |
JP3526997B2 (en) | Mask ROM | |
JPS63274156A (en) | Manufacture of semiconductor integrated circuit device | |
JP2563803B2 (en) | Semiconductor memory device | |
JP2704037B2 (en) | Semiconductor storage circuit device | |
JP2770348B2 (en) | Semiconductor storage device | |
JP3408466B2 (en) | Semiconductor storage device | |
JP2942258B2 (en) | Mask ROM device | |
JPH0348667B2 (en) | ||
JPH0214495A (en) | Read only memory | |
JP2862655B2 (en) | Semiconductor storage device | |
JPH02172275A (en) | Semiconductor memory device and its manufacture | |
JPS62249478A (en) | Semiconductor memory | |
JPS62263672A (en) | Manufacture of semiconductor integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |