JPH0226083A - Planar photodetector and manufacture of same - Google Patents

Planar photodetector and manufacture of same

Info

Publication number
JPH0226083A
JPH0226083A JP63176353A JP17635388A JPH0226083A JP H0226083 A JPH0226083 A JP H0226083A JP 63176353 A JP63176353 A JP 63176353A JP 17635388 A JP17635388 A JP 17635388A JP H0226083 A JPH0226083 A JP H0226083A
Authority
JP
Japan
Prior art keywords
conductivity type
crystal growth
type
substrate
growth layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63176353A
Other languages
Japanese (ja)
Inventor
Tetsuo Morita
哲郎 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP63176353A priority Critical patent/JPH0226083A/en
Publication of JPH0226083A publication Critical patent/JPH0226083A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To diminish contact resistance by providing at least one electrode for picking out a second signal which is formed on a second conductive crystal growth layer. CONSTITUTION:A diffusion area S in which a p-type impurity is thermally diffused is formed on a substrate 7. A recessed groove of a reverse trapezoid shape is formed on the diffusion area 8 and an undoped GaInAs light-absorbing layer 9 is formed along the inner surface of the recessed groove. Further, an n-type crystal growth layer 10 of GaInAs is buried in the light-absorbing layer 9, and the surface of the substrate 7 is flattened. On the diffusion area 8 and the crystal growth layer 10 is formed a p-type electrode 11 and an n-type electrode 12. Therefore, the area in which the electrode 11 is formed can be made larger and the electrode can be made larger. As a result, the resistance value can be diminished.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、基板上に形成されたプレーナ型半導体受光
素子およびその製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a planar semiconductor light-receiving element formed on a substrate and a method for manufacturing the same.

〔従来技術〕[Prior art]

半導体受光素子は、小型軽量であり、光信号の変化に対
して高速に追従できることから、光通信、光情報処理に
不可欠のものである。最近では、集積度を向上させる為
、ますます微細化が進んでいる。
Semiconductor light-receiving elements are small and lightweight, and can follow changes in optical signals at high speed, so they are essential for optical communication and optical information processing. Recently, in order to improve the degree of integration, miniaturization is progressing more and more.

第3図は、従来のブレーナ型受光素子を示す断面図であ
る。高抵抗化されたInPの基板1には、逆台形状の凹
溝が形成されている。この凹溝内面に沿って、例えばp
型の第1結晶成長層2が埋め込まれている。この第1結
晶成長層2は、GaI nAsで形成されており、上記
凹溝より小さい凹溝を構成している。この凹溝には、内
面に沿って光吸収層3か形成されている。この光吸収層
3は、アンドープのI nGaAsで形成されており、
上記凹溝より小さい凹溝を構成している。この凹溝内に
は、例えばn型の第2結晶成長層4が埋め込まれており
、基板表面を平坦化しCいる。この平坦化された表面上
には、一対の信号取出し用電極5.6が形成されている
FIG. 3 is a sectional view showing a conventional Brehner type light receiving element. An inverted trapezoidal groove is formed in the InP substrate 1 having a high resistance. For example, p
A first crystal growth layer 2 of the type is embedded. This first crystal growth layer 2 is made of GaInAs, and forms a groove smaller than the groove described above. A light absorption layer 3 is formed along the inner surface of this groove. This light absorption layer 3 is made of undoped InGaAs,
The groove is smaller than the groove described above. For example, an n-type second crystal growth layer 4 is buried in this groove to planarize the substrate surface. A pair of signal extraction electrodes 5.6 are formed on this flattened surface.

この技術によれば、基板表面に段差がないので、集積化
に適しFET等の電子デバイスとの一体化に優れている
According to this technique, since there is no step on the substrate surface, it is suitable for integration and is excellent for integration with electronic devices such as FETs.

次に、このブレーナ型受光素子の製造方法を説明する。Next, a method of manufacturing this Brehner type light receiving element will be explained.

このブレーナ型受光素子は、3@の結晶成長層で構成さ
れている。これらの結晶成長層の埋め込みは、有機金属
気相成長(OMVPE)による選択成長技術(ジャーナ
ル オブ クリスタル グロース(Journal o
f’ Crystal Growth ) 77(19
8B)、pp、297−302)や、凹溝を形成し結晶
成長層を埋め込んだ後にイオンビームエツチングを行い
、表面部を平坦化させる技術(ジャーナル オブライト
ウエーブ チクノロシイ(JOURNAL 0FLIG
ITWAVE TPCIINOLOGY ) 、VOL
、LT−5,NO,10゜0CTOBIER1987,
pp、1371−1376)によりなされていた。
This Brehner type photodetector is composed of 3@ crystal growth layers. The embedding of these crystal growth layers is achieved using a selective growth technique using organic metal vapor phase epitaxy (OMVPE) (Journal of Crystal Growth).
f'Crystal Growth) 77(19
8B), pp. 297-302), and a technique for flattening the surface by performing ion beam etching after forming a groove and burying a crystal growth layer (JOURNAL 0FLIG).
ITWAVE TPCIINOLOGY), VOL
,LT-5,NO,10°0CTOBIER1987,
pp. 1371-1376).

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、従来技術に係るブレーナ型受光素子は、
いずれも結晶成長層を溝内に埋め込むことから、第1結
晶成長層2が基板1表面にほとんど露出せず、信号取出
し用電極6の面積(電流通路面積)が小さくなる。その
為、接触抵抗が大きくなり、信頼性が悪いという欠点が
あった。
However, the Brehner type photodetector according to the prior art is
In both cases, since the crystal growth layer is buried in the groove, the first crystal growth layer 2 is hardly exposed on the surface of the substrate 1, and the area of the signal extraction electrode 6 (current path area) is reduced. Therefore, there was a drawback that contact resistance was increased and reliability was poor.

また、製造過程において信号取出し用電極6は溝内部に
埋め込まれた第1結晶成長層2上で形成されるので、は
とんど基板1の表面に露出していない領域で電極を形成
しなけらばならず、電極を形成することが困難であった
。その為、生産効率が悪いという欠点かあった。
In addition, during the manufacturing process, the signal extraction electrode 6 is formed on the first crystal growth layer 2 buried inside the groove, so the electrode should not be formed in a region that is not exposed on the surface of the substrate 1. It was difficult to form electrodes because the electrodes did not shatter. As a result, there was a drawback that production efficiency was low.

そこで、この発明は接触抵抗の低減化、信頼性の向上を
目的とする。
Therefore, the present invention aims to reduce contact resistance and improve reliability.

また、電極の取出しを容易にすることにより、生産効率
の向上を目的とする。
Another purpose is to improve production efficiency by making it easier to take out the electrodes.

〔課題を解決するための手段〕[Means to solve the problem]

上記課題を達成する為、この発明(ブレーナ型受光素子
)は、高抵抗化された基板に第1導電型不純物がドープ
された第1導電型領域と、この第1導電型領域内に信号
取り出し用電極を形成する為の広さを少なくとも露出さ
せて形成された溝部内面に沿って埋め込まれている光吸
収層と、この光吸収層の上面に沿って埋め込まれ基板表
面を平坦化している第2導電型結晶成長層と、上記第1
導電型領域上に形成された少なくとも1つの信号取り出
し用電極と、上記第2導電型結晶成長層上に形成された
少なくとも1つの信号取り出し用電極とを備えて構成さ
れている。
In order to achieve the above-mentioned problems, this invention (a Brehner type photodetector) has a first conductivity type region doped with a first conductivity type impurity on a highly resistive substrate, and a signal extraction within this first conductivity type region. A light absorbing layer is embedded along the inner surface of the groove, which is formed by exposing at least a width for forming the electrode. a second conductivity type crystal growth layer;
It is configured to include at least one signal extraction electrode formed on the conductivity type region and at least one signal extraction electrode formed on the second conductivity type crystal growth layer.

また、この発明(ブレーナ型受光素子の製造方法)は、
高抵抗化された基板に第1導電型不純物をドープさせる
第1の工程と、この第1導電型領域内に信号取り出し用
電極を形成する為の広さを少なくとも露出させて溝部を
形成する第2の工程と、この溝部内面に沿って光吸収層
を埋め込むと共に、その上に第2導電型結晶成長層を埋
め込み、上記基板表面を平坦化させる第3の工程と、上
記第1導電型領域および上記第2導電型結晶成長層上に
、少なくとも一つの信号取出し用電極をそれぞれ形成す
る第4の工程とを含んで構成される。
In addition, this invention (method for manufacturing a Brehner type light receiving element)
A first step of doping a first conductivity type impurity into a highly resistive substrate, and a second step of forming a groove portion by exposing at least a width for forming a signal extraction electrode in the first conductivity type region. a third step of embedding a light absorption layer along the inner surface of the groove and embedding a second conductivity type crystal growth layer thereon to flatten the surface of the substrate; and a fourth step of forming at least one signal extraction electrode on the second conductivity type crystal growth layer.

〔作用〕[Effect]

この発明(ブレーナ型受光素子)は、以上のように構成
されているので、信号取出し用電極を形成する領域を広
くすることができる。
Since the present invention (Brehner type light receiving element) is configured as described above, the area in which the signal extraction electrode is formed can be widened.

また、この発明(ブレーナ型受光素子の製造方法)は、
信号取出し用電極を形成する領域を広くすることが容易
になる。
In addition, this invention (method for manufacturing a Brehner type light receiving element)
It becomes easy to widen the area in which the signal extraction electrode is formed.

〔実施例〕〔Example〕

以下、この発明に係るブレーナ型受光素子及びその製造
方法の一実施例を添附図面に基づき説明する。なお、説
明において同一要素には同一符号を使用し、重複する説
明は省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the Brehner type light receiving element and its manufacturing method according to the present invention will be described below with reference to the accompanying drawings. In addition, in the description, the same reference numerals are used for the same elements, and redundant description will be omitted.

第1図は、この発明に係るブレーナ型受光素子の一実施
例を示す断面図である。Fe等のドーピングにより高抵
抗化されたInP等の基板7には、例えばZn等のp形
(第1導電型)不純物が熱拡散(ドーピング)された拡
散領域8が形成されている。この拡散領域8には、逆台
形状の凹溝が形成されており、アンドープのGa1nA
sの光吸収層9が凹溝内面に沿って形成されている。さ
らに、この光吸収層9上には、G a 1 n A s
のn形(第2導電型)結晶成長層10が埋め込まれてお
り、基板7の表面が平坦化されている。なお、光吸収層
9は、吸収する光波長により材質が選択されるもので、
Ga1nAsに限定されるものではない。例えば、1.
3μm、1.55μm以外の波長を持つ光を吸収する場
合には、Q a A s 5AIGaAsを使用するこ
ともできる。
FIG. 1 is a cross-sectional view showing one embodiment of the Brehner type light receiving element according to the present invention. A diffusion region 8 in which a p-type (first conductivity type) impurity such as Zn is thermally diffused (doped) is formed in a substrate 7 made of InP or the like whose resistance has been increased by doping with Fe or the like. In this diffusion region 8, an inverted trapezoidal groove is formed, and an undoped Ga1nA groove is formed.
A light absorption layer 9 of s is formed along the inner surface of the groove. Furthermore, on this light absorption layer 9, Ga 1 n A s
An n-type (second conductivity type) crystal growth layer 10 is buried therein, and the surface of the substrate 7 is flattened. The material of the light absorption layer 9 is selected depending on the wavelength of light to be absorbed.
It is not limited to Ga1nAs. For example, 1.
When absorbing light having a wavelength other than 3 μm or 1.55 μm, Q a A s 5AI GaAs can also be used.

前述した拡散領域8及び結晶成長層10上には、p型電
極(第1信号取り出し用電極)11及びn形電極(第2
信号取り出し用電極)12が形成されている。
On the diffusion region 8 and the crystal growth layer 10 described above, a p-type electrode (first signal extraction electrode) 11 and an n-type electrode (second
A signal extraction electrode) 12 is formed.

この実施例によれば、電極11を形成する領域を広くす
ることができるので、電極を大きくすることができる。
According to this embodiment, since the area in which the electrode 11 is formed can be made wider, the electrode can be made larger.

従って、抵抗値を低減することができ、信頼性を向上さ
せることができる。
Therefore, resistance value can be reduced and reliability can be improved.

次に、第2図に基づき、この発明に係るブレーナ型受光
素子の製造方法の一実施例を説明する。
Next, an embodiment of a method for manufacturing a Brehner-type light receiving element according to the present invention will be described with reference to FIG.

まず、第1の工程では高抵抗化された基板71;第1導
電型不純物を拡散させる。具体的には、Fe等がドープ
されて高抵抗化されたInPの基板7の全面に窒化硅素
膜(SiNx)(あるいは酸化硅素膜(Si02))1
Bをサイクロトロン共鳴プラズマあるいはプラズマCV
D法等により形成する(同図(b))。次に、フォトリ
ソグラフィ技術により、拡散マスクを形成する(同図(
C))。拡散マスクのない開口部A I:Z n等のp
型(第1導電型)不純物を熱拡散をする(同図(d)、
(e))。
First, in the first step, impurities of the first conductivity type are diffused into the substrate 71 having a high resistance. Specifically, a silicon nitride film (SiNx) (or silicon oxide film (Si02)) 1 is formed on the entire surface of an InP substrate 7 doped with Fe or the like to have a high resistance.
B is cyclotron resonance plasma or plasma CV
It is formed by the D method etc. ((b) in the same figure). Next, a diffusion mask is formed using photolithography technology (see the same figure).
C)). Aperture without diffusion mask A I: p of Z n, etc.
type (first conductivity type) impurity is thermally diffused ((d) in the same figure,
(e)).

第2の工程では、この拡散領域8に溝部Cを形成する。In the second step, a groove C is formed in this diffusion region 8.

具体的には、前述したように、拡散領域8の一部にレジ
スト膜14を塗布しく同図(f)) 基板7の全面に例
えば窒化硅素膜(SiNx)15をCVD等により形成
する(同図(g))。次に、リフトオフ法により前述し
たレジスト膜14を除去し、拡散領域8の基板7上の面
積(開口部A)り狭い開口部Bを形成する(同図(h)
)。この開口部Bを介して異方性エツチングを行い、拡
散領域8内に逆台形状の溝部Cを形成する(同図(i)
)。
Specifically, as described above, a resist film 14 is applied to a part of the diffusion region 8 (FIG. 2(f)). For example, a silicon nitride film (SiNx) 15 is formed on the entire surface of the substrate 7 by CVD or the like (FIG. Figure (g)). Next, the above-mentioned resist film 14 is removed by a lift-off method, and an opening B is formed which is narrower than the area (opening A) of the diffusion region 8 on the substrate 7 (FIG. 6(h)).
). Anisotropic etching is performed through this opening B to form an inverted trapezoidal groove C in the diffusion region 8 (FIG. 1(i)).
).

第3の工程では、溝部Cの内面に沿って光吸収層9及び
n型(第2導電型)結晶成長層10を埋め込み、基板表
面を平坦化させる(同図(j)、(k)、(1))。こ
こで、光吸収層9はアンドープのGa1nAs等で構成
されており、n型(第2導電型)結晶成長層10は例え
ばGa1nAs等で構成されている。これらの埋め込み
は、従来技術と同様に、有機金属気相成長による選択埋
め込み成長技術で行うことができる。
In the third step, a light absorption layer 9 and an n-type (second conductivity type) crystal growth layer 10 are buried along the inner surface of the groove C, and the substrate surface is flattened ((j), (k) in the same figure). (1)). Here, the light absorption layer 9 is made of undoped Ga1nAs or the like, and the n-type (second conductivity type) crystal growth layer 10 is made of, for example, Ga1nAs. These embeddings can be performed using a selective embedding growth technique using metal organic vapor phase epitaxy, similar to the conventional technique.

第4の工程では、上記拡散領域8上にp型電極(第1信
号取り出し用電極)11を形成すると共に、上記n型(
第2導電型)結晶成長層10上にn型電極(第2信号取
り出し用電極)12をそれぞれ形成する(同図(m))
。これらの電極11.12は、オーミック接触で形成さ
れる。
In the fourth step, a p-type electrode (first signal extraction electrode) 11 is formed on the diffusion region 8, and the n-type (first signal extraction electrode) 11 is formed on the diffusion region 8.
N-type electrodes (second signal extraction electrodes) 12 are formed on the crystal growth layer 10 (second conductivity type) ((m) in the same figure)
. These electrodes 11.12 are formed in ohmic contact.

この実施例によれば、従来技術と異なり広い領域に電極
を形成することができ、電極を簡単に形成することがで
きる。その為、生産効率を向上させることができる。
According to this embodiment, unlike the prior art, the electrodes can be formed over a wide area, and the electrodes can be formed easily. Therefore, production efficiency can be improved.

なお、上記実施例においては第1導電型としてp型、第
2導電型としてn型を使用しているが、第1導電型とし
てn型、第2導電型としてp型を使用してもよい。この
場合のn形不純物としては、Si等を使用することがで
きる。
Note that in the above embodiments, p type is used as the first conductivity type and n type is used as the second conductivity type, but n type may be used as the first conductivity type and p type is used as the second conductivity type. . In this case, Si or the like can be used as the n-type impurity.

また、第1導電型不純物を基板内に混入する方法として
熱拡散法を行っているが、イオン注入法でもよい。重要
なことは、不純物を基板内に入れることにより、第1導
電型領域を広く形成する点である。
Further, although thermal diffusion is used as a method of mixing the first conductivity type impurity into the substrate, ion implantation may also be used. What is important is that the first conductivity type region is formed broadly by introducing impurities into the substrate.

さらに、この第1導電型不純物を基板内に混入する工程
(第1の工程)を、溝部Cを形成した後に行ってもよい
(第2図(i)参照)。
Further, the step (first step) of mixing the first conductivity type impurity into the substrate may be performed after forming the groove portion C (see FIG. 2(i)).

なお、基板はInPに限定されるものではない。Note that the substrate is not limited to InP.

例えば、GaAs、Si等でもよい。For example, GaAs, Si, etc. may be used.

〔発明の効果〕〔Effect of the invention〕

この発明(ブレーナ型受光素子)は、以上説明したよう
に構成されているので、電極を十分に大きく構成するこ
とができる。その為、接触抵抗を低くすることができ、
信頼性を向上させることができる。
Since the present invention (Brehner type light receiving element) is configured as described above, the electrode can be configured to be sufficiently large. Therefore, contact resistance can be lowered,
Reliability can be improved.

また、この発明(ブレーナ型受光素子の製造方法)は、
以上説明したように構成されているので、基板表面上に
電極を取り出すことが一段と容易になる。
In addition, this invention (method for manufacturing a Brehner type light receiving element)
With the configuration as described above, it becomes easier to take out the electrodes on the surface of the substrate.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明に係るブレーナ型受光素子の一実施
例を示す断面図、第2図は、この発明に係るブレーナ型
受光素子の製造方法の一実施例を示す工程図、第3図は
、従来技術に係るブレーナ型受光素子を示す断面図であ
る。 1.7・・・基板 2・・・第1結晶成長層 3.9・・・光吸収層 4・・・第2結晶成長層 5.6・・・信号取出し用電極 8・・・拡散領域 10・・・n型結品成長層 11・・・p型電極 12・・・n型電極 13・・・窒化硅素膜 特許出願人  住友電気工業株式会社 代理人弁理士   長谷用  芳  樹間      
    山    1)   行    −ブし−ナ型
受光素子 第1図 従来技杯〒 第3図 第2図
FIG. 1 is a sectional view showing an embodiment of the Brehner type light receiving element according to the present invention, FIG. 2 is a process diagram showing an example of the method for manufacturing the Brehner type light receiving element according to the present invention, and FIG. FIG. 1 is a sectional view showing a Brehner-type light receiving element according to the prior art. 1.7...Substrate 2...First crystal growth layer 3.9...Light absorption layer 4...Second crystal growth layer 5.6...Signal extraction electrode 8...Diffusion region 10...N-type crystal growth layer 11...P-type electrode 12...N-type electrode 13...Silicon nitride film Patent applicant Sumitomo Electric Industries, Ltd. Representative patent attorney Yoshiki Hase Yoshikima
Mountain 1) Row - Bushina type light receiving element Fig. 1 Conventional technique cup〒 Fig. 3 Fig. 2

Claims (1)

【特許請求の範囲】 1、高抵抗化された基板に第1導電型不純物がドープさ
れた第1導電型領域と、 前記第1導電型領域内に信号取り出し用電極を形成する
為の広さを少なくとも露出させて形成された溝部の内面
に沿って埋め込まれている光吸収層と、 前記光吸収層の上面に沿って埋め込まれ、基板表面を平
坦化している第2導電型結晶成長層と、前記第1導電型
領域上に形成された少なくとも一つの第1信号取り出し
用電極と、 前記第2導電型結晶成長層上に形成された少なくとも一
つの第2信号取り出し用電極とを備えて構成されている
ことを特徴とするプレーナ型受光素子。 2、高抵抗化された基板に第1導電型不純物をドープし
、第1導電型領域を形成する第1の工程と、 前記第1導電型領域内に信号取り出し用電極を形成する
為の広さを少なくとも露出させて溝部を形成する第2の
工程と、 前記溝部内面に沿って光吸収層を埋め込むと共に、その
上に第2導電型結晶成長層を埋め込み、前記基板表面を
平坦化させる第3の工程と、前記第1導電型領域上に第
1信号取り出し用電極を形成すると共に、前記第2導電
型結晶成長層上に第2信号取り出し用電極をそれぞれ形
成する第4の工程とを含んで構成されることを特徴とす
るプレーナ型受光素子の製造方法。
[Claims] 1. A first conductivity type region doped with a first conductivity type impurity on a highly resistive substrate, and a space for forming a signal extraction electrode in the first conductivity type region. a second conductivity type crystal growth layer buried along the upper surface of the light absorption layer and flattening the substrate surface; , at least one first signal extraction electrode formed on the first conductivity type region, and at least one second signal extraction electrode formed on the second conductivity type crystal growth layer. A planar light receiving element characterized by: 2. A first step of doping a high resistance substrate with a first conductivity type impurity to form a first conductivity type region, and a widening step to form a signal extraction electrode in the first conductivity type region. a second step of forming a groove by exposing at least the substrate surface; and a second step of embedding a light absorption layer along the inner surface of the groove, and embedding a second conductivity type crystal growth layer thereon to planarize the surface of the substrate. 3 and a fourth step of forming a first signal extraction electrode on the first conductivity type region and forming a second signal extraction electrode on the second conductivity type crystal growth layer, respectively. 1. A method for manufacturing a planar light-receiving element, comprising:
JP63176353A 1988-07-15 1988-07-15 Planar photodetector and manufacture of same Pending JPH0226083A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63176353A JPH0226083A (en) 1988-07-15 1988-07-15 Planar photodetector and manufacture of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63176353A JPH0226083A (en) 1988-07-15 1988-07-15 Planar photodetector and manufacture of same

Publications (1)

Publication Number Publication Date
JPH0226083A true JPH0226083A (en) 1990-01-29

Family

ID=16012121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63176353A Pending JPH0226083A (en) 1988-07-15 1988-07-15 Planar photodetector and manufacture of same

Country Status (1)

Country Link
JP (1) JPH0226083A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006133723A (en) * 2004-10-08 2006-05-25 Sony Corp Light guide module and optoelectric hybrid device, and their manufacturing method
JP2007516607A (en) * 2003-05-29 2007-06-21 アプライド マテリアルズ インコーポレイテッド Embedded waveguide detector

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007516607A (en) * 2003-05-29 2007-06-21 アプライド マテリアルズ インコーポレイテッド Embedded waveguide detector
JP2006133723A (en) * 2004-10-08 2006-05-25 Sony Corp Light guide module and optoelectric hybrid device, and their manufacturing method

Similar Documents

Publication Publication Date Title
US8835831B2 (en) Polarized light detecting device and fabrication methods of the same
JP2580451B2 (en) Photoelectric integrated device for reception and method of manufacturing the same
JPH02159775A (en) Semiconductor photodetector and manufacture thereof
JP2867983B2 (en) Photodetector and method of manufacturing the same
CN111509078B (en) Silicon-based photoelectric detector and manufacturing method thereof
EP0450827B1 (en) Silicon photodiode for monolithic integrated circuits and method for making same
KR920009898B1 (en) Photo-electric integrated circuit devices and its manufacturing method for receiver
CN111554759B (en) Germanium detector and manufacturing method thereof
US20040052491A1 (en) Optical modulator and method of manufacturing the same
CN111129226A (en) Method for manufacturing germanium detector
JPH0226083A (en) Planar photodetector and manufacture of same
JP3245308B2 (en) Method for manufacturing semiconductor device
JPH05102615A (en) Semiconductor device and manufacture thereof
CN111048626B (en) Method for manufacturing silicon-based photoelectric detector
JPH01259576A (en) Photoconductive light-receiving element
JP2645460B2 (en) Manufacturing method of light receiving element
JPS63237484A (en) Semiconductor device
CN116207139A (en) Heterojunction bipolar transistor and forming method thereof
US7187048B2 (en) Semiconductor light-receiving device
JPH09293886A (en) Semiconductor device and manufacture thereof
JP2722699B2 (en) pin photodiode
JPH02163976A (en) Planar-type photodetector and its manufacture
JPH1126835A (en) Semiconductor hall element and its manufacture
JPS59119773A (en) Semiconductor photo detector
JPH02253666A (en) Semiconductor photodetector