JPH01259576A - Photoconductive light-receiving element - Google Patents

Photoconductive light-receiving element

Info

Publication number
JPH01259576A
JPH01259576A JP63088758A JP8875888A JPH01259576A JP H01259576 A JPH01259576 A JP H01259576A JP 63088758 A JP63088758 A JP 63088758A JP 8875888 A JP8875888 A JP 8875888A JP H01259576 A JPH01259576 A JP H01259576A
Authority
JP
Japan
Prior art keywords
crystal growth
growth layer
type
substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63088758A
Other languages
Japanese (ja)
Inventor
Tetsuo Morita
哲郎 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP63088758A priority Critical patent/JPH01259576A/en
Publication of JPH01259576A publication Critical patent/JPH01259576A/en
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

PURPOSE:To obtain an element of planer construction suitable for integration and excellent in integration with an electron device such as an FET by providing the first crystal growth layer of the first conductive type, which is buried along the first groove part inner surface formed on a substrate with the second groove part and the second crystal growth layer of the second conductive type formed buried inside the second groove part. CONSTITUTION:The first crystal growth layer 6 doped with p-type (the first conductive type) impurities is buried inside the first recessed groove on a substrate 5 with a recessed boundary on the substrate 5. Further, the second recessed groove is provided on the first crystal growth layer 6 and the second crystal growth layer 7 on n-type (the second conductive type) inside this recessed groove part. Further, since the first crystal growth layer 6 and the second crystal growth layer 7 are formed so as to constitute the plane part of the substrate 5 so that the surface becomes plane. Thereby, a horizontal type light- receiving element of planer construction can be composed so that an integration property can be improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、光を受けると導電体の抵抗値が変化する光
導電型受光素子及びその製造方法に関し、特に、基板上
に形成されたブレーナ型半導体受光素子に関するもので
ある。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a photoconductive type light receiving element in which the resistance value of a conductor changes when it receives light, and a method for manufacturing the same. The present invention relates to a type semiconductor light receiving element.

〔従来の技術〕[Conventional technology]

半導体受光素子は、小型軽量であり、光信号の変化に対
して高速に追従できるので、光通信や光情報処理に不可
欠とされている。最近では、電界効果トランジスタ(F
ET)等の機能素子や、他の電子デバイスとの集積化が
要望されている。
Semiconductor light-receiving elements are small and lightweight, and can follow changes in optical signals at high speed, so they are considered indispensable for optical communications and optical information processing. Recently, field effect transistors (F
There is a demand for integration with functional elements such as ET) and other electronic devices.

第4図は、メサエッチングにより形成された受光面を有
するコプレーナ型電極構造の光導電型受光素子を示すも
のである。n形のI nGaAsの成長層1(ドープし
ていないが低濃度のn型になっている)は、p形のIn
P等の基板2上に形成されており、この成長層1上には
信号取り出し用n型電極3a、3bが形成されている。
FIG. 4 shows a photoconductive type light receiving element having a coplanar electrode structure having a light receiving surface formed by mesa etching. The growth layer 1 of n-type InGaAs (which is not doped but has a low concentration of n-type) is made of p-type InGaAs.
It is formed on a substrate 2 made of P or the like, and on this growth layer 1, n-type electrodes 3a and 3b for signal extraction are formed.

さらに、基板2の下部には、AuZn等のp型電極4が
形成されている。
Furthermore, a p-type electrode 4 made of AuZn or the like is formed at the bottom of the substrate 2.

この技術によれば、n型電極3a、3bとp型電極4と
の間に逆方向のバイアスをかけることによりpn接合に
おける空乏層が拡がるので、成長層1を高抵抗化するこ
とができる。また、光が入射したとき成長層1内に発生
する移動度の小さいホールを、p型電極4の方へ(基板
2内へ)取り込むことができ、受光素子の高速特性が向
上する。
According to this technique, by applying a bias in the opposite direction between the n-type electrodes 3a, 3b and the p-type electrode 4, the depletion layer at the pn junction is expanded, so that the growth layer 1 can be made to have a high resistance. Furthermore, holes with low mobility generated in the growth layer 1 when light is incident can be taken into the p-type electrode 4 (into the substrate 2), improving the high-speed characteristics of the light receiving element.

従って、周波数帯域を向上させることができる。Therefore, the frequency band can be improved.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、従来技術に係る光導電型受光素子は段差
を有し、基板の裏側に電極を形成する構造なので、FE
T等の電子デバイスとの一体化には適さない。
However, the photoconductive type light receiving element according to the prior art has a structure in which the electrode is formed on the back side of the substrate and has a step, so that the FE
It is not suitable for integration with electronic devices such as T.

また、同一基板上にトランジスタ等を形成したときには
、ラッチアップやパンチスルー等が生じていた。このた
め、同様の問題が受光素子でもおこり周辺回路や複数の
受光素子等を単一基板上で集積化することが困難であっ
た。
Furthermore, when transistors and the like are formed on the same substrate, latch-up, punch-through, etc. occur. Therefore, similar problems occur with light receiving elements, making it difficult to integrate peripheral circuits, a plurality of light receiving elements, etc. on a single substrate.

そこでこの発明は、集積化に適しFET等の電子デバイ
スとの一体化に優れたブレーナ構造の光導電型受光素子
を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a photoconductive light-receiving element having a Brenna structure that is suitable for integration and is excellent in integration with electronic devices such as FETs.

また、上記光導電型受光素子を簡単に製造することがで
きる製造方法を提供することを目的とする。
Another object of the present invention is to provide a manufacturing method that can easily manufacture the photoconductive type light receiving element.

〔課題を解決するための手段〕[Means to solve the problem]

上記課題を達成するため、この発明は高抵抗化された基
板に形設された第1溝部内面に沿って埋め込まれ、第2
溝部を有する第1導電型の第1結品成長層と、第2溝部
内に埋め込んで形成された第2導電型の第2結晶成長層
と、第1結晶成長層上に形成された少なくとも一つの第
1導電型電極と、第2結晶成長層上に形成された少なく
とも一対の信号取り出し用の第2導電型電極とを備えて
構成されていることを特徴とする。
In order to achieve the above-mentioned object, the present invention provides a first groove that is embedded along the inner surface of a first groove formed in a high-resistance substrate;
A first crystal growth layer of a first conductivity type having a groove, a second crystal growth layer of a second conductivity type embedded in the second groove, and at least one crystal growth layer formed on the first crystal growth layer. It is characterized by being configured to include two first conductivity type electrodes and at least one pair of second conductivity type electrodes for signal extraction formed on the second crystal growth layer.

また、高抵抗化された基板に第1溝部を形成する第1の
工程と、第1溝部内面に沿って第1導電型の第1結晶成
長層を埋め込み、さらに、その上に第2導電型の第2結
晶成長層を埋め込むことにより、基板表面を平坦化させ
る第2の工程と、第1結晶成長層上に少なくとも一つの
第1導電型電極を形成する第3の工程と、第2結晶成長
層上に少なくとも一対の信号取り出し用の第2導電型電
極を形成する第4の工程とを含んで構成されていること
を特徴とする。
In addition, a first step of forming a first groove in a highly resistive substrate, burying a first crystal growth layer of a first conductivity type along the inner surface of the first groove, and further adding a second conductivity type crystal growth layer thereon. a second step of planarizing the substrate surface by embedding a second crystal growth layer; a third step of forming at least one first conductivity type electrode on the first crystal growth layer; and a fourth step of forming at least one pair of second conductivity type electrodes for signal extraction on the growth layer.

〔作用〕[Effect]

この発明は、以上のように構成されているので、基板上
に凹形の境界を有して形成された第1結晶成長層及び第
2結晶成長層のプレーナ形構造により段差をなくすこと
ができる。
Since the present invention is configured as described above, it is possible to eliminate steps due to the planar structure of the first crystal growth layer and the second crystal growth layer formed on the substrate with a concave boundary. .

〔実施例〕〔Example〕

以下、この発明に係る光導電型受光素子の一実施例を添
付図面に基づき説明する。なお、説明において同一要素
には同一符号を用い、重複する説明は省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a photoconductive light receiving element according to the present invention will be described below with reference to the accompanying drawings. In the description, the same elements are denoted by the same reference numerals, and redundant description will be omitted.

第1図は、この発明に係る光導電型受光素子の一実施例
を示すものである。Fe等のドーピングにより高抵抗化
されたInP等の基板5には、第1の凹形溝部が設けら
れている。この凹形溝内には、Zn等のp型(第1導電
型)不純物をドーピングしたInPあるいはI nGa
Asの第1結晶成長層6が、基板5の上に凹形の境界を
存して埋め込まれている。さらに、上記第1結晶成長層
6には第2の凹形溝部が設けられており、この第2の凹
形溝部内にはドープしなくてもn″″になっている(実
際にはアンドープ)n型(第2導電型)のInGaAs
の第2結晶成長層7が形成されている。なお、上記第1
結晶成長層6及び第2結晶成長層7は、2iS板5の平
面部を構成するように形成されているので表面は平坦で
ある。
FIG. 1 shows an embodiment of a photoconductive type light receiving element according to the present invention. A first concave groove is provided in a substrate 5 made of InP or the like whose resistance has been made high by doping with Fe or the like. This concave groove contains InP or InGa doped with a p-type (first conductivity type) impurity such as Zn.
A first crystal growth layer 6 of As is embedded on the substrate 5 with a concave boundary. Further, the first crystal growth layer 6 is provided with a second concave groove, and the second concave groove is n'''' even if it is not doped (actually, it is undoped). ) n-type (second conductivity type) InGaAs
A second crystal growth layer 7 is formed. In addition, the above first
The crystal growth layer 6 and the second crystal growth layer 7 are formed so as to constitute a flat part of the 2iS plate 5, so the surfaces thereof are flat.

さらに、第1結晶成長層6上には一つのAuZn等のp
型(第1導電型)電極8が形成され、第2結晶成長層7
上には一対のAuGeNi等のn型(第2導電型)電極
9a、9bが形成されている。
Further, on the first crystal growth layer 6, there is one p layer of AuZn, etc.
A type (first conductivity type) electrode 8 is formed, and a second crystal growth layer 7 is formed.
A pair of n-type (second conductivity type) electrodes 9a and 9b made of AuGeNi or the like are formed thereon.

この実施例によれば、n型電極8とn型電極9aの間に
は、逆方向のバイアス電圧が印加されているので、光が
入射することにより発生する電子・ホール対のうち、移
動度の小さいホールはn型電極8に取り込まれ光導電型
受光素子の高速性が向上し、広い周波数帯域が得られる
According to this embodiment, since a bias voltage in the opposite direction is applied between the n-type electrode 8 and the n-type electrode 9a, the mobility of the electron-hole pairs generated by the incidence of light is The small holes are taken into the n-type electrode 8, improving the high-speed performance of the photoconductive light-receiving element and providing a wide frequency band.

また、表面が平坦なので集積性が良く、高抵抗化された
基板に結晶成長層を埋め込んだ構造なので素子分離の点
で優れている。
Furthermore, since the surface is flat, integration is good, and the structure in which a crystal growth layer is embedded in a highly resistive substrate is excellent in terms of element isolation.

次に、光導電型受光素子の製造方法を第2図に基づき説
明する。Fe等がドープされて高抵抗化されたInP等
の基板5の全面に(同図(a))、窒化硅素膜(SiN
  )若しくは酸化硅素膜(SiC2)10をサイクロ
トロン共鳴プラズマあるいはプラズマCVD法等により
形成する(同図(b))。さらに、公知のフォトリソグ
ラフィ技術により窒化硅素膜(SiN  )若しくは酸
化硅素膜(S i02 ) 10が形成された後、この
開口を介して異方性エツチングを行うことにより基板5
に第1溝部Aを形成する(第2図(C))。
Next, a method for manufacturing a photoconductive type light receiving element will be explained based on FIG. 2. A silicon nitride film (SiN
) or a silicon oxide film (SiC2) 10 is formed by cyclotron resonance plasma or plasma CVD method (FIG. 2(b)). Furthermore, after a silicon nitride film (SiN) or a silicon oxide film (S i02 ) 10 is formed by a known photolithography technique, the substrate 5 is etched by anisotropic etching through this opening.
A first groove portion A is formed in (FIG. 2(C)).

この第1溝部Aには、p型(第1導電型)不純物をドー
プしたInPまたはI nGaAsの第1結晶成長層6
が、例えば分子線結晶成長法あるいは液相成長法等によ
り基板5上に凹形の境界を何して形成される(同図(d
))。この第1結晶成長層6には、第2溝部Bが形成さ
れている。この場合、窒化膜(SiN  )若しくは酸
化膜(S i02 ) 10上に第1結晶成長層6は形
成されない。
In this first groove A, a first crystal growth layer 6 of InP or InGaAs doped with p-type (first conductivity type) impurities is formed.
is formed by forming a concave boundary on the substrate 5 by, for example, a molecular beam crystal growth method or a liquid phase growth method (see (d) in the same figure).
)). A second groove portion B is formed in this first crystal growth layer 6. In this case, the first crystal growth layer 6 is not formed on the nitride film (SiN) or the oxide film (S i02 ) 10.

次に、基板5上に形成されている窒化硅素膜(SiN 
 )若しくは酸化硅素膜(S x 02 )10を一旦
除去しく同図(e)) 、第2溝部Bを除いた全面に窒
化膜(SiN  )若しくは酸化膜(S i02 ) 
10を形成しく同図(f))、第2溝部Bにn型(第2
導電型)不純物をアンドープのI nGaAsの第2結
晶成長層7が、例えば分子線結晶成長法あるいは液相成
長法等により第1結晶成長層6上に凹形の境界を有して
形成される。
Next, a silicon nitride film (SiN
) or the silicon oxide film (S x 02 ) 10 is removed once (see figure (e)), and a nitride film (SiN) or oxide film (S i02 ) is formed on the entire surface except for the second groove B.
(f) of the same figure), and the n-type (second
A second crystal growth layer 7 of InGaAs undoped with (conductivity type) impurities is formed with a concave boundary on the first crystal growth layer 6 by, for example, molecular beam crystal growth or liquid phase growth. .

なお、第2結晶成長層7は窒化膜(SiN  )若しく
は酸化膜(S i02 ) 10上には形成されない(
同図(g))。この場合、第1結晶成長層6及び第2結
晶成長層7を形成する方法として有機金属気相成長法を
使用することができる。この有機金属気相成長法を使用
すれば、第2図(d)(e)(f)の工程が不要になり
、1回の成長で第1結晶成長層6及び第2結晶成長層7
を形成することかできる。
Note that the second crystal growth layer 7 is not formed on the nitride film (SiN) or the oxide film (S i02 ) 10 (
Figure (g)). In this case, metal organic vapor phase epitaxy can be used as a method for forming the first crystal growth layer 6 and the second crystal growth layer 7. If this organometallic vapor phase epitaxy method is used, the steps shown in FIGS.
can be formed.

その後、基板5及び第1結晶成長層6上に形成されてい
る窒化膜(SiN  )若しくは酸化膜(S i02 
) 10が除去される。基板5上に形成された第1結晶
成長層6及び第2結晶成長層7は基板5と同一平面上に
構成されているので表面は平坦である(第2図(h))
Thereafter, a nitride film (SiN) or an oxide film (Si02) formed on the substrate 5 and the first crystal growth layer 6 is removed.
) 10 is removed. The first crystal growth layer 6 and the second crystal growth layer 7 formed on the substrate 5 are formed on the same plane as the substrate 5, so the surface is flat (FIG. 2 (h)).
.

次に、第2結晶成長層7上に少なくとも一対のn型(第
2導電型)電極9a、9bが、オーミック接触で形成さ
れ(同図(i)) 、少なくとも一つのp型(第1導電
型)電極8が、オーミック接触で形成される(同図(j
))。
Next, at least a pair of n-type (second conductivity type) electrodes 9a, 9b are formed on the second crystal growth layer 7 in ohmic contact (FIG. 1(i)), and at least one p-type (first conductivity type) electrode type) electrode 8 is formed with ohmic contact (see figure (j)).
)).

第3図は、第1図の実施例の変形例を示すものである。FIG. 3 shows a modification of the embodiment shown in FIG.

以下、特に第1図の実施例と異なる点について説明し、
他の構造、機能等は実質的に同一なので説明を省略する
In the following, we will particularly explain the points that differ from the embodiment shown in FIG.
Other structures, functions, etc. are substantially the same, so their explanation will be omitted.

第3図(a)は、n型電極8a、8bがn型電極9a、
9bの横に並設されている。n型電極8a、8bに所定
の電圧を印加することにより、n型電極9a、9bの下
部に形成されている第2結晶成長層7に発生するホール
を取り込むことができ高速性が向上する。
In FIG. 3(a), the n-type electrodes 8a and 8b are the n-type electrode 9a,
They are arranged next to 9b. By applying a predetermined voltage to the n-type electrodes 8a, 8b, holes generated in the second crystal growth layer 7 formed under the n-type electrodes 9a, 9b can be taken in, thereby improving high speed.

第3図(b)は、n型電極9 a s 9 bを形成し
た方向とほぼ直交する方向に、一対のn型電極8a、8
bを配置したものである。
FIG. 3(b) shows a pair of n-type electrodes 8a, 8 in a direction substantially perpendicular to the direction in which the n-type electrodes 9a, 8b are formed.
b.

同図(c)は、n型電極9a、9b及びこれらのn型電
極で挾まれた第2結晶成長層7を囲むようにn型電極8
a、8b、8c、8dを配置したものである。
The same figure (c) shows an n-type electrode 8 surrounding the n-type electrodes 9a, 9b and the second crystal growth layer 7 sandwiched between these n-type electrodes.
A, 8b, 8c, and 8d are arranged.

同図(d)は、同図(c)におけるn型電極8a、8b
、8c、8dを一体化して構成したものである。
The figure (d) shows the n-type electrodes 8a and 8b in the figure (c).
, 8c, and 8d are integrated.

また、同図(e)はn型電極8a、8bを「コ」の字状
に構成し、それぞれn型電極9a、9bと対面するよう
に配置したものである。
In addition, in FIG. 3(e), n-type electrodes 8a and 8b are configured in a U-shape and are arranged to face n-type electrodes 9a and 9b, respectively.

さらに、同図(f)は「コ」の字状に構成したn型電極
9a、9bを、n型電極8a、8bで挾み込むように配
置したものである。
Furthermore, in FIG. 2(f), n-type electrodes 9a and 9b configured in a "U" shape are arranged so as to be sandwiched between n-type electrodes 8a and 8b.

なお、この実施例における基板、結晶成長層はGaAs
でもよく、逆メサ形状の溝にも適用できる。
Note that the substrate and crystal growth layer in this example are GaAs.
It can also be applied to grooves with an inverted mesa shape.

〔発明の効果〕〔Effect of the invention〕

この発明は、以上説明したように構成されているので、
ブレーナ型構造により横型受光素子を構成することがで
き、集積性の向上が図れる。
Since this invention is configured as explained above,
A horizontal light-receiving element can be constructed with a Brehner type structure, and integration efficiency can be improved.

また、段差を持たない構造なので、FET等の電子デバ
イスとの一体化が容易である。
Furthermore, since the structure has no steps, it is easy to integrate it with electronic devices such as FETs.

さらに、基板として高抵抗化されたもの、あるいは絶縁
性や半絶縁性のものが使用できるので、素子分離の点か
らも有利である。
Furthermore, since a substrate with a high resistance, an insulating property, or a semi-insulating property can be used, it is advantageous in terms of element isolation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明に係る光導電型受光素子の一実施例
を示す図、第2図は、この発明に係る光導電型受光素子
の製造工程別の構造を示す断面図、第3図は、この発明
に係る光導電型受光素子の変形例を示す平面図、第4図
は、従来技術に係る光導電型受光素子を示す断面図であ
る。 1・・・成長層 2.5・・・基板 3・・・n型電極 4・・・p型電極 6・・・第1結晶成長層 7・・・第2結晶成長層 8・・・p型電極 9・・・n型電極 (o) 5′ (b) 光導電型受光素子 第1図 従来技術 第4図
FIG. 1 is a diagram showing an embodiment of the photoconductive type light receiving element according to the present invention, FIG. 2 is a cross-sectional view showing the structure of the photoconductive type light receiving element according to the present invention according to the manufacturing process, and FIG. 4 is a plan view showing a modified example of the photoconductive type light receiving element according to the present invention, and FIG. 4 is a sectional view showing a photoconductive type light receiving element according to the prior art. 1...Growth layer 2.5...Substrate 3...N-type electrode 4...P-type electrode 6...First crystal growth layer 7...Second crystal growth layer 8...p Type electrode 9...N type electrode (o) 5' (b) Photoconductive type light receiving element Figure 1 Prior art Figure 4

Claims (1)

【特許請求の範囲】 1、高抵抗化された基板に形設された第1溝部内面に沿
って埋め込まれ、第2溝部を有する第1導電型の第1結
晶成長層と、 前記第2溝部内に埋め込んで形成された第2導電型の第
2結晶成長層と、 前記第1結晶成長層上に形成された少なくとも一つの第
1導電型電極と、 前記第2結晶成長層上に形成された少なくとも一対の信
号取り出し用の第2導電型電極とを備えて構成されてい
ることを特徴とする光導電型受光素子。 2、高抵抗化された基板に第1溝部を形成する第1の工
程と、 前記第1溝部内面に沿って第1導電型の第1結晶成長層
を埋め込み、さらに、その上に第2導電型の第2結晶成
長層を埋め込むことにより、前記基板表面を平坦化させ
る第2の工程と、 前記第1結晶成長層上に少なくとも一つの第1導電型電
極を形成する第3の工程と、 前記第2結晶成長層上に少なくとも一対の信号取り出し
用の第2導電型電極を形成する第4の工程とを含んで構
成されていることを特徴とする光導電型受光素子。
[Claims] 1. A first crystal growth layer of a first conductivity type, which is embedded along the inner surface of a first groove formed in a high-resistance substrate and has a second groove; and the second groove. at least one first conductivity type electrode formed on the first crystal growth layer; and at least one first conductivity type electrode formed on the second crystal growth layer. and at least one pair of second conductivity type electrodes for signal extraction. 2. A first step of forming a first groove in a highly resistive substrate, burying a first crystal growth layer of a first conductivity type along the inner surface of the first groove, and further forming a second conductivity layer thereon. a second step of flattening the surface of the substrate by embedding a second crystal growth layer of a mold; a third step of forming at least one first conductivity type electrode on the first crystal growth layer; a fourth step of forming at least a pair of second conductivity type electrodes for signal extraction on the second crystal growth layer.
JP63088758A 1988-04-11 1988-04-11 Photoconductive light-receiving element Pending JPH01259576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63088758A JPH01259576A (en) 1988-04-11 1988-04-11 Photoconductive light-receiving element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63088758A JPH01259576A (en) 1988-04-11 1988-04-11 Photoconductive light-receiving element

Publications (1)

Publication Number Publication Date
JPH01259576A true JPH01259576A (en) 1989-10-17

Family

ID=13951781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63088758A Pending JPH01259576A (en) 1988-04-11 1988-04-11 Photoconductive light-receiving element

Country Status (1)

Country Link
JP (1) JPH01259576A (en)

Similar Documents

Publication Publication Date Title
JP2580451B2 (en) Photoelectric integrated device for reception and method of manufacturing the same
US4161745A (en) Semiconductor device having non-metallic connection zones
US6680494B2 (en) Ultra high speed heterojunction bipolar transistor having a cantilevered base
EP0450827B1 (en) Silicon photodiode for monolithic integrated circuits and method for making same
US5804847A (en) Backside illuminated FET optical receiver with gallium arsenide species
US6924918B2 (en) Optical modulator and method of manufacturing the same
JPS61129883A (en) Photodetector
JP3108528B2 (en) Optical position detection semiconductor device
KR100520626B1 (en) Pin photo diode
US5309003A (en) Article comprising a real space transfer semiconductor device, and method of making the article
US5246877A (en) Method of manufacturing a semiconductor device having a polycrystalline electrode region
EP0162541A1 (en) Integrated heterojunction FET and photodiode
JPH04213835A (en) Semiconductor device having laminar structure separated laterally un- analogically and manufacture thereof
JPH01259576A (en) Photoconductive light-receiving element
JPH11191633A (en) Pin-type semiconductor light receiving element and semiconductor light receiving circuit
JPH05102615A (en) Semiconductor device and manufacture thereof
JPH0226083A (en) Planar photodetector and manufacture of same
JP2645460B2 (en) Manufacturing method of light receiving element
KR0137568B1 (en) Method of making a bipolar transistor
EP1134809A2 (en) Ultra high speed heterojunction bipolar transistor having a cantilivered base
JP2583793B2 (en) Semiconductor substrate
KR19990038944A (en) Coupling element of pyien photodiode and heterojunction dipole transistor of horizontal structure and manufacturing method thereof
JPH0786631A (en) P-i-n photo-diode
JP2995359B2 (en) Semiconductor photodetector and method of manufacturing the same
JPH01212482A (en) Semiconductor photodetection device and manufacture thereof