KR19990038944A - Coupling element of pyien photodiode and heterojunction dipole transistor of horizontal structure and manufacturing method thereof - Google Patents
Coupling element of pyien photodiode and heterojunction dipole transistor of horizontal structure and manufacturing method thereof Download PDFInfo
- Publication number
- KR19990038944A KR19990038944A KR1019970058836A KR19970058836A KR19990038944A KR 19990038944 A KR19990038944 A KR 19990038944A KR 1019970058836 A KR1019970058836 A KR 1019970058836A KR 19970058836 A KR19970058836 A KR 19970058836A KR 19990038944 A KR19990038944 A KR 19990038944A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- layer thin
- light absorbing
- pin photodiode
- region
- Prior art date
Links
- 230000008878 coupling Effects 0.000 title claims abstract description 28
- 238000010168 coupling process Methods 0.000 title claims abstract description 28
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000010409 thin film Substances 0.000 claims description 131
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 14
- 230000000903 blocking effect Effects 0.000 claims description 13
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims description 12
- 150000001875 compounds Chemical class 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910052738 indium Inorganic materials 0.000 claims 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 230000003287 optical effect Effects 0.000 abstract description 29
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 238000005530 etching Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000010953 base metal Substances 0.000 description 4
- 230000031700 light absorption Effects 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 2
- 101000661808 Mus musculus Suppressor of tumorigenicity 14 protein homolog Proteins 0.000 description 2
- 102100037942 Suppressor of tumorigenicity 14 protein Human genes 0.000 description 2
- 238000004871 chemical beam epitaxy Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
- H01L31/1105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명은 광 소자와 전자 소자를 동일 기판상에 형성하고 결합하여 광 통신 시스템 등에서 전송된 광 신호를 직접 전기 신호로 변환시킬 수 있는 결합 소자의 구조에 관한 것으로, 기존의 광 소자와 전자 소자의 경우에는 각각의 광소자와 전자 소자를 별도로 제작, 패키지하여 모듈로 만들어서 결합하거나 또는 와이어 본딩 등을 이용하여 함께 패키지하는 방법을 이용하였으나 본원 발명은 기판의 일측에 전자 소자로서 이종접합 쌍극자 트랜지스터를 제조하고, 기판의 타측에 광 소자로서 PIN 광 다이오드를 제조하여 서로 전기적으로 연결한 구성을 가지고 있다. 따라서 본원 발명은 전자 소자와 광 소자의 결합, 연결 과정에서 발생하는 각종 기생 성분을 제거할 수 있어 소자의 성능을 향상시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a coupling device capable of converting an optical signal transmitted from an optical communication system or the like directly into an electrical signal by forming and combining an optical device and an electronic device on the same substrate. In this case, each optical device and an electronic device are manufactured separately, packaged, made into a module, combined, or packaged together using wire bonding. However, the present invention manufactures a heterojunction dipole transistor as an electronic device on one side of a substrate. On the other side of the substrate, a PIN photodiode is manufactured as an optical element and electrically connected to each other. Therefore, the present invention can remove various parasitic components generated during the coupling and connection process between the electronic device and the optical device, thereby improving the performance of the device.
Description
본 발명은 광소자와 전자소자를 동일 기판상에 형성하는 결합 소자에 관한 것으로, 특히, 3-5족 화합물 반도체를 이용하여 이종접합 쌍극자 트랜지스터와 광소자를 동일 기판상에 형성한 결합 소자 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a coupling device for forming an optical device and an electronic device on the same substrate. In particular, a coupling device in which a heterojunction dipole transistor and an optical device are formed on the same substrate using a group 3-5 compound semiconductor, and a fabrication thereof It is about a method.
이종접합 쌍극자 트랜지스터는 에미터 박막에 대역폭이 큰 화합물 반도체를 사용하여 베이스의 도핑 농도를 높이면서도 베이스에서 에미터로의 역 주입을 억제할 수 있는 장점이 있으므로 고속 소자로의 많은 응용이 예상되고 있다. 또한 이종접합 쌍극자 트랜지스터는 입력 베이스 전류에 따라 동작하므로 광 신호에 따라 전류 신호를 출력하는 광 다이오드와 직접 연결하여 광 다이오드의 출력 전류신호를 직접 증폭시킬 수 있다는 장점이 있으므로 고속 광 통신 시스템에서 전치 증폭기 등으로 많은 응용이 예상되고 있다. 이러한 고속 전치 증폭기의 제작에서 광 소자와의 연결을 위하여 광 다이오드를 모듈로 만들어서 연결하거나 또는 와이어 본딩을 이용하여 칩과 칩을 연결하는 공정이 이용되어 왔다. 그러나 이러한 경우 연결 과정에서 불가피하게 초래되는 기생 성분으로 인하여 심각한 성능 저하를 초래하게 되는 문제점이 있었다.Heterojunction dipole transistors have the advantage of suppressing back-to-emitter injection from the base to the emitter while increasing the doping concentration of the base by using a compound semiconductor with a large bandwidth in the emitter thin film. . In addition, because the heterojunction dipole transistor operates according to the input base current, it has the advantage of directly amplifying the output current signal of the photodiode by directly connecting with the photodiode that outputs the current signal according to the optical signal. Many applications are expected. In the fabrication of such a high speed preamplifier, a process of connecting a chip to a chip using a wire bonding or connecting a photodiode as a module or using wire bonding has been used for connection with an optical device. However, in this case, there is a problem that causes serious performance degradation due to parasitic components inevitably caused in the connection process.
이러한 문제점을 해결하기 위하여 광 소자와 전자 소자를 동일 웨이퍼에 결합한 형태의 제작을 시도하였으나 이는 에피 박막의 재성장 과정을 기반으로 하므로 제작 공정에 있어서 많은 어려움을 수반하고 있다. 즉 전자 소자를 먼저 제작하고 광 소자에 필요한 에피 박막을 재성장하여 광 소자를 제작하는 과정을 필요로 하므로 2배 이상의 제작 공정을 필요로 하고 있다. 가장 최근에 제안된 광 소자와 전자 소자가 결합된 형태의 대표적인 소자의 단면 구조는 도 1과 같다.In order to solve this problem, an attempt was made to fabricate an optical device and an electronic device on the same wafer. However, this is based on the regrowth process of the epitaxial thin film, and thus involves many difficulties in the manufacturing process. That is, the electronic device is manufactured first, and the process of fabricating the optical device by regrowing the epi thin film required for the optical device requires two times or more manufacturing processes. The cross-sectional structure of a representative device having a combination of an optical device and an electronic device proposed recently is shown in FIG. 1.
도 1은 이종접합 쌍극자 트랜지스터 전자 소자를 먼저 제작한 다음, PIN 광 소자에 필요한 에피 박막을 재성장하여 광 다이오드를 제작한 대표적인 결합 소자의 구조를 나타낸 단면도로서, 반절연성 기판(31)상에 버퍼층 박막(32)을 형성하고, 이 버퍼층(32)의 일측 영역에 부 컬렉터층 박막(33), 컬렉터층 박막(34), 베이스층 박막(35), 에미터층 박막(36), 캡층 박막(37)을 연속적으로 성장한 에피 박막을 사용 한다. 이어서 , 캡층 박막(37)위에 저항성 에미터 금속 전극(38)을 형성하고, 베이스층 박막(35)의 표면을 노출시키기 위한 식각을 하고, 그 위에 저항성 베이스 금속 전극(39)을 형성한다. 이어서 부 컬렉터층 박막(33)막의 표면을 노출시키기 위한 식각을 행한 후, 저항성 컬렉터 금속 전극(40)을 형성하고 소자 분리 식각을 실시하여 이종접합 쌍극자 트랜지스터 전자 소자의 제작을 완료한다.FIG. 1 is a cross-sectional view of a representative coupling device in which a heterojunction dipole transistor electronic device is fabricated first, followed by a regrowth of an epitaxial film required for a PIN optical device, and a photodiode. The buffer layer thin film is formed on a semi-insulating substrate 31. (32), the sub-collector layer thin film 33, the collector layer thin film 34, the base layer thin film 35, the emitter layer thin film 36, the cap layer thin film 37 in one region of the buffer layer 32. Use epi thin film grown continuously. Subsequently, the resistive emitter metal electrode 38 is formed on the cap layer thin film 37, the etching is performed to expose the surface of the base layer thin film 35, and the resistive base metal electrode 39 is formed thereon. Subsequently, after etching to expose the surface of the sub-collector layer thin film 33, the resistive collector metal electrode 40 is formed and device isolation etching is performed to complete the fabrication of the heterojunction dipole transistor electronic device.
이후, 광소자로서 PIN 광 다이오드를 제작하기 위하여 버퍼층 박막(32)의 타측 영역상에 N+층 박막(41), 광 흡수층 박막(42)과 P+층 박막(43)을 에피 성장 장비를 이용하여 재성장 후, P+층 박막(43)위에 링 모양의 저항성 P+금속 전극(44)을 형성하고, 광 소자의 동작 영역을 결정하기 위해 소자 분리 식각을 행한 후 N+층 박막(41)의 가장자리 둘레에 원형의 저항성 N+금속 전극(45)을 형성하여 소자 제작을 완료한다.Subsequently, in order to fabricate a PIN photodiode as an optical device, an epitaxial growth apparatus is used to form an N + layer thin film 41, a light absorbing layer thin film 42, and a P + layer thin film 43 on the other side of the buffer layer thin film 32. After regrowth, a ring-shaped resistive P + metal electrode 44 is formed on the P + layer thin film 43, and after performing element isolation etching to determine an operating region of the optical device, the N + layer thin film 41 A circular resistive N + metal electrode 45 is formed around the edge to complete device fabrication.
상술한 종래의 결합 소자 제조 공정에서는 재성장 과정으로 인한 불필요한 불순물의 침투, 기 성장된 박막과 재성장 박막간의 격자상수 불일치 등과 같은 문제점이 발생하게 된다. 따라서 이러한 재성장 공정에 의한 광 소자와 전자 소자의 결합 구조를 실현하기 위한 많은 노력에도 불구하고 현재 그 실현은 극히 불투명한 상태에 있다.In the conventional coupling device fabrication process described above, problems such as infiltration of unnecessary impurities due to the regrowth process, lattice constant mismatch between the pre-grown thin film and the regrown thin film, and the like occur. Therefore, despite many efforts to realize the combined structure of the optical device and the electronic device by such a regrowth process, the realization is currently in an extremely opaque state.
본 발명에서는 상술한 종래 기술의 문제점을 해결하기 위하여 기존의 이종접합 쌍극자 트랜지스터용 에피 구조에 금지 대역폭이 작은 진성 버퍼층 박막과 금지 대역폭이 큰 차단 버퍼층 박막 및 광 흡수층 박막을 삽입한 에피 구조를 제안하고 이를 이용하여 이온 주입 또는 확산 방법으로 수평 구조의 PIN 광 다이오드를 이종접합 쌍극자 트랜지스터와 동일 칩 내에서 동일 공정으로 제작하는 방법을 제안하여 단지 2 또는 3단계의 부가 공정을 필요로 하는 광 소자와 전자 소자가 결합된 결합 소자 구조와 그 제작 방법을 제안한다.The present invention proposes an epi structure in which an intrinsic buffer layer thin film with a small forbidden bandwidth, a blocking buffer layer thin film with a large forbidden bandwidth, and a light absorbing layer thin film are inserted into an existing epitaxial structure for a heterojunction dipole transistor. By using this method, we propose a method of fabricating a horizontal PIN photodiode in the same process as a heterojunction dipole transistor using an ion implantation or diffusion method, and an optical device and an electron requiring only two or three additional steps. We propose a combined device structure in which devices are combined and a fabrication method thereof.
종래의 이종접합 쌍극자 트랜지스터와 광 다이오드의 결합된 형태의 제작에 있어서 각각의 소자를 별도의 공정으로 제작하고 이를 와이어 본딩 등으로 연결하는 구조를 사용하였으나 이는 별도의 에피 구조를 가지고 별도의 공정을 거쳐서 와이어 등으로 결합해야 하는 문제점이 있었다. 또한 이러한 문제를 해결하기 위한 방편으로 이종접합 쌍극자 트랜지스터를 먼저 제작한 후 동일 웨이퍼상에 광 다이오드에 필요한 에피 구조를 재성장하여 PIN 광 다이오드를 제작하고 이를 직접 트랜지스터에 연결하는 소자 구조가 있었다. 하지만 이 경우 광 소자와 전자 소자의 연결로 인한 문제점이 해결되고 전체 결합된 소자의 크기를 감소시킬 수 있다는 장점이 있으나 광 소자용 에피 구조의 재성장에 따른 공정의 어려움이라는 큰 문제점을 안고 있다. 또한 기존의 고속 동작용 수직 PIN 광 다이오드는 주로 기생 커패시턴스 성분의 크기에 의하여 그 동작 속도가 결정되므로 고속 동작을 위하여 원형의 PIN 광 다이오드를 주로 사용하며 그 경우 원의 지름을 감소시키거나 진성 광 흡수층 박막의 두께를 증가 시켜야 한다. 그러나 원형 전극의 지름을 감소시키는 경우 입사광 신호의 흡수를 감소시키게 되며 전극 접촉 저항을 증대 시키는 문제를 노출하게 된다. 또한 진성 광 흡수층 박막의 두께를 증가 시키면 입사 광 신호의 흡수율은 증가하나 생성된 전자, 정공의 이동 거리를 길게 하므로 동작속도의 저하를 초래하게 된다.Conventional heterojunction dipole transistors and photodiodes are fabricated in a separate process, and each device is fabricated in a separate process and connected by wire bonding, etc. This has a separate epi structure and a separate process There was a problem that must be combined with a wire. In order to solve this problem, there was a device structure in which a heterojunction dipole transistor was first fabricated first, followed by regrowth of the epi structure required for the photodiode on the same wafer, to fabricate a PIN photodiode and directly connect it to the transistor. However, in this case, the problem caused by the connection between the optical device and the electronic device can be solved and the size of the combined device can be reduced, but there is a big problem that the process is difficult due to the regrowth of the epitaxial structure for the optical device. In addition, since the operation speed of the conventional vertical PIN photodiode for high speed operation is mainly determined by the size of the parasitic capacitance component, a circular PIN photodiode is mainly used for high-speed operation, in which case the diameter of the circle is reduced or the intrinsic light absorbing layer is used. The thickness of the film should be increased. However, reducing the diameter of the circular electrode reduces the absorption of the incident light signal and exposes the problem of increasing the electrode contact resistance. In addition, increasing the thickness of the intrinsic light absorbing layer thin film increases the absorption rate of the incident light signal, but causes a decrease in operating speed because the moving distance of generated electrons and holes is increased.
따라서 이러한 소자 설계 변수를 최적화하기 위한 많은 노력이 있어 왔으나 그 제약조건으로 인하여 소자 설계의 어려움이 있다.Therefore, many efforts have been made to optimize such device design variables, but there are difficulties in device design due to its constraints.
상술한 종래 기술의 문제점을 해결하기 위한 본 발명의 목적은 에피층에 따라 수직으로 제작되는 PIN 광 다이오드를 수평 구조로 제작하여 소자 설계시의 많은 제약조건을 해소하고 또한 광 소자와 전자 소자를 동일 웨이퍼상에서 동일 공정으로 제작하여 기존의 기술적 제한 조건을 해결할 수 있는 결합 소자의 구조를 제공하는데 있다.An object of the present invention for solving the above problems of the prior art is to manufacture a PIN photodiode manufactured vertically along the epi layer in a horizontal structure to solve many constraints in device design and to make the optical and electronic devices the same In the same process on the wafer to provide a structure of the coupling element that can solve the existing technical limitations.
본 발명의 다른 목적은 에피 층에 따라 수직으로 제작되는 PIN 광 다이오드를 수평 구조로 제작하여 소자 설계시의 많은 제약조건을 해소하고 또한 광 소자와 전자 소자를 동일 웨이퍼상에서 동일 공정으로 제작하여 기존의 기술적 제한 조건을 해결할 수 있는 결합 소자의 제조방법을 제공하는데 있다.Another object of the present invention is to manufacture a PIN photodiode manufactured vertically according to the epi layer in a horizontal structure to solve many constraints in the design of the device, and also to fabricate the optical and electronic devices in the same process on the same wafer It is to provide a method of manufacturing a coupling device that can solve the technical constraints.
상기 목적을 달성하기 위한 본 발명의 결합 소자는 동일 기판상에 수평 PIN 광 다이오드와 이종 접합 쌍극자 트랜지스터를 형성하여 결합한 결합 소자에 있어서,In the coupling device of the present invention for achieving the above object in the coupling device formed by combining a horizontal PIN photodiode and a heterojunction dipole transistor on the same substrate,
상기 이종접합 쌍극자 트랜지스터는 반 절연성 화합물 반도체 기판상에 차례로 적층된 버퍼층 박막, 차단 버퍼층 박막 및 광 흡수층 박막을 포함하며, 상기 광 흡수층 박막의 일측 영역에 차례로 적층된 부 컬렉터층 박막, 컬렉터층 박막, 베이스층 박막, 에미터층 박막, 및 캡층 박막을 포함하여 구성되고, 상기 PIN 광 다이오드는 상기 이종접합 트랜지스터의 형성영역에 인접하여 상기 광 흡수층에 말발굽형상으로 서로 이격되어 형성되어 있는 P+층 영역 및 N+층 영역과, 상기 P+층 영역 및 N+층 영역의 중간 원심부분에 형성되는 광 흡수층 영역을 포함하여 구성되며, 상기 이종접합 쌍극자 트랜지스터의 베이스층 박막과 PIN 광 다이오드의 N+층 영역이 배선 금속에 의해 전기적으로 접속되는 것을 특징으로 한다.The heterojunction dipole transistor includes a buffer layer thin film, a blocking buffer layer thin film and a light absorbing layer thin film sequentially stacked on a semi-insulating compound semiconductor substrate, and a sub-collector layer thin film and a collector layer thin film sequentially stacked on one region of the light absorbing layer thin film. A P + layer region including a base layer thin film, an emitter layer thin film, and a cap layer thin film, wherein the PIN photodiode is spaced apart from each other in a horseshoe shape in the light absorbing layer adjacent to the region of the heterojunction transistor ; An N + layer region and a light absorbing layer region formed in the P + layer region and an intermediate centrifugal portion of the N + layer region, the base layer thin film of the heterojunction dipole transistor and the N + layer region of the PIN photodiode. It is electrically connected by this wiring metal, It is characterized by the above-mentioned.
상기 다른 목적을 달성하기 위한 본 발명의 결합 소자의 제조방법에 따르면 반 절연성 화합물 반도체 기판상에 버퍼층 박막, 차단 버퍼층 박막, 광 흡수층 박막, 부 컬렉터층 박막, 컬렉터층 박막, 베이스층 박막, 에미터층 박막, 및 캡층 박막을 차례로 적층하는 단계와, 상기 베이스층 박막, 부 컬렉터층 박막 및 광 흡수층 박막의 상 표면이 단계적으로 넓은 폭을 가지는 것에 의해 노출되도록 상기 캡층 박막으로부터 부 컬렉터층까지를 소정의 폭으로 패터닝하고, 상기 캡층 박막, 베이스층 박막 및 부 컬렉터층 박막상에 각각 전극을 형성하여 이종접합 쌍극자 트랜지스터를 제조하는 단계와, 상기 이종접합 쌍극자 트랜지스터에 인접한 광 흡수층 영역에 서로 이격되어 그 사이에 광 흡수층 박막을 두고 대향하는 말발굽 형상의 패턴을 형성하고 그 패턴의 한쪽에 제 1 도전형 불순물을 주입하여 PIN 광 다이오드의 P+층 영역을 형성한 후, 반대쪽 패턴에 제 2 도전형 불순물을 주입하여 PIN 광 다이오드의 N+층 영역을 형성하여 다이오드의 PIN 구조를 형성하고, 상기 P+층 영역과 N+층 영역상에 각각 말발굽 형상을 가지는 P+와 N+금속 전극을 형성하여 PIN 광 다이오드를 제조하는 단계와, 상기 저항성 베이스 전극과 N+금속 전극을 배선 금속으로 접속하는 단계로 이루어진다.According to the method of manufacturing a coupling device of the present invention for achieving the above another object, a buffer layer thin film, a blocking buffer layer thin film, a light absorbing layer thin film, a sub collector layer thin film, a collector layer thin film, a base layer thin film, an emitter layer on a semi-insulating compound semiconductor substrate Stacking the thin film and the cap layer thin film in turn, and preserving the upper surface of the base layer thin film, the sub-collector layer thin film, and the light absorbing layer thin film by a stepwise wide width so that the cap layer thin film to the sub-collector layer may be exposed. Patterning a width, forming electrodes on the cap layer thin film, the base layer thin film, and the sub-collector layer thin film to manufacture a heterojunction dipole transistor, and spaced apart from each other in a light absorbing layer region adjacent to the heterojunction dipole transistor. Place the thin film of light absorbing layer on the opposite side to form a horseshoe-shaped pattern. A first conductivity type and then implanting impurities to form a P + layer region of the PIN photodiode, a second conductivity type for injecting the N + PIN structure of a diode to form a layer region of the PIN photodiode impurity opposite to the pattern on one side of the Forming a P + and N + metal electrode having a horseshoe shape on the P + layer region and the N + layer region, respectively, to manufacture a PIN photodiode, and forming the resistive base electrode and the N + metal electrode. The wiring is made of metal.
도 1은 종래의 재 성장법에 의하여 제조된 수직 구조의 PIN 광 다이오드와 이종 접합 쌍극자 트랜지스터의 결합 소자의 단면도,1 is a cross-sectional view of a coupling element of a vertical PIN photodiode and a heterojunction dipole transistor manufactured by a conventional regrowth method;
도 2는 본 발명의 실시에 의한 수평 구조의 PIN 광 다이오드 소자와 이종접합 쌍극자 트랜지스터의 결합 소자의 단면도,2 is a cross-sectional view of a coupling element of a PIN photodiode device and a heterojunction dipole transistor having a horizontal structure according to an embodiment of the present invention;
도 3은 본 발명의 실시에 의한 수평 구조의 PIN 광 다이오드 소자와 이종접합 쌍극자 트랜지스터의 결합 소자의 평면도,3 is a plan view of a coupling element of a PIN photodiode element and a heterojunction dipole transistor having a horizontal structure according to an embodiment of the present invention;
도 4의 (a)-(e)는 본 발명의 실시에 의한 수평 구조의 PIN 광 다이오드 소자와 이종접합 쌍극자 트랜지스터의 결합 소자의 제조를 위한 공정도.Figure 4 (a)-(e) is a process chart for manufacturing a coupling device of a PIN photodiode device and a heterojunction dipole transistor of a horizontal structure according to the embodiment of the present invention.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
1 : 반 절연성 화합물 반도체 기판 2 : 버퍼층 박막DESCRIPTION OF SYMBOLS 1 Semi-insulating compound semiconductor substrate 2 Buffer layer thin film
3 : 차단 버퍼층 박막 4 : 광 흡수층 박막3: blocking buffer layer thin film 4: light absorbing layer thin film
5 : 부 컬렉터층 박막 6 : 컬렉터층 박막5: secondary collector layer thin film 6: collector layer thin film
7 : 베이스층 박막 8 : 에미터층 박막7: base layer thin film 8: emitter layer thin film
9 : 캡층 박막 10 : 저항성 에미터 금속전극9 Cap layer thin film 10 Resistive emitter metal electrode
11 : 저항성 베이스 금속 전극 12 : 저항성 컬렉터 금속전극11 resistive base metal electrode 12 resistive collector metal electrode
13 : 수평 PIN 광 다이오드의 P+영역13: P + area of horizontal PIN photodiode
14 : 수평 PIN 광 다이오드의 N+영역14: N + region of horizontal PIN photodiode
15 : 저항성 P+금속 전극 16 : 저항성 N+금속 전극15: resistive P + metal electrode 16: resistive N + metal electrode
17 : 수평 PIN 광 소자의 광 흡수층 영역17: light absorption layer region of the horizontal PIN optical element
18 : 전극 배선 금속18: electrode wiring metal
19 : 광 소자와 트랜지스터의 연결 배선 금속19: connection wiring metal of optical element and transistor
20 : SiN 표면 보호막20: SiN surface protective film
상기 목적을 달성하기 위한 본 발명은 수평 구조의 PIN 광 다이오드와 이종접합 쌍극자 트랜지스터의 결합 소자는 도 2와 같은 단면 구조와 도 3과 같은 평면 구조를 가지고 있다.According to the present invention for achieving the above object, a coupling element of a horizontal PIN photodiode and a heterojunction dipole transistor has a cross-sectional structure as shown in FIG. 2 and a planar structure as shown in FIG. 3.
이하, 도 2 및 도 3을 참조하여 본원 발명의 결합 소자의 구조에 대하여 설명하면 다음과 같다.Hereinafter, the structure of the coupling element of the present invention will be described with reference to FIGS. 2 and 3.
도 2를 참조하면, 결합 소자는 이종접합 쌍극자 트랜지스터와 PIN 광 다이오드가 동일기판상에 형성되어 있다.2, in the coupling element, a heterojunction dipole transistor and a PIN photodiode are formed on the same substrate.
이종접합 쌍극자 트랜지스터는 반 절연성 화합물 반도체 기판(1)상에 갈륨비소 버퍼층 박막(2), 알루미늄 갈륨비소 차단 버퍼층 박막(3), 및 광 흡수층 박막(4)이 차례로 적층된 에피층상에 갈륨비소 부 컬렉터층 박막(5), 갈륨비소 또는 알루미늄 갈륨비소 컬렉터층 박막(6), 갈륨비소 베이스층 박막(7), 알루미늄 갈륨비소 에미터층 박막(8), 및 인듐 갈륨 비소 캡층 박막(9)이 차례로 적층되어 있으며, 갈륨비소 부 컬렉터층 박막(5)위에 저항성 컬렉터 금속전극(12)이 형성되어 있고, 갈륨비소 베이스층 박막(7)위에 저항성 베이스 금속 전극(11)이 형성되어 있으며, 인듐 갈륨 비소 캡층 박막(9)위에 저항성 에미터 금속전극(10)이 형성된 구조를 가지고 있으며, PIN 광 다이오드는 이종접합 쌍극자 트랜지스터에 인접하여 상기 광 흡수층 박막(4)에 도 3에 도시되어 있는 바와 같은 말발굽형상을 가지는 P+층 영역(13)과 N+층 영역(14)이 형성되어 있고, 그 사이에 광흡수층 박막(17)이 형성되어 수평으로 PIN 구조를 가지며, P+층 영역(13)과 N+층 영역(14)상에 각각 말발굽형의 금속 전극(15),(16)이 형성되어 있는 구조를 가지고 있고, 이종접합 쌍극자 트랜지스터와 PIN 광 다이오드를 전기적으로 접속하기 위하여 베이스 금속 전극(11)과 말발굽형의 금속 전극(16)이 배선 금속(19)에 의해 접속되어 있는 구성을 가지고 있다.The heterojunction dipole transistor has a gallium arsenide portion on an epitaxial layer in which a gallium arsenide buffer layer thin film (2), an aluminum gallium arsenide blocking buffer layer thin film (3), and a light absorbing layer thin film (4) are sequentially stacked on a semi-insulating compound semiconductor substrate (1). The collector layer thin film 5, the gallium arsenide or aluminum gallium arsenide collector layer thin film 6, the gallium arsenide base layer thin film 7, the aluminum gallium arsenide emitter layer thin film 8, and the indium gallium arsenide cap layer thin film 9 are in turn The resistive collector metal electrode 12 is formed on the gallium arsenide collector layer thin film 5, the resistive base metal electrode 11 is formed on the gallium arsenide base layer thin film 7, and the indium gallium arsenide is formed. The resistive emitter metal electrode 10 is formed on the cap layer thin film 9, and the PIN photodiode is shown in FIG. 3 in the light absorbing layer thin film 4 adjacent to the heterojunction dipole transistor. A P + layer region 13 and the N + layer region 14 is formed, the light absorption thin film 17 therebetween having a horse shoe shape as is formed has a PIN structure in the horizontal, P + layer region Horseshoe-shaped metal electrodes 15 and 16 are formed on the 13 and N + layer regions 14, respectively, and have a base for electrically connecting the heterojunction dipole transistor and the PIN photodiode. The metal electrode 11 and the horseshoe-shaped metal electrode 16 are connected by the wiring metal 19. As shown in FIG.
기존의 수직 구조인 PIN 광 다이오드에 있어서 광 흡수층 박막(42)의 두께는 기생 커패시턴스의 용량을 결정하며, 광 흡수율에 따라 그 두께가 좌우되는 가장 중요한 인자중의 하나이므로 그 두께의 결정에 많은 제약이 있었으나, 본 발명에서 제안하는 수평 구조의 PIN 광 다이오드에서 광 흡수층의 두께(4)는 단지 광 흡수율에 따라 좌우되므로 그 선택 범위가 넓어진다. 여기서 PIN 다이오드의 기생 커패시턴스 용량은 말발굽형 광 흡수층 영역(17)의 반 원주 단면적에 비례하므로 광 흡수층 영역(17)의 반지름을 R이라 하는 경우 R에 비례한다. 그러나 종래의 수직 구조형 PIN 광 다이오드의 경우 기생 커패시턴스 용량은 원형 면적에 비례하므로 원형의 반지름 R의 제곱에 비례하게 된다.In the PIN photodiode, which is a conventional vertical structure, the thickness of the light absorbing layer thin film 42 determines the capacitance of the parasitic capacitance, and is one of the most important factors in which the thickness depends on the light absorption rate. However, in the PIN photodiode of the horizontal structure proposed in the present invention, the thickness 4 of the light absorbing layer depends only on the light absorption rate, so the selection range is widened. Here, the parasitic capacitance of the PIN diode is proportional to the semi-circumferential cross-sectional area of the horseshoe-shaped light absorbing layer region 17, so that the radius of the light absorbing layer region 17 is proportional to R. However, in the conventional vertical structure PIN photodiode, since the parasitic capacitance is proportional to the circular area, it is proportional to the square of the radius R of the circular shape.
따라서 본 발명에서 제안한 수평 구조의 PIN 광 다이오드는 입사 광 신호의 흡수를 최대화하기 위하여 원을 충분하게 크게 하면서도 기생 커패시턴스 용량을 감소시킬 수 있다.Therefore, the PIN photodiode of the horizontal structure proposed in the present invention can reduce the parasitic capacitance capacity while making the circle large enough to maximize the absorption of the incident optical signal.
이하, 본 발명에 의하여 구현되는 수평 구조의 PIN 광 소자와 이종접합 쌍극자 트랜지스터 결합 소자를 제조하기 위한 실시예로서 첨부된 도 4의 (a)-(e)를 참조 하여 상세하게 설명하면 다음과 같다.Hereinafter, a detailed description will be given with reference to FIGS. 4A to 4E as an embodiment for manufacturing a PIN optical device having a horizontal structure and a heterojunction dipole transistor coupling device implemented by the present invention. .
도 4의 (a)에 도시된 바와 같이, CBE(Chemical Beam Epitaxy) 또는 MBE (Molecular Beam Epitaxy)등의 성장 장비를 이용하여 반 절연성 화합물 반도체 기판(1)에 약 30nm 두께의 갈륨비소 버퍼층 박막(2) 및 약 30nm 두께의 금지 대역폭이 큰 화합물 반도체 물질로서 알루미늄 갈륨비소 차단 버퍼층 박막(3)을 연속적으로 성장 한다. 이어서 알루미늄 갈륨비소 차단 버퍼층 박막(3)상에 이종접합 쌍극자 트랜지스터의 버퍼 역할을 하면서 수평 PIN 광 다이오드의 광 흡수층 영역을 구성하는 약 1-2㎛ 두께의 불순물이 도포되지 않은 진성 에피층으로서 광 흡수층 박막(4)을 성장한다.As shown in FIG. 4A, a gallium arsenide buffer layer thin film having a thickness of about 30 nm is formed on the semi-insulating compound semiconductor substrate 1 using growth equipment such as chemical beam epitaxy (CBE) or molecular beam epitaxy (MBE). 2) and an aluminum gallium arsenide blocking buffer layer thin film 3 are continuously grown as a compound semiconductor material having a large forbidden bandwidth of about 30 nm thick. Subsequently, the light absorbing layer is formed on the aluminum gallium arsenide blocking buffer layer thin film 3 as an intrinsic epitaxial layer which serves as a buffer of the heterojunction dipole transistor and is free of impurities having a thickness of about 1-2 μm constituting the light absorbing layer region of the horizontal PIN photodiode. The thin film 4 is grown.
상기 결과물에, 기존의 이종접합 쌍극자 트랜지스터를 제작하기 위한 에피층 박막 구조를 성장하는 바, 먼저 약 50nm의 두께와 약 5×1018/cm3의 고 농도의 N+불순물이 도포된 갈륨비소 부 컬렉터층 박막(5)을 성장하고, 이어서 20∼40nm 두께에 약 2×1016/cm3의 농도로 도포된 갈륨비소 또는 알루미늄 갈륨비소 컬렉터층 박막(6)을 성장한다.On the result, an epitaxial thin film structure for fabricating a conventional heterojunction dipole transistor was grown. First, a gallium arsenide portion coated with a thickness of about 50 nm and a high concentration of N + impurity of about 5 × 10 18 / cm 3 was applied. The collector layer thin film 5 is grown, followed by growing the gallium arsenide or aluminum gallium arsenide collector layer thin film 6 coated at a concentration of about 2x10 16 / cm 3 at a thickness of 20 to 40 nm.
이어, 베이스층을 형성하는 P+형 불순물을 5×1019/cm3의 고 농도로 갈륨비소 베이스층 박막(7)을 약 70nm의 두께로 성장한 후, 약 5×1017/cm3의 농도로 도포 된 약 18nm의 알루미늄 갈륨비소 에미터층 박막(8)과 에미터 전극 저항접촉을 용이하게 하기위한 고 농도로 도포된 인듐 갈륨비소 캡층 박막(9)을 성장하여 에피 층을 완성한다.Subsequently, the gallium arsenide base layer thin film 7 was grown to a thickness of about 70 nm at a high concentration of 5 × 10 19 / cm 3 to form a P + -type impurity, and then a concentration of about 5 × 10 17 / cm 3 . An epitaxial layer is formed by growing an aluminum gallium arsenide emitter layer thin film 8 having a thickness of about 18 nm and an indium gallium arsenide cap layer thin film 9 coated at a high concentration to facilitate the emitter electrode resistance contact.
상기 결과물에, 도 4의 (b)에 도시한 바와 같이, 기존의 표준 공정을 사용하여 이종접합 쌍극자 트랜지스터를 제작한다. 예컨대, Ti/Pt/Au 저항성 에미터 금속 전극(10)을 캡층 박막(9)위에 형성하고, 베이스층 박막(7) 표면을 노출시키기 위한 식각을 행하고, 베이스층 박막(7)의 표면상에 또 다시 Ti/Pt/Au 저항성 베이스 금속 전극(11)을 형성한다. 이어서, 부 컬렉터층 박막(5)의 표면이 노출되도록 식각을 행한 후 Ni/Ge/Au/Ti/Au 저항성 컬렉터 금속 전극(12)을 형성하고, 광 다이오드를 형성하기 위해 광 흡수층 박막(4)까지 식각하여 이종접합 쌍극자 트랜지스터 전자 소자를 완성한다.In the resultant product, as shown in Fig. 4B, a heterojunction dipole transistor is fabricated using an existing standard process. For example, a Ti / Pt / Au resistive emitter metal electrode 10 is formed on the cap layer thin film 9, and etching is performed to expose the surface of the base layer thin film 7, and on the surface of the base layer thin film 7 Again, the Ti / Pt / Au resistive base metal electrode 11 is formed. Subsequently, after etching to expose the surface of the sub-collector layer thin film 5, the Ni / Ge / Au / Ti / Au resistive collector metal electrode 12 is formed, and the light absorbing layer thin film 4 is formed to form a photodiode. Etch to complete the heterojunction dipole transistor electronic device.
이후, 도 4의 (c)에 도시한 바와 같이, 수평 PIN 광 다이오드를 제작하기 위하여 먼저 도 3의 평면도에 도시된 바와 같은 말발굽형의 불순물 영역을 형성하기 위해 말발굽형의 이온 주입 또는 확산 마스크 패턴을 광 흡수층 박막(4)위에 형성하고, C 또는 Zn를 확산 또는 이온 주입법을 이용하여 광 흡수층 박막(4)에 말발굽형의 PIN 다이오드의 P+층 영역(13)을 형성한다. 이어서, 도 3도의 말발굽형의 불순물 영역을 형성하기 위해 말발굽형의 이온 주입 또는 확산 마스크 패턴을 광 흡수층 박막(4)위에 형성하고 Si을 확산 또는 이온 주입법으로 광 흡수층 박막(4)에 PIN 다이오드의 N+층 영역(14)을 형성한다. 따라서 수평 구조의 P(13)-I(17)-N(14) 광 다이오드 구조가 형성된다.Then, as shown in (c) of FIG. 4, in order to fabricate a horizontal PIN photodiode, a horseshoe-type ion implantation or diffusion mask pattern is first formed to form a horseshoe-type impurity region as shown in the plan view of FIG. Is formed on the light absorbing layer thin film 4, and C or Zn is formed on the light absorbing layer thin film 4 by the diffusion or ion implantation method to form the P + layer region 13 of the horseshoe type PIN diode. Subsequently, a horseshoe-shaped ion implantation or diffusion mask pattern is formed on the light absorbing layer thin film 4 to form the horseshoe-type impurity region of FIG. 3, and Si is deposited on the light absorbing layer thin film 4 by diffusion or ion implantation. N + layer region 14 is formed. Thus, a P (13) -I (17) -N (14) photodiode structure having a horizontal structure is formed.
이어서, 도 4의 (d)에 도시한 바와 같이, P+층 영역(13)과 N+층 영역(14)위에 전극을 형성하기 위하여 도 3에 도시된 바와 같은 말발굽형 마스크 패턴을 이용하여 말발굽형의 금속 전극(15), (16)을 각각 P+층 영역(13)과 N+층 영역(14)위에 형성한다.Subsequently, as shown in FIG. 4D, the horseshoe is made using the horseshoe-shaped mask pattern as shown in FIG. 3 to form an electrode on the P + layer region 13 and the N + layer region 14. Metal electrodes 15 and 16 are formed on the P + layer region 13 and the N + layer region 14, respectively.
이때, 상기 말발굽형의 금속 전극(15, 16)형성시 말발굽형 패턴 대신에 원형 또는 방형패턴을 이용하여 원형 또는 방형으로 형성할 수도 있다.In this case, the horseshoe-shaped metal electrodes 15 and 16 may be formed in a circle or a square by using a circular or square pattern instead of a horseshoe-shaped pattern.
이어서, 도 4의 (e)에 도시한 바와 같이, PIN 다이오드와 이종접합 쌍극자 트랜지스터의 형성영역을 제외한 나머지 영역의 알루미늄 갈륨비소 차단 버퍼층 박막(3)과 갈륨비소 버퍼층 박막(2)을 식각하여 소자 분리를 행하고, SiN를 이용하여 표면 보호막(20)을 도포한 다음, 이를 사진 식각법으로 패터닝하여 저항성 에미터 금속 전극(10), 베이스 저항 전극(11) 및 컬렉터 저항 전극(12)을 노출시키는 접촉 구멍과, 말발굽형의 금속 전극(15), (16)을 노출시키는 접촉 구멍을 형성한 후, 상기 각 접촉구멍에 배선 금속(18)을 형성하는 동시에, 이종 접합 쌍극자 트랜지스터와 PIN 광 다이오드를 전기적으로 접속하기 위하여 베이스 전극(11)과 말발굽형의 금속 전극(16)상의 배선 금속(18)을 연결하는 배선 금속(19)을 형성한다.Subsequently, as shown in FIG. 4E, the aluminum gallium arsenide blocking buffer layer thin film 3 and the gallium arsenide buffer layer thin film 2 are etched in the remaining regions except for the PIN diode and the heterojunction dipole transistor. After separation, the surface protective film 20 is coated using SiN, and then patterned by photolithography to expose the resistive emitter metal electrode 10, the base resistive electrode 11, and the collector resistive electrode 12. After forming the contact hole and the contact hole exposing the horseshoe-shaped metal electrodes 15 and 16, the wiring metal 18 is formed in each of the contact holes, and the heterojunction dipole transistor and the PIN photodiode are formed. In order to electrically connect, the wiring metal 19 which connects the base electrode 11 and the wiring metal 18 on the horseshoe-shaped metal electrode 16 is formed.
이어서, 상기 PIN 광 다이오드의 광 흡수층 영역(17)상의 표면 보호막(20)을 제거하여 광 흡수층 영역(17)의 표면이 노출되도록 제거하여 결합 소자를 제조한다.Subsequently, the surface protection film 20 on the light absorbing layer region 17 of the PIN photodiode is removed to remove the surface of the light absorbing layer region 17 so as to form a coupling device.
여기서 수평 광 소자와 전자 소자의 연결은 충분하게 짧은 배선 금속(19)을 통하여 연결되므로 기존의 와이어 본딩 등에서 초래되는 기생 성분에 의한 문제점을 해소할 수 있다.Here, the connection between the horizontal optical element and the electronic element is connected through a sufficiently short wiring metal 19, thereby eliminating the problems caused by parasitic components caused by conventional wire bonding.
상기에서는 일 실시예의 제조공정을 설명하였으나 본 발명의 사상에 벗어남이 없이 다르게 실시할 수도 있음은 이 분야에 통산적인 지식을 가진 자는 쉽게 알 수 있을 것이다.In the above description of the manufacturing process of one embodiment, but can be carried out differently without departing from the spirit of the invention will be readily apparent to those of ordinary skill in the art.
본 발명은 광 소자인 PIN 광 다이오드와 전자 소자인 이종접합 쌍극자 트랜지스터를 동일 기판상에 동일 공정으로 제작되므로 양 소자를 패키지 모듈화하여 결합, 연결하기 위한 공정이 불필요하여, 종래의 결합 소자에 비하여 결합 소자의 성능이 향상되고, 회로의 설계시 집적도를 현저하게 높일 수 있으며 설계된 회로의 레이아웃을 획기적으로 개선할 수 있다.In the present invention, since a PIN photodiode as an optical device and a heterojunction dipole transistor as an electronic device are fabricated in the same process on the same substrate, a process for coupling and connecting both devices into a package module is unnecessary, and thus, compared with a conventional coupling device. The performance of the device can be improved, the degree of integration in the circuit design can be significantly increased, and the layout of the designed circuit can be significantly improved.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970058836A KR100249785B1 (en) | 1997-11-07 | 1997-11-07 | Semiconductor device integrating heterojunction bipolar transistor and lateral pin photo-diode and its fabricating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970058836A KR100249785B1 (en) | 1997-11-07 | 1997-11-07 | Semiconductor device integrating heterojunction bipolar transistor and lateral pin photo-diode and its fabricating method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990038944A true KR19990038944A (en) | 1999-06-05 |
| KR100249785B1 KR100249785B1 (en) | 2000-03-15 |
Family
ID=19524393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970058836A KR100249785B1 (en) | 1997-11-07 | 1997-11-07 | Semiconductor device integrating heterojunction bipolar transistor and lateral pin photo-diode and its fabricating method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100249785B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348700B1 (en) * | 2000-09-16 | 2002-08-13 | 서울대학교 공과대학 교육연구재단 | Optical Device and Manufacturing Method of the Same |
| KR100948596B1 (en) * | 2007-12-10 | 2010-03-23 | 한국전자통신연구원 | Monolithic photo-detector array integrated with ROIC for laser image signal detection and manufacturing method thereof |
| CN108039363A (en) * | 2017-11-30 | 2018-05-15 | 电子科技大学 | Optical drive SiC/GaN based semiconductor devices and its manufacture craft |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101257604B1 (en) | 2011-06-30 | 2013-04-29 | 선병수 | Horizontal Type PIN Diode and The Manufacturing Method Thereof |
-
1997
- 1997-11-07 KR KR1019970058836A patent/KR100249785B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348700B1 (en) * | 2000-09-16 | 2002-08-13 | 서울대학교 공과대학 교육연구재단 | Optical Device and Manufacturing Method of the Same |
| KR100948596B1 (en) * | 2007-12-10 | 2010-03-23 | 한국전자통신연구원 | Monolithic photo-detector array integrated with ROIC for laser image signal detection and manufacturing method thereof |
| US7759703B2 (en) | 2007-12-10 | 2010-07-20 | Electronics And Telecommunications Research Institute | Photo-detector array device with ROIC monolithically integrated for laser-radar image signal and manufacturing method thereof |
| US7892880B2 (en) | 2007-12-10 | 2011-02-22 | Electronics And Telecommunications Research Institute | Method of manufacturing a photo-detector array device with ROIC monolithically integrated for laser-radar image signal |
| CN108039363A (en) * | 2017-11-30 | 2018-05-15 | 电子科技大学 | Optical drive SiC/GaN based semiconductor devices and its manufacture craft |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100249785B1 (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5401203B2 (en) | Semiconductor light receiving device and manufacturing method thereof | |
| KR100253820B1 (en) | Photo detector and method for manufacturing the same | |
| US4814847A (en) | Ingaas semiconductor structures | |
| US4593457A (en) | Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact | |
| JP2580451B2 (en) | Photoelectric integrated device for reception and method of manufacturing the same | |
| KR900017194A (en) | Manufacturing method of semiconductor integrated circuit device | |
| JP2000156520A (en) | Light receiving element and manufacture thereof | |
| CA1294349C (en) | Rear entry photodiode | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| EP0452801B1 (en) | Semiconductor device having light receiving element and method of producing the same | |
| JP2599131B2 (en) | Integrated photodetector-amplifier device | |
| US5357127A (en) | Pin heterojunction photo diode with undercut gate jifet | |
| JP2874570B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100249785B1 (en) | Semiconductor device integrating heterojunction bipolar transistor and lateral pin photo-diode and its fabricating method | |
| US4729963A (en) | Fabrication method for modified planar semiconductor structures | |
| US6673645B2 (en) | Method and apparatus for a monolithic integrated mesfet and p-i-n optical receiver | |
| EP0162541A1 (en) | Integrated heterojunction FET and photodiode | |
| DE3644410A1 (en) | PHOTO RECEIVER | |
| KR100262409B1 (en) | Method of manufacturing optoelectronic integrated circuit | |
| US5416030A (en) | Method of reducing leakage current in an integrated circuit | |
| US7259444B1 (en) | Optoelectronic device with patterned ion implant subcollector | |
| JPH01196182A (en) | Photodiode | |
| JPS63237484A (en) | Semiconductor device | |
| KR100440253B1 (en) | Photoreceiver and method of manufacturing the same | |
| JPH02226777A (en) | Semiconductor light receiving element and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091113 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |