JPH02260815A - 雑音除去装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は１．入力信号を所定の周期でサンプリングし
て、入力信号に発生した雑音を除去する雑音除去装置に
関する。

（従来の技術） マイクロコンピュータ等にあっては、入力される信号の
チャツタリング等の雑音を除去して、誤動作を防止する
ための雑音除去回路が備えられているものが多い。

このような雑音除去回路としては、例えば第６図に示す
ように構成されたものがある。

第６図において、入力信号は、３段に縦続接続されたノ
リツブフロップ（以下「Ｆ／ＦＪと呼ぶ）１．２．３．
からなるシフトレジスタによって、クロック信号（ＣＫ
）の立ち上がりに同期して順次サンプルホールドされる
。それぞれのＦ／Ｆｌ。

２．３によってサンプルホールドされ信号１，２゜３は
、判定回路４に与えられる。判定回路４は、与えられる
信号１，２．３がすべて同じレベル値である場合に、出
力である判定信号を“Ｏ″とし、信号１．２．３の少な
くとも１つが異なる場合には、判定信号を“１”として
マルチプレクサ５に与える。マルチプレクサ５は、“Ｏ
”レベルの判定信号が与えられると、Ｆ／Ｆ６によりホ
ールドされた出力信号を選択してＦ／Ｆ６の入力に与え
、“１゛ルベルの判定信号が与えられると、Ｆ／Ｆ１の
出力である信号１を選択してＦ／Ｆ６の入力に与える。

このように、第６図に示す雑音除去回路にあっては、Ｆ
／Ｆｌによってサンプルホールドされた入力信号（信号
１）が、クロック信号の周期（サンプリング周期）の信
号１がサンプルされる直前の２周期分の期間にサンプル
された入力信号（信号２．信号３）と一致しない場合は
、それまでの出力信号を出力保持し、一致した場合には
信号１を出力するようにしている。

これにより、入力信号をサンプリング周期の期間でサン
プリングして量子化した信号１のパルス幅が、サンプリ
ング周期の２倍以下の場合に、入力信号に発生したパル
スを雑音として除去し、雑音が除去された入力信号をＦ
／Ｆ６の出力信号として得ている。

例えば、クロック周期を１μｓとし、入力信号が２μｓ
幅のパルス信号である場合には、第７図に示すタイミン
グで動作して、入力信号は雑音として判定されて除去さ
れ、出力信号はそれまでの値が保持された状態となる。

一方、入力信号が３μｓ幅のパルス幅のパルス信号であ
る場合には、第８図に示すタイミングで動作して、入力
信号は正規の信号と判定され、出力信号として得られる
。

また、例えば第９図に示すようなりロック信号に同期し
て連続的な９４ｉ音が入力信号に発生した場合には、回
路が第９図に示すようなタイミングで動作して、入力信
号が意味のあるパルス信号と判別され出力信号として得
られてしまうことがある。

このことは、入力信号をサンプリングすることによって
雑音を除去する方式にあっては、サンプリング周期より
も短い入力信号の変化は捕捉することが極めて困難であ
ることに起因する。したがって、雑音除去回路を高精度
にするためには、サンプリング周期をより短くする必要
がある。

例えば、１μｓのサンプリング周期では、２０Ｑｎｓの
幅を有するパルス雑音が上述した不具合を引き起こす可
能性がある。しかし、５０ｎｓのサンプリング周期では
、このような不具合は生じるおそれはない。

（発明が解決しようとする課題） しかしながら、サンプリング周期が短い雑音除去回路を
従来の構成にしたがって構成しようとすると、回路構成
が大規模になってしまう。すなわち、例えば第６図に示
した雑音除去回路を、サンプリング周期が５Ｑｎｓの雑
音除去回路に変更しようとする場合には、５０ｎｓ毎に
サンプリングされる２μｓ分の入力信号を保持するため
のフリップフロップが４０個必要となる。ノリツブフロ
ップの個数は、サンプリング周期が短くなるにしたがっ
て増加することになる。

このように、サンプリング周期を短くすれば高精度に雑
音を除去することが可能となる。しかしながら、サンプ
リング周期を短くすると、回路規模が大型化してしまう
といった不具合を招いていた。

そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、構成の大型化を招くことな
く、高精度な雑音除去装置を提供することにある。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、第１の発明は、入力信号を
第１の周期で監視して、入力信号が前記第１の周期より
も長い第２の周期内で少なくとも１回以上変化したか否
かを検出する入力監視手段と、前記第２の周期に同期し
て動作し、前記入力監視手段が入力信号の変化を検出し
た場合は、それまでの出力信号を出力保持し、前記入力
監視手段が入力信号の変化を検出しない場合には、入力
信号を出力して、前記第２の周期より短い周期の雑音を
入力信号から除去する雑音除去手段とから構成される。

また、第２の発明は、入力信号を第１の周期で監視して
、入力信号が前記第１の周期よりも長い第２の周期内で
少なくとも１回以上変化したか否かを検出する入力監視
手段と、前記入力監視手段の検出結果を保持する記憶手
段と、前記第２の周期に同期して動作し、前記入力監視
手段あるいは前記記憶手段が入力信号の変化を検出した
ことを示している場合は、それまでの出力信号を保持し
、前記入力監視手段及び前記記憶手段が入力信号の変化
を検出していないことを示している場合には、入力信号
を出力して、前記記憶手段に記憶される検出結果の数で
規定される前記第２の周期より長い周期の雑音を含む前
記第２の周期より短い周期の雑音を入力信号から除去す
る雑音除去処理手段とから構成される。

（作用） 上記第１の構成において、第１の発明は、第１の周期で
入力信号を監視することにより、第２の周期内で入力信
号の変化を検出して、この検出結果に応じて出力信号を
決定し、最大パルス幅が第２の周期と等しい雑音を入力
信号から除去するようにしている。

一方、上記第２の構成において、第２の発明は、第１の
周期で入力信号を監視することにより、第２の周期内で
入力信号の変化を検出して、この検出結果及び以前の検
出結果に応じて出力信号を決定し、最大パルス幅が第２
の周期よりも長い雑音を入力信号から除去するようにし
ている。

〈実施例） 以下、図面を用いてこの発明の詳細な説明する。

第、１図は、この発明の一実施例に係る雑音除去装置の
構成を示す図である。同図に示す実施例の雑音除去装置
は、第１のりＯツク信号により入力信号の変化を監視し
て、第２のりＯツク信号の周期内の入力信号の変化に応
じて出力信号を変化させるようにしている。

第１図において、雑音除去装置は、４つのＦ／Ｆｉ１．
１２，１３．１４とマルチプレクサ１５を中心に構成さ
れており、入力信号監視手段はＦ／［１２を中心とする
回路で構成され、雑音除去処理手段はＦ／Ｆ１４及びマ
ルチプレクサ１５を中心とする回路で構成されており、
記憶手段はＦ／Ｆ１３により構成されている。

Ｆ／Ｆｉｌは、第１のりＯツク信号＜ＧＫｌ）の立ち上
がりに同期して入力信号をサンプリングする。第１のク
ロック信号は、雑音除去処理の周期を決定するクロック
信号である。Ｆ／Ｆｉｌの出力（信号１１）は、入力信
号と排他的論理和（ＥＸＯＲ）ゲート１６で論理演算さ
れる。また、信号１１はマルチプレクサ１５の一方の入
力に与えられる。

ＥＸＯＲゲート１６の出力は、一方の入力をＦ／Ｆ１２
の出力とする論理和（ＯＲ）ゲート１７、及び一方の入
力をクリア信号とする論理積（ＡＮＤ）ゲート１８を介
してＦ／Ｆ１２に与えられる。

Ｆ／Ｆ１２は、ＡＮＤゲート１８の出力を第１のクロッ
ク信号の周期よりもはるかに短い周期の第２のクロック
信＠（ＧＫ２＞に同期してセットし保持する。すなわち
、Ｆ／Ｆ１２には、Ｆ／Ｆ１１によってサンプルホール
ドされたレベル値と入力信号のレベル値が異なる場合に
、“１″レベルがセットされる。これにより、Ｆ／Ｆ１
２は入力信号の監視動作にあって入力信号の変化を検出
し、検出結果をＯＲゲート１９を介して検出信号として
出力する。

また、Ｆ／Ｆ１２は“１″レベルがセットされると、ク
リア信号が″Ｏｎレベルになるまでそれまでの状態を保
持し続ける。クリア信号が“０″レベルになると、Ｆ／
Ｆ１２はクリアされてリセットされる。この時に、入力
信号が変化した場合には、この変化がクリア状態にある
Ｆ／Ｆ１２をバイパスして、ＯＲゲート１９に与えられ
、検出信号がＯＲゲート１９を介して出力される。

このように、Ｆ／Ｆ１２は入力信号の変化を監視して、
入力信号が例えば第１のクロック信号（ＣＫＩ）の１周
期の間に変化した場合には、第２図に示すタイミングで
検出信号が出力される。

ＯＲゲート１９から出力された検出信号はＦ／Ｆ１３に
与えられる。

Ｆ／Ｆ１３は、検出信号を第１のクロック信号の立ら上
がりに同期して取り込み、第１のクロック信号が次に立
ち上がるまで保持する。すなわち、このＦ／Ｆ　１３は
、第１のクロック信号の過去１周期分の入力信号の変化
を記憶するものである。

このような記憶手段を備えることにより、除去すべき雑
音となる最大パルス幅が除去処理の処理周期となる第１
のクロック信号の周期よりも長くすることができる。一
方、この記憶手段を備えない場合には、除去すべき雑音
となる最大パルス幅が処理周期と等しくなる。Ｆ／Ｆ　
１３は、その出力（信号１３）を一方の入力に検出信号
が与えられたＯＲゲー２０を介してマルチプレクサ１５
に与える。

マルチプレクサ１５は、ＯＲゲート２０の出力（信号２
０）にもとづいて、Ｆ／Ｆ１４から出力される出力信号
あるいは信号１１を選択する。すなわち、マルチプレク
サ１５は、信号２０が“０″レベルの場合は信号］を選
択してＦ／Ｆ１４に与え、°゛１″１″レベルには出力
信号を選択してＦ／Ｆ１４に与える。

Ｆ／Ｆ１４は、マルチプレクサ１５によって選択されて
与えられた値を、第１のクロック信号に同期して取り込
み保持し、保持した値を出力信号として出力する。した
がって、検出信号と信号１３がともに“ＯＨレベルの場
合にのみ、Ｆ／Ｆ１１によってサンプルホールドされた
信号が、雑音除去装置の出力信号として出力される。こ
れ以外の場合には、それまでの出力信号の状態が保持さ
れる。すなわち、Ｆ／Ｆ１３に保持された第１クロツク
信号の過去１周期分の検出結果と、Ｆ／Ｆ１２から出力
される検出信号とのうち、少なくともどちらか一方が入
力信号の変化を検出したことを示している場合には、出
力信号を変化させないようにして、雑音除去処理を行う
ようにしている。

このような構成において、処理周期となる第１のクロッ
ク信号の周期の２倍の値よりも短いパルス信号が入力信
号に発生した場合には、第３図の動作タイミングに示す
ように、各信号が変化することになる。第３図において
、入力信号は第１のクロック信号（ＣＫＩ）の第１周羽
目と第３周期日に変化するので、第１のクロック信号の
第１周期目〜第４周期目にわたる処理周期にあっては、
入力信号の変化が検出された状態となる。したがって、
この期間にあっては、出力信号は変化されないので、出
力信号は第３図に示すように、パルス信号が雑音と判断
されて除去され、それまでの入力信号の状態を示すこと
になる。

一方、処理周期となる第１のクロック信号の周期の２倍
の値よりも長いパルス信号が入力信号に発生した場合に
は、第４図の動作タイミングに示すように、各信号が変
化することになる。第４図において、第１のクロック信
号の第２周期日及び第３周期日にあっては、入力信号は
変化していないため、第１のクロック信号が第３周期日
では、入力信号の無変化が検出される。これにより、Ｆ
／Ｆ１１によりサンプルされた入力信号（信号１１）が
出力信号として出力され、入力信号に発生したパルス信
号は、正規の入力信号として得られる。

他方、処理同期となる第１のクロック信号の周期よりも
短いパルス信号が入力信号に発生した場合には、第５図
の動作タイミングに示すように、各信号が変化すること
になる。第５図において、入力信号は第１のクロック信
号の第１周期目〜第４周期目の各周期で変化しているの
で、第１周期目〜第５周期目にわたる処理周期で、入力
信号の変化が検出された状態となる。したがって、この
期間にあっては、出力信号は変化されないので、出力信
号は第５図に示すように、パルス信号が雑音と判断され
て除去され、それまでの入力信号の状態を示すことにな
る。

したがって、第９図に示した従来例にあっては、サンプ
リング周期に同期して連続的な短いパルス幅のパルス雑
音を除去することができなかったのに対して、上記実施
例では第５図に示したように完全に除去することができ
るようになる。

このように、入力信号の変化を監視する監視周期（第２
のクロック信号の周期）を短くすることにより、入力信
号に発生する処理周期に比べて短いパルス幅の雑音を確
実に除去することが可能となる。また、監視周期を短く
することによって、回路規模が大きくなるということは
ない。

［発明の効果］ 以上説明したように、この発明を適用した雑音除去装置
にあっては、入力信号を第１の周期で監視して第２の周
期内での入力信号の変化を検出し、この検出結果あるい
はこの検出結果と以前の検出結果にもとづいて出力信号
を決定するようにしているので、小規模な構成で、第１
の周期で規定される短いパルス幅の雑音を入力信号から
容易かつ確実に除去することが可能となる。この結果、
入力信号を監視する第１の周期を短くすることにより、
構成の大型化を招くことな（、従来に比べて高精度な雑
音除去装置を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る雑音除去装置の構成
を示す図、第２図乃至第５図は第１図に示す装置の動作
タイミングチャート、第６図は従来の雑音除去装置の一
構成を示す図、第７図乃至第９図は第６図に示す装置の
動作タイミングヂャートである。 １１．１２，１３．１４・・・フリップフロップ１５・
・・マルチプレクサ １６〜２０・・・論理ゲート

Claims (2)

【特許請求の範囲】
1. （１）入力信号を第１の周期で監視して、入力信号が前
   記第１の周期よりも長い第２の周期内で少なくとも１回
   以上変化したか否かを検出する入力監視手段と、 前記第２の周期に同期して動作し、前記入力監視手段が
   入力信号の変化を検出した場合は、それまでの出力信号
   を出力保持し、前記入力監視手段が入力信号の変化を検
   出しない場合には、入力信号を出力して、前記第２の周
   期より短い周期の雑音を入力信号から除去する雑音除去
   手段と を有することを特徴とする雑音除去処理装置。
2. （２）入力信号を第１の周期で監視して、入力信号が前
   記第１の周期よりも長い第２の周期内で少なくとも１回
   以上変化したか否かを検出する入力監視手段と、 前記入力監視手段の検出結果を保持する記憶手段と、 前記第２の周期に周期して動作し、前記入力監視手段あ
   るいは前記記憶手段が入力信号の変化を検出したことを
   示している場合は、それまでの出力信号を保持し、前記
   入力監視手段及び前記記憶手段が入力信号の変化を検出
   していないことを示している場合には、入力信号を出力
   して、前記記憶手段に記憶される検出結果の数で規定さ
   れる前記第２の周期より長い周期の雑音を含む前記第２
   の周期より短い周期の雑音を入力信号から除去する雑音
   除去処理手段と を有することを特徴とする雑音除去装置。