JPH02259973A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH02259973A JPH02259973A JP1081860A JP8186089A JPH02259973A JP H02259973 A JPH02259973 A JP H02259973A JP 1081860 A JP1081860 A JP 1081860A JP 8186089 A JP8186089 A JP 8186089A JP H02259973 A JPH02259973 A JP H02259973A
- Authority
- JP
- Japan
- Prior art keywords
- input
- functional block
- output
- bus
- output interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 230000004043 responsiveness Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000002730 additional effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路、特にバスを持った大規模
半導体集積回路に関するものである0〔従来の技術〕
第3図は従来のバスを持つ大規模半導体集積回路の構成
を示すブロック図である0図において、(1)は半導体
集積回路、 +21 、 (3) 、 ’(4)及び(
5)は機能ブロック、(6)は外部との入出力インター
7エース、(7)はバス、(8)は機能ブロック(2)
とバス(7)との接続用切り換えスイッチ、(9)は機
能ブロック(3)トバス(7)との接続用切り換えスイ
ッチ、 Q(Iは機能ブロック(4)とバス(7)との
接続用切り換えスイッチ、0υは機能ブロック(5)と
バス(7)との接続用切り換えスイッチ、(2)は入出
力インターフェース(6)と外部機器とを接続するため
の入出力バス、Q3は切り換えスイッチ制御回路である
。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a semiconductor integrated circuit, particularly a large-scale semiconductor integrated circuit having a bus. [Prior Art] FIG. In Figure 0, which is a block diagram showing the configuration of a large-scale semiconductor integrated circuit, (1) is a semiconductor integrated circuit, +21, (3), '(4) and (
5) is a functional block, (6) is an input/output interface with the outside, (7) is a bus, and (8) is a functional block (2).
(9) is a changeover switch for connection between function block (3) and bus (7), Q(I is for connection between function block (4) and bus (7)) Changeover switch, 0υ is changeover switch for connection between function block (5) and bus (7), (2) is input/output bus for connecting input/output interface (6) and external equipment, Q3 is changeover switch control It is a circuit.
次に動作について説明する。機能ブロック(2)〜(5
)のうちの1つが外部機器とアクセスする場合には機能
ブロック(2)〜(5)にそれぞれ対応する切り換えス
イッチ(8)〜aυのうちの1つによってバス(7)か
ら入出力インターフェース(6)を経て入出力バス02
へとつながる。また、機能ブロック(2)〜(5)のう
ちの1つへ外部から信号を入力する場合は上記と反対の
経絡である。Next, the operation will be explained. Functional blocks (2) to (5)
) to access an external device, the bus (7) is connected to the input/output interface (6 ) via input/output bus 02
leading to. Furthermore, when inputting a signal from the outside to one of the functional blocks (2) to (5), the meridian is opposite to the above.
従来のバスを持つ半導体集積回路は以上のように構成さ
れていたので、機能ブロック(3)が切り換えスイッチ
t9)、入出力インターフェース(6)及び入出力バス
(6)を通じて外部機器とアクセスする場合を考えると
き、まず1機能ブロック(3)より信号が出力される場
合、機能ブロック(3)の出力容量は、王にバス(7)
の配線容量と、入出力インターフェース(6)の入力容
量の和となる。また1機能ブロック(3)へ信号が入力
される場合、入出力インターフェース(6)の出力容量
は、王にバス(7)の配線容量と機能ブロック(3)の
入力容量となる。バス(力の配線容量は集積回路の規模
が大きくなり、バス(7)の配線長が長くなるに伴い増
大するため、アクセス時間などの応答性に支障を来たす
という問題点があった0
この発明は上記のような問題点を解決するためになされ
たものであり、複数の機能ブロック中のある特定の機能
ブロックに対し、その応答性を向上させることを目的と
する。Since the conventional semiconductor integrated circuit with a bus is configured as described above, when the functional block (3) accesses external equipment through the changeover switch t9), the input/output interface (6), and the input/output bus (6). When considering, first, if a signal is output from one functional block (3), the output capacity of functional block (3) is equal to the bus (7).
It is the sum of the wiring capacitance of and the input capacitance of the input/output interface (6). Further, when a signal is input to one functional block (3), the output capacitance of the input/output interface (6) is equal to the wiring capacitance of the bus (7) and the input capacitance of the functional block (3). The wiring capacity of the bus (7) increases as the scale of the integrated circuit increases and the wiring length of the bus (7) increases, which poses a problem in that it impairs responsiveness such as access time.0 This invention was developed in order to solve the above-mentioned problems, and its purpose is to improve the responsiveness of a specific functional block among a plurality of functional blocks.
この発明に係る半導体集積回路は、応答性の向上を特徴
とする特定の機能ブロックの信号線は。In the semiconductor integrated circuit according to the present invention, the signal line of a specific functional block is characterized by improved responsiveness.
他の機能ブロックで使用されるバスとは分離し、半導体
集積回路外部との入出力インターフェース若しくは、上
記入出力インタフェースに隣接スル部分に設けられた上
記特定の信号線と上記バスとの切り換え用スイッチを4
1−1.て、外部機器と接続されるようにする。A switch for switching between the above-mentioned specific signal line and the above-mentioned bus, which is separated from the buses used in other functional blocks and is provided at an input/output interface with the outside of the semiconductor integrated circuit, or at a through portion adjacent to the above-mentioned input/output interface. 4
1-1. so that it can be connected to external devices.
この発明における半導体集積回路は特定の機能ブロック
と入出力インターフェース間の配線容量には他のバスの
配線容量が加算されることがなくなり、低容量となる。In the semiconductor integrated circuit according to the present invention, the wiring capacitance between a specific functional block and the input/output interface is not added to the wiring capacitance of other buses, resulting in a low capacitance.
以下この発明の一実施例を図に従って説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第1図はバスを持つ大規模集積回路のブロック図である
。図において、(1)〜(8)、α1〜a1は第3図の
従来例に示したものと同等であるので説明を省略する。FIG. 1 is a block diagram of a large scale integrated circuit with a bus. In the figure, (1) to (8) and α1 to a1 are the same as those shown in the conventional example of FIG. 3, so their explanations will be omitted.
04は新たに設けられた切り換えスイッチである。いま
応答性が要求される特定の機能ブロックを機能ブロック
(3)と設定する。切り換えスイッチα4は入出力イン
ターフェース(6)に隣接して設けられ、機能ブロック
(3)の信号とバス(7)のどちらかを入出力インター
フェース(6)と接続スル。04 is a newly provided changeover switch. A specific functional block that requires responsiveness is now designated as functional block (3). The changeover switch α4 is provided adjacent to the input/output interface (6), and connects either the signal of the functional block (3) or the bus (7) to the input/output interface (6).
次に動作について説明する。いま機能ブロック(3)が
外部機器との間で信号の入出力を行っている場合を考え
る。このとき、切り換えスイッチα尋は機能ブロック(
3)(11に切り換えられている。第3図の従来例と同
様に配縁容量を考えると、まず1機能ブロック(3)よ
り信号が出力される場合1機能ブロック(3)の出力容
量は、王に入出力インターフェース(6)の入力容量の
みとなり、また1機能ブロック(3)へ信号が入力され
る場合、入出力インターフェース(6)の出力容量は王
に機能ブロック(3)の入力容量のみとなる。この効果
は両者共、切り換えスイッチα4によりバス(7)の大
部分が分離されていることによるものである。従来例と
比べ明らかに配線容量を減少し、この効果は集積回路の
規模が大きくなりバス(7)の配線長が長くなるのに伴
い大きくなる。Next, the operation will be explained. Let us now consider a case where functional block (3) is inputting and outputting signals to and from an external device. At this time, the changeover switch α is the function block (
3) (11) Considering the wiring capacitance as in the conventional example shown in Fig. 3, first, when a signal is output from 1 functional block (3), the output capacitance of 1 functional block (3) is , the input capacity of the input/output interface (6) is only the input capacity of the input/output interface (6), and when a signal is input to one functional block (3), the output capacity of the input/output interface (6) is the input capacity of the functional block (3). Both of these effects are due to the fact that most of the bus (7) is separated by the changeover switch α4.Compared to the conventional example, the wiring capacitance is clearly reduced, and this effect is The size increases as the scale increases and the wiring length of the bus (7) increases.
なお、上記実施例では特定の機能ブロックが1つの場合
について説明したが、複数であっても同様の効果を得る
。第2図はこの発明の他の実施例による特定の機能ブロ
ックが2つの場合の半導体装置のブロック図である。図
において、(1)〜(8)。In the above embodiment, the case where there is one specific functional block has been described, but the same effect can be obtained even when there is a plurality of functional blocks. FIG. 2 is a block diagram of a semiconductor device according to another embodiment of the present invention in which there are two specific functional blocks. In the figure, (1) to (8).
(11−(至)は第1図に示したものと同等であるので
説明を省略する。(ト)は切り換えスイッチである。切
り換えスイッチαQは機能ブロック(3)又は(5)あ
るいはバス(7)を切り換えることができる。(11-(to) is the same as that shown in FIG. 1, so the explanation is omitted. (G) is a changeover switch. Changeover switch αQ is for function block (3) or (5) or bus ) can be switched.
〔発明の効果〕
以上のようにこの発明によれば、半導体集積回路の規模
が大きくなりバスの配線が長くなっても。[Effects of the Invention] As described above, according to the present invention, even if the scale of the semiconductor integrated circuit becomes large and the bus wiring becomes long.
特定の機能ブロックの応答性を向上することができると
共に、付随的な効果として機能ブロックの動作時の消費
電力が負荷容量が減った分減少することになる。The responsiveness of a specific functional block can be improved, and as an additional effect, the power consumption during operation of the functional block is reduced by the reduction in load capacity.
第1図はこの発明の一実施例による半導体集積回路のブ
ロック図、第2図はこの発明の他の実施例による半導体
集積回路のブロック図、第3図は従来の半導体集積回路
のブロック図である。
図において、(1)は半導体集積回路、+2)、 (3
)、 (4)及び(5)は機能ブロック、
(6)は入出力インターフエ
一ス、(7)はバス、(8)、Ql、αυ及び萌は切り
換えス第1図
イ
ソチ、
0諺は入出力バス。
(至)は切り換えスイッチ
制御回路である。
なお、
図中、
同一符号は同一
または相当部分
を示す。FIG. 1 is a block diagram of a semiconductor integrated circuit according to an embodiment of the present invention, FIG. 2 is a block diagram of a semiconductor integrated circuit according to another embodiment of the invention, and FIG. 3 is a block diagram of a conventional semiconductor integrated circuit. be. In the figure, (1) is a semiconductor integrated circuit, +2), (3
), (4) and (5) are functional blocks, (6) is an input/output interface, (7) is a bus, (8), Ql, αυ and Moe are switching units. Input/output bus. (to) is a changeover switch control circuit. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.
Claims (1)
機能ブロックの信号線は、上記バスとは独立し、外部と
の入出力ブロック(以下入出力インターフェースという
)若しくは、上記入出力インターフェースに隣接する部
分に設けられた切り換えスイッチにより上記バスと信号
を切り換えて外部との入出力を行うことを特徴とする半
導体集積回路。Multiple functional blocks use a bus, and the signal line of a specific functional block is independent of the bus and is connected to an external input/output block (hereinafter referred to as input/output interface) or adjacent to the input/output interface. A semiconductor integrated circuit, characterized in that input/output to/from the outside is performed by switching between the bus and the signal using a changeover switch provided in a portion of the semiconductor integrated circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1081860A JPH02259973A (en) | 1989-03-31 | 1989-03-31 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1081860A JPH02259973A (en) | 1989-03-31 | 1989-03-31 | Semiconductor integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02259973A true JPH02259973A (en) | 1990-10-22 |
Family
ID=13758239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1081860A Pending JPH02259973A (en) | 1989-03-31 | 1989-03-31 | Semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02259973A (en) |
-
1989
- 1989-03-31 JP JP1081860A patent/JPH02259973A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5327023A (en) | Programmable logic device | |
JP4015986B2 (en) | Semiconductor integrated circuit device | |
JPH02259973A (en) | Semiconductor integrated circuit | |
US5239214A (en) | Output circuit and data transfer device employing the same | |
JPH04123217A (en) | Switching circuit for state of external terminal | |
US5603048A (en) | Microprocessor with bus sizing function | |
KR100272560B1 (en) | Memory device | |
JP2655609B2 (en) | I / O circuit | |
JPH06140566A (en) | Semiconductor integrated circuit | |
JPH0237067Y2 (en) | ||
JP3200821B2 (en) | Semiconductor integrated circuit system | |
JPS62173557A (en) | Microprocessor | |
JP2661364B2 (en) | Test circuit method | |
JP3248565B2 (en) | Bus interface circuit | |
JPH01302848A (en) | Semiconductor device | |
JPH05197584A (en) | Integrated circuit device | |
JPS5983234A (en) | Large scale integrated circuit | |
JPH03116350A (en) | Bus structure for data transfer | |
JPS6155774A (en) | 1 chip microcomputer | |
JPS6214521A (en) | Logic circuit | |
JPH01298442A (en) | Control system for redundant constitution cpu | |
JPS6072318A (en) | Logical lsi | |
JPS63295980A (en) | Input/output circuit | |
JPH05241701A (en) | Data processor | |
JPS62230040A (en) | Semiconductor integrated circuit |