JPH02259422A - Sensor circuit - Google Patents

Sensor circuit

Info

Publication number
JPH02259422A
JPH02259422A JP1078470A JP7847089A JPH02259422A JP H02259422 A JPH02259422 A JP H02259422A JP 1078470 A JP1078470 A JP 1078470A JP 7847089 A JP7847089 A JP 7847089A JP H02259422 A JPH02259422 A JP H02259422A
Authority
JP
Japan
Prior art keywords
signal
circuit
clock signal
output
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1078470A
Other languages
Japanese (ja)
Inventor
Tetsuo Hisanaga
哲生 久永
Hiroshi Hatanaka
浩 畑中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP1078470A priority Critical patent/JPH02259422A/en
Publication of JPH02259422A publication Critical patent/JPH02259422A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Volume Flow (AREA)
  • Details Of Flowmeters (AREA)

Abstract

PURPOSE:To enable conversion of an output signal into the one of higher frequency without increasing the consumption of current, by providing a means of converting the output signal into that of a higher frequency than the one of a clock signal in accordance with the pulse width of the clock signal. CONSTITUTION:A signal detected by a flow sensor 10 is amplified by an amplifier 21. Next, voltage-time conversion is conducted by an inverting integration circuit 22 and a comparator 23. In other words, the voltage ViNT of an analog signal inputted to the circuit 22 is integrated as signals S1 to S3. Then, conversion is made into times t1 to t3 corresponding to these integrated values. In the case of signal S1, accordingly, it is outputted from the comparator 23 as a signal which is at an H level till the time t1 and then turns to be at an L level, and the other signals are also outputted in the same way. Thereafter, the signal outputted from the comparator 23 is shaped to be a rectangular wave in a wave-shaping circuit 25 and inputted to an AND gate 26, wherein a clock signal from an input terminal 28 and said inputted signal are subjected a logical processing.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フローセンサ等の検出された信号を出力信号
に変換するセンサ回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a sensor circuit that converts a detected signal of a flow sensor or the like into an output signal.

〔従来の技術〕[Conventional technology]

第6図は従来の流量センサの検出回路を示したブロック
図である。
FIG. 6 is a block diagram showing a detection circuit of a conventional flow rate sensor.

図において、60は流量を検出するフローセンサ、70
はフローセンサ60に接続された電池で駆動するセンサ
回路、80はセンサ回路7oに接続されたコンピュータ
(マイコン)である。また、センサ回路70はアンプ7
1とA/D変換器72とから構成されている。なお、7
3はA/D変換器72からコンピュータ8oへの出力信
号、81はコンピュータ80からA/D変換器72への
クロック信号を示している。
In the figure, 60 is a flow sensor that detects the flow rate; 70
8 is a sensor circuit connected to the flow sensor 60 and driven by a battery, and 80 is a computer (microcomputer) connected to the sensor circuit 7o. The sensor circuit 70 also includes an amplifier 7.
1 and an A/D converter 72. In addition, 7
3 indicates an output signal from the A/D converter 72 to the computer 8o, and 81 indicates a clock signal from the computer 80 to the A/D converter 72.

さて、従来の検出回路は、フローセンサ6oの検出した
信号(アナログ信号)をセンサ回路7゜内のアンプ71
で増幅する。次に、この信号をA/D変換器72におい
てディジタル信号に変換する。即ち、コンピュータ80
からのクロック信号81に同期させて、アナログ信号(
流量)に応じたパルス信号を形成する。そして、このデ
ィジタル信号を出力信号73としてコンピュータ8oに
送出する。その後、コンピュータ8oは入力すれた信号
のパルス数を計数して流量を判定する。
Now, in the conventional detection circuit, the signal (analog signal) detected by the flow sensor 6o is sent to the amplifier 71 in the sensor circuit 7°.
Amplify with. Next, this signal is converted into a digital signal by an A/D converter 72. That is, the computer 80
The analog signal (
A pulse signal is generated according to the flow rate). This digital signal is then sent as an output signal 73 to the computer 8o. Thereafter, the computer 8o counts the number of pulses of the input signal and determines the flow rate.

このように、従来の検出回路は、出力信号73のパルス
数を計数することにより、フローセンサ60の検出した
流量を判定しているため、出力信号73をコード信号に
する場合に比べ回路を節略化することができ、コンピュ
ータ80との接続も1回線で行なうことができるなど優
れた特徴を有している。
In this way, the conventional detection circuit determines the flow rate detected by the flow sensor 60 by counting the number of pulses of the output signal 73, so the circuit can be saved compared to the case where the output signal 73 is used as a code signal. It has excellent features such as being able to connect to the computer 80 through a single line.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら従来の検出回路は、上記のように構成され
ているため、次のような欠点があった。
However, since the conventional detection circuit is configured as described above, it has the following drawbacks.

即ち、電池で駆動しているセンサ回路70を動作させる
場合、電池の消耗を極力抑えるため間欠駆動が行なわれ
る。この場合、コンピュータ80のクロック信号81も
低い周波数(例えば、32.753kHz)に制限され
る。このため、出力信号の検出精度を高めようとする場
合、パルス数を増やす結果となり、A/D変換器72に
おける消費電流の増大を招き電池の寿命を短縮するとい
う欠点があった。
That is, when operating the sensor circuit 70 that is powered by a battery, intermittent drive is performed to minimize battery consumption. In this case, the clock signal 81 of the computer 80 is also limited to a low frequency (eg, 32.753 kHz). For this reason, when trying to improve the detection accuracy of the output signal, the number of pulses is increased, resulting in an increase in current consumption in the A/D converter 72, which has the disadvantage of shortening the life of the battery.

〔課題を解決するための手段〕[Means to solve the problem]

本発明はこのような課題を解消するためになされたもの
で、クロック信号のパルス幅に応じてクロック信号より
高い周波数に出力信号を変換する手段を備えている。
The present invention has been made to solve this problem, and includes means for converting an output signal to a frequency higher than that of the clock signal according to the pulse width of the clock signal.

〔作 用〕[For production]

クロック信号のパルス幅に応じて出力信号をクロック信
号より高い周波数に変換する。
The output signal is converted to a higher frequency than the clock signal according to the pulse width of the clock signal.

〔実施例〕〔Example〕

次に、本発明について図面を参照して以下に詳述する。 Next, the present invention will be described in detail below with reference to the drawings.

第1図は本発明に係る一実施例を示したセンサ回路のブ
ロック図である。
FIG. 1 is a block diagram of a sensor circuit showing one embodiment of the present invention.

図において、10はフローセンサ、20はフローセンサ
10に接続され電池で駆動するセンサ回路、28は図示
していないコンピュータからのクロク信号を入力する入
力端子、29は出力信号をコンピュータに出力する出力
端子である。また、21はアンプ、22はアンプ22a
とコンデンサ22bとから構成された反転積分回路、2
3はコンパレータ、25はパルス波形の成形を行なう波
形成形回路、26はアンドゲート、27は本発明の主要
部にあたるパルス信号を2倍の周波数に変換する変換回
路(以下、2f回路という)である。
In the figure, 10 is a flow sensor, 20 is a sensor circuit connected to the flow sensor 10 and driven by a battery, 28 is an input terminal for inputting a clock signal from a computer (not shown), and 29 is an output for outputting an output signal to the computer. It is a terminal. Also, 21 is an amplifier, 22 is an amplifier 22a
and a capacitor 22b.
3 is a comparator, 25 is a waveform shaping circuit that shapes the pulse waveform, 26 is an AND gate, and 27 is a conversion circuit (hereinafter referred to as 2f circuit) that converts the pulse signal into twice the frequency, which is the main part of the present invention. .

なお、本実施例では図示していないが、出力端子29よ
り外部に設けたコンピュータに出力信号を送出し、その
パルス数で流量を判定している。
Although not shown in this embodiment, an output signal is sent to an external computer from the output terminal 29, and the flow rate is determined based on the number of pulses.

また、第2図は第1図における2f回路27の詳細な回
路を示した回路図である。
Further, FIG. 2 is a circuit diagram showing a detailed circuit of the 2f circuit 27 in FIG. 1.

図において、31は入力端子、32は抵抗、33はコン
デンサ、34はノットゲート、35はEX (Excl
usive)オアゲートである。
In the figure, 31 is an input terminal, 32 is a resistor, 33 is a capacitor, 34 is a not gate, and 35 is an EX (Excl
usive) or gate.

次に、本実施例の動作について説明する。まず、第1図
に示すようにフローセンサ10で検出された信号(アナ
ログ信号)はアンプ21によって増幅される。
Next, the operation of this embodiment will be explained. First, as shown in FIG. 1, a signal (analog signal) detected by the flow sensor 10 is amplified by an amplifier 21.

次に、反転積分回路22及びコンパレータ23によって
、電圧−時間変換(V−T変換)が行なわれる。即ち、
反転積分回路22に入力されたアナログ信号の電圧Vl
ll’rは、第3図に示す信号S、〜S3のようにそれ
ぞれ積分される。そして、この積分値に対応して時間t
、xt、に変換される。従って、信号S1の場合、時間
t1まで「H」レベルでその後rLJレベルとなる信号
としてコンパレータ23から出力されることになり、そ
の他の信号も同様に出力される。その後、コンパレータ
23から出力された信号は、波形成形回路25で矩形波
になるように成形され、アンドゲート26に入力される
Next, the inverting and integrating circuit 22 and the comparator 23 perform voltage-time conversion (VT conversion). That is,
Voltage Vl of the analog signal input to the inverting and integrating circuit 22
ll'r is integrated like the signals S and S3 shown in FIG. 3, respectively. Then, time t corresponds to this integral value.
,xt,. Therefore, in the case of the signal S1, it is output from the comparator 23 as a signal that is at the "H" level until time t1 and then becomes the rLJ level, and the other signals are output in the same way. Thereafter, the signal output from the comparator 23 is shaped into a rectangular wave by the waveform shaping circuit 25 and input to the AND gate 26.

アンドゲート26では、入力端子28からのり凸ツク信
号と上記入力した信号とについて論理処理を行なう。
The AND gate 26 performs logical processing on the slope signal from the input terminal 28 and the input signal.

第4図(a)〜(g)はアンドゲート26に入力する信
号と出力する信号を示したタイムチャートである。ここ
で、同図(a)はクロック信号、同図(b)〜(d)は
信号S1〜S3のV−T変換信号、同図(e)〜(g)
は信号S、〜S3に対する出力信号である。
FIGS. 4(a) to 4(g) are time charts showing signals input to and output from the AND gate 26. Here, (a) in the same figure is a clock signal, (b) to (d) in the same figure are VT conversion signals of signals S1 to S3, and (e) to (g) in the same figure are VT conversion signals of signals S1 to S3.
is the output signal for signals S, ~S3.

この図から明らかなように、アンドゲート26は信号S
、〜S3のアナログ量に応じた時間によ°す、クロック
信号が遮断される。従って、フローセンサ10の検出量
に応じたパルス信号(パルス数)が出力されることにな
る。
As is clear from this figure, the AND gate 26 is connected to the signal S
, ~S3, the clock signal is cut off for a time corresponding to the analog quantity. Therefore, a pulse signal (number of pulses) corresponding to the amount detected by the flow sensor 10 is output.

次に、アンドゲート26から出力されたパルス信号は、
2f回路27に入力される。2f回路27は、第2図に
示す入力端子31よりパルス信号を入力する。そして、
一方をEXオアゲート35に直接入力し、他方を抵抗3
2及びコンデンサ33からなる積分回路とノットゲート
34とを介してEXオアゲートに入力する。
Next, the pulse signal output from the AND gate 26 is
The signal is input to the 2f circuit 27. The 2f circuit 27 receives a pulse signal from the input terminal 31 shown in FIG. and,
Input one directly to EX OR gate 35, and input the other to resistor 3.
2 and a capacitor 33, and a NOT gate 34, the signal is inputted to the EXOR gate.

第5図は第2図における2f回路27に入力する信号と
出力する信号とを示したタイムチャートである。ここで
、同図(a)は入力端子31に入力されるパルス信号、
同図(b)は第2図に示す信号S4の波形、同図(c)
は出力端子36の出力信号を示している。
FIG. 5 is a time chart showing signals input to and output from the 2f circuit 27 in FIG. Here, FIG. 3(a) shows a pulse signal input to the input terminal 31,
The figure (b) shows the waveform of the signal S4 shown in Fig. 2, and the figure (c) shows the waveform of the signal S4 shown in Fig. 2.
indicates the output signal of the output terminal 36.

さて、第2図に示すように、入力端子31に入力された
パルス信号(第5図(a))は直接EXオアゲート35
に入力する。一方、抵抗32及びコンデンサ33からな
る積分回路に入力されたパルス信号は、コンデンサ33
の電荷の蓄積により波形がなまる。そして、ノットゲー
ト34により反転するため、同図(b)のような波形が
EXオアゲート35に入力する。ここで、ノットゲート
34を介して入力される波形のrHJ及びrLJの閾値
をVth(破線)とすると、EXオアゲート35により
第5図(a)に示すパルス信号の周波数に対して2倍の
周波数を有する同図(C)のような波形を出力端子29
から得ることができる。
Now, as shown in FIG. 2, the pulse signal input to the input terminal 31 (FIG. 5(a)) is directly transmitted to the EXOR gate 35.
Enter. On the other hand, the pulse signal input to the integrating circuit consisting of the resistor 32 and the capacitor 33 is
The waveform becomes dull due to the accumulation of charges. Since the signal is inverted by the NOT gate 34, a waveform as shown in FIG. Here, if the threshold values of rHJ and rLJ of the waveforms input via the not gate 34 are Vth (broken line), the frequency is twice as high as the frequency of the pulse signal shown in FIG. 5(a) by the EX-OR gate 35. The output terminal 29 outputs a waveform as shown in FIG.
can be obtained from.

このように本実施例におけるセンサ回路20は、コンピ
ュータのクロック信号対し2倍の周波数を有する出力信
号を得ることができるため、従来のように消費電流を増
大することなく、センサによる検出された信号をより精
度良く変換することができる。
In this way, the sensor circuit 20 in this embodiment can obtain an output signal having twice the frequency of the computer clock signal, so that the sensor circuit 20 can output the signal detected by the sensor without increasing current consumption as in the conventional case. can be converted with more precision.

また、コンピュータ側における出力信号のデータ読取り
時間の遅れを短縮することができる。
Further, the delay in data reading time of the output signal on the computer side can be reduced.

なお、本実施例においては、2f回路27に第2図に示
した回路を用いたが、入力されたパルス信号に対して高
い周波数に変換する回路であれば他の回路でもよい。
In this embodiment, the circuit shown in FIG. 2 is used as the 2f circuit 27, but any other circuit may be used as long as it converts the input pulse signal to a high frequency.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、クロック信号のパルス幅
に応じてクロック信号より高い周波数に出力信号を変換
する手段を備えているため、従来のように消費電流を増
大することなく出力信号を高い周波数に変換することが
できる。
As explained above, the present invention includes means for converting the output signal to a higher frequency than the clock signal according to the pulse width of the clock signal. It can be converted to frequency.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る一実施例を示したセンサ回路のブ
ロック図、第2図は第1図における2r回路27の詳細
な回路を示した回路図、第3図はアナログ信号の電圧−
時間変換を示した特性図、第4図(a)〜(g)はアン
ドゲート26に入力する信号と出力する信号を示したタ
イムチャート、第5図は第2図における2f回路に入力
する信号と出力する信号とを示したタイムチャート、第
6図は従来の流量センサの検出回路を示したブロック図
である。 10・・・フローセンサ、20・・・センサ回路、21
・・・アンプ、22・・・反転積分回路、23・・・コ
ンパレータ、25・・・波形成形回路、26・・・アン
ドゲート、27・・・2f回路、28・・・入力端子、
29・・・出力端子。 第1図 第3図 第4図 第5図 第6図
FIG. 1 is a block diagram of a sensor circuit showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing a detailed circuit of the 2r circuit 27 in FIG. 1, and FIG.
Characteristic diagrams showing time conversion, Figures 4(a) to (g) are time charts showing signals input to and output from the AND gate 26, and Figure 5 is a signal input to the 2f circuit in Figure 2. FIG. 6 is a block diagram showing a detection circuit of a conventional flow rate sensor. 10... Flow sensor, 20... Sensor circuit, 21
... Amplifier, 22... Inverting and integrating circuit, 23... Comparator, 25... Waveform shaping circuit, 26... AND gate, 27... 2f circuit, 28... Input terminal,
29...Output terminal. Figure 1 Figure 3 Figure 4 Figure 5 Figure 6

Claims (1)

【特許請求の範囲】 入力されたクロック信号に応じてセンサで検出された信
号を出力信号に変換して送出する電池駆動のセンサ回路
において、 前記クロック信号のパルス幅に応じて前記クロック信号
より高い周波数に出力信号を変換する手段を備えたこと
を特徴とするセンサ回路。
[Claims] In a battery-powered sensor circuit that converts a signal detected by a sensor into an output signal according to an input clock signal and sends out the output signal, the pulse width of the clock signal is higher than the clock signal according to the pulse width of the clock signal. A sensor circuit comprising means for converting an output signal into a frequency.
JP1078470A 1989-03-31 1989-03-31 Sensor circuit Pending JPH02259422A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1078470A JPH02259422A (en) 1989-03-31 1989-03-31 Sensor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1078470A JPH02259422A (en) 1989-03-31 1989-03-31 Sensor circuit

Publications (1)

Publication Number Publication Date
JPH02259422A true JPH02259422A (en) 1990-10-22

Family

ID=13662904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1078470A Pending JPH02259422A (en) 1989-03-31 1989-03-31 Sensor circuit

Country Status (1)

Country Link
JP (1) JPH02259422A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62235856A (en) * 1986-04-07 1987-10-16 Casio Comput Co Ltd Dial tone generator
JPS63197210A (en) * 1987-02-12 1988-08-16 Nec Corp Clock switching circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62235856A (en) * 1986-04-07 1987-10-16 Casio Comput Co Ltd Dial tone generator
JPS63197210A (en) * 1987-02-12 1988-08-16 Nec Corp Clock switching circuit

Similar Documents

Publication Publication Date Title
EP0895356A3 (en) Signal change detection circuit
JPH02259422A (en) Sensor circuit
CN217505945U (en) Multifunctional acquisition device
JPS6022679Y2 (en) D/A converter
RU2190858C1 (en) Device measuring acceleration
JPH02105905A (en) Deviation direction discrimination circuit for positioning system using incremental encoder
SU921062A1 (en) Unipolar-to-bipolar signal converter
JPS58116343U (en) AD converter
JPS6322778Y2 (en)
JP2613903B2 (en) Integral type analog-digital converter
SU951689A1 (en) Amplitude pulse demodulator
KR0119811Y1 (en) Multi-mode distinction circuit
JPS63145915A (en) Input signal converter
JPH0648434Y2 (en) Voltage-pulse width converter
SU469125A1 (en) Logic Integrated Integrator
JPS61225663A (en) Peak value detection circuit
JPH0452907B2 (en)
JPS6070024U (en) signal converter
JPS5842676U (en) Radiation monitoring device
JPH0470566B2 (en)
JPH0177923U (en)
JPH0412653B2 (en)
JPS58133890U (en) Multi-stage signal transmission detector
JPS60164966A (en) Information reproducing device
JPS59121691U (en) Automatic tracking horizontal deflection control device