JPH02252027A - 誤り検出方法 - Google Patents

誤り検出方法

Info

Publication number
JPH02252027A
JPH02252027A JP1071974A JP7197489A JPH02252027A JP H02252027 A JPH02252027 A JP H02252027A JP 1071974 A JP1071974 A JP 1071974A JP 7197489 A JP7197489 A JP 7197489A JP H02252027 A JPH02252027 A JP H02252027A
Authority
JP
Japan
Prior art keywords
parity
parity check
register
bit
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1071974A
Other languages
English (en)
Inventor
Takayoshi Shiraishi
白石 高義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Information Systems Ltd
Original Assignee
Hitachi Information Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Information Systems Ltd filed Critical Hitachi Information Systems Ltd
Priority to JP1071974A priority Critical patent/JPH02252027A/ja
Publication of JPH02252027A publication Critical patent/JPH02252027A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、誤り検出方法に係り、特に米国標準暗号方式
(DBS)の動作不全を検出するのに好適な誤り検出方
法に関する。
(従来の技術〕 データ伝送において、暗号化はデータの保護のため有効
な手段である。
この暗号化による暗号誤りは復号化後意味が判別しない
ことにより判定するか、または平文の誤り制御符号によ
り判定している。この場合意味による判定は判定できな
いことがあり、平文の誤り制御符号の付加は暗号強度の
低下を招く9前記した米国標準暗号方式としては米国特
許第3796830号明細書等に記載されている。
〔発明が解決しようとする課題〕
暗号文の誤りの原因は、大別して暗号装置での誤り伝送
路での誤りである。上記従来技術としての米国標準暗号
方式では、暗号装置内での誤り検出について配慮されて
おらず、暗号システムにおける誤り検出に問題があった
本発明の目的は、前記課題分解法するために、パリティ
ビットを伺加しブーとき、その排他的論理和が符号部分
の結果どパリティピッl=−の結果は同じ、転置は変化
しない等の性質を利用し、誤りチェックを行なう誤り検
出方法を提供することにある。
〔課題を解決するための手段〕
上記目的は、転圓、拡大転冒9縮少転置、排他的論理和
、換字よりなる暗号処理を行なう暗号器において、パリ
ティピッ1−を付加した場合、このパリティビットが転
置処理では変化せず、拡大転置処理では多重使用ピッ1
−分lごけが変化し、縮少転置処理では縮少分だけが変
化し、排他的論理和処理ではパリティビットの排他的論
理和に等しく。
換字処理では、換字表で対することで暗号化処理部での
誤りを検出することにより達成される。
〔作 用〕 本発明の誤り検出方法は、暗号器での転置処理部分では
パリティビットが変化しないから、処理前のパリティビ
ットを、データ文の転置処理後得られたパリティピッ1
−とを比較して合否を判定する。
拡大転置処理部分では、重複使用する部分のパリティピ
ッl−とはじめのパリティビットおよび処理後のパリテ
ィビットとを排他的論理和演算し、その結果がOである
か否かで判定する。
縮少転置処理部分では、縮約されるピッ1−をのぞくパ
リティビットと転置処理後のパリティピッ!−とをもっ
て判定する。
排他的論理和処理部分では、データ部とパリティピッI
・部分とを独立して演算し、データ部分の演算結果後の
パリティピッ!−と、演算結果前のパリティビットとで
判定する。
換字処理部分では、換字処理結果パリティピッ1−が異
なるとき調整用パリティビットを付加し、これを含めて
パリティチェックを行なう。これによって、暗号器各部
でのパリティチェックが行なわれ、暗号器内での誤りが
検出できる。
〔実施例〕
以下5本発明の一実施例を第1図に示す米国標準暗号方
式(DES)の暗号処理フローに従って説明する。
はじめに暗号器各部での誤り検出方法について述べる。
暗号化を行なう平文は平文レジスタMに入力する。ここ
でまずパリティチェックビットP1mを付加する。
暗号化の第1−処理を初期転置部(I P)で行ない出
力のパリティビットP、を求め。
p、=p、       ・・・・・・・・・・(1)
となるかを確かめる。
これを第2図の実施例で説明すると入力された平文バッ
ファM内の平文は、初期転置部IPへ転送される途中で
パリティ処理部PM、によりパリティピッl−の計算を
行ない、その結果をパリティチェックビットレジスタP
、に入れておく。初期転置部IPの出力はパリティチェ
ック処理部PMに入力する。この結果をパリティチェッ
クビットレジスタP、に入力するヮこのとき、左レジス
タT、oに入ったデータのパリティをパリティチェック
ビットレジスタPQOに入れ、右レジスタR,に入った
データのパリティビットをパリティチェックピッ1−レ
ジスタPRに入れておく。
誤り判定は、パリティレジスタP、とptからの出力を
得てパリティビット比較部CDにより行なわれ、その結
果は5判定信号(誤りなし“0″誤りあり“1″)を出
力する。
前記したDESの基本的アルゴリズムは第1−図に示す
ように16段くり返す暗号関数部fと左レジスタしどの
排他的論理和■である。これに関する誤り検出を第3図
の実施例で説明する。
第3図はn段目の処理を示している。
左レジスタLn−1の内容と暗号関数部fとのビット毎
の排他的論理和■を行ないその結果をパリティチェック
処理部PMを介して右レジスタRnに格納する。このと
き、その結果のパリティチェックを前記パリティチェッ
ク処理部PMよりパリティチェックビットレジスタPR
nに入れる。
この段の誤り検出は、入力データ(左レジスタL n−
1のデータ)のチェック出力(パリティチェックビット
レジスタPi、、の内容)と暗号関数のパリティチェッ
クビットレジスタprhの出力との排他的論理和と出力
結果(右レジスタRnの内容)のパリティチェックビッ
トレジスタPRnの出力とをパリティビット比較部CD
で比較し判定する。
第4図は、DESにおける暗号関数部fである。
前記暗号関数部fで、まず拡大転置を拡大転置部Eで行
なうが、これの転置は下記の表1に従って行なう。
表1 表2 これを見ると重ねて使用するビットがあることがわかる
。表2は右レジスタRの位置で二度使用するビットを示
したものである。したがって、E拡大レジスタRRのチ
ェックビットは、これをのぞいたもののチェックピット
となる。E拡大レジスタRRのチェックピットを検査す
るためのチェックピットは右レジスタRの2,3ビツト
目、6゜7ビツト目、tO,Uビット目、・・・、31
ビツト目を処理して、E拡大パリティチェックビットレ
ジスタPReに入力する。この実施例が第5図である。
第5図によると、右レジスタRからの出力とマスクレジ
スタRMの出力との論理積(アンド)を取り、1.4.
 5. 8. 9.12.13.16.17.20゜2
1、24.25.28.29.32ビツト目を取り出し
、パリティ処理部PMを介してこれのパリティビットを
パリティチェックビットレジスタPwで求める。
これと右レジスタRのパリティチェックビットをパリテ
ィチェックビットレジスタPRで求めたものとの排他的
論理和により検査パリティチェックビットをパリティチ
ェックビットレジスタPReで得る。
拡大処理部EからE m−大レジスタRRへの出力の途
中でパリティチェック処理部PMによりパリティビット
を生成して、E拡大パリティビットレジスタPRRへ入
力、このE拡大パリティビットレジスタPRRの内容と
パリティビットレジスタPReの内容との一致をパリテ
ィビット比較部CDで判定す゛る。
E拡大レジスタRRの内容と鍵レジスタにの内容との排
他的和によるパリティチェックビットレジスタPRに内
のパリティビットは、前述と同様に鍵レジスタにのパリ
ティチェックビットレジスタPKとPRRで作られたパ
リティビットとの排他的論理和となる。
次にSボックスと呼ばれる、縮少換字部について述べる
。Sボックスは、第4図に示すように。
81〜S8の8個の換字により行なわれる。
上記した表3はこれらの換字表を示したものである。下
記する表4は、−3,の換字処理に入力するデータのパ
リティチェックピッj−をrinJで示し、換字後のデ
ータのパリティチェックピッ1−をr out J囲み
で示した。この人出力データ・パリティビットの異い点
を表5に示1.ている。
第6回は、Sボックスのパリティチェックの実施例であ
るが、S 、 =−S eへの入力により、前記した表
5と同様に作成したパリティ異いを示した表を引く。こ
れをSIから88でのパリティチェックビットをパリテ
ィチェックピッ1−レジスタPM2で作りこれと、E拡
大!ノジスタRRのチェックピッI”PRRとの排他的
論理和を取りパリティチェックビットレジスタPSeに
入れておく、、SI〜S8の換字処理の結果のパリティ
チェックピッ1−をパリティチェック処理部PMを介し
てパリティチェックピッl−レジスタPSに入れ、これ
を前記したパリティチェックピッ1−レジスタPsoに
入れたチェックビットとパリティチェックピッl−比較
部CDで比較し、正誤を判定する。
転置部PFの出力のパリティチェックビットはパリティ
チェックピッl−レジスタprhに入れる。
転[PFはビットの増減がないからパリティチェックビ
ットレジスタprhとPRRは処理に誤いがなければ等
しい。
以下これをくり返す。
〔発明の効果〕
本発明によれば、各暗号処理での誤りが検出できるので
、回路上での誤りと分離でき、不用の再送がなくなり、
回線使用効率の向上もさることながら、それ以上に情報
の安全性向」二の効果がある。
【図面の簡単な説明】
第]−図は米国標準暗号方式の動作を示すものである。 第2図は、初期転置の動作ブロック図、第3図は排他的
論理和によるレジスタと暗号関数とのパリティチェック
の動作ブロック図、第4図は暗号関数の動作ブロック図
、第5図は拡大転置におけるパリティチェック動作ブロ
ック図、第6図はSボックスのパリティチェック動作ブ
ロック図である。 M・・・平文レジスタ、K・・・鍵レジスタ、IP・・
・初期転置部、L、・・・左レジスタ、Re・・・右レ
ジスタ。 f・・・暗号関数部、PM・・・パリティチェック処理
部、Par PL PRnp Pfhp PR+ Pa
r PRRt PRetPS8+PS・・・パリティチ
ェックビットレジスタ。 CD・・・パリティビット比較部鶴 嶌 4− 図 1<:鍵しクスタ St〜8#!:、割部 FF’転i転 子部 :相ト号藺教しリスタ 7’xx;  ノぐリテイ号!ツクピートレジスタナ;
射TIA峡 図 ′RM 7’?:Mw w 五 7)Mε FW尺 、W nた マスクレジズタ 私大ビ与トパリティ犬す里4下 拓大パリティチェックビートレジスタ 林火処理那 り抹火パリティチェック処裡御 E$大パリティfエックピットレジスデE宅沢太レし不

Claims (1)

  1. 【特許請求の範囲】 1、転置により暗号処理を行なう暗号器において、転置
    処理ではパリテイビットを付加した場合。 パリテイビットの配列が異なるのみでパリテイビットが
    転置処理では変化しないことを利用してパリテイチェッ
    クを行なうことを特徴とする誤り検出方法。 2、換字により暗号処理を行なう暗号器において、換字
    の処理では、パリテイビットのチェックを換字表の入力
    、出力とパリテイビットとの不一致表を用いて行なうこ
    とを特徴とする誤り検出方法。 3、排他的論理和により暗号処理を行なう暗号器におい
    て、平文、鍵のパリテイチェックビットの排他的論理を
    行なうことによりパリテイチェックを行なうことを特徴
    とする誤り検出方法。
JP1071974A 1989-03-27 1989-03-27 誤り検出方法 Pending JPH02252027A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1071974A JPH02252027A (ja) 1989-03-27 1989-03-27 誤り検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1071974A JPH02252027A (ja) 1989-03-27 1989-03-27 誤り検出方法

Publications (1)

Publication Number Publication Date
JPH02252027A true JPH02252027A (ja) 1990-10-09

Family

ID=13475947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1071974A Pending JPH02252027A (ja) 1989-03-27 1989-03-27 誤り検出方法

Country Status (1)

Country Link
JP (1) JPH02252027A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19857154C1 (de) * 1998-12-11 2000-03-16 Daimler Chrysler Ag Verfahren zur Datenübertragung
JP2005532728A (ja) * 2002-07-09 2005-10-27 アクサルト・エス・アー 誤りに基づく攻撃から電子回路を保護する方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19857154C1 (de) * 1998-12-11 2000-03-16 Daimler Chrysler Ag Verfahren zur Datenübertragung
US6690733B1 (en) 1998-12-11 2004-02-10 Daimlerchrysler Ag Method for data transmission
JP2005532728A (ja) * 2002-07-09 2005-10-27 アクサルト・エス・アー 誤りに基づく攻撃から電子回路を保護する方法
US7826610B2 (en) 2002-07-09 2010-11-02 Gemalto Sa Method to secure an electronic assembly against attacks by error introduction
JP2011072040A (ja) * 2002-07-09 2011-04-07 Axalto Sa 誤りに基づく攻撃から電子回路を保護する方法

Similar Documents

Publication Publication Date Title
TWI567637B (zh) Random number expansion device, the number of ways to expand the number of random and expand the program products
US7555699B2 (en) Storage control circuit, and method for address error check in the storage control circuit
EP3577642B1 (en) Methods and devices for protecting data
US7801298B2 (en) Apparatus and method for detecting a potential attack on a cryptographic calculation
JP2009021981A (ja) エラー検出コード生成装置および方法
US20150082435A1 (en) Cyclic redundancy check method with protection from side-channel attacks
JP2006107274A (ja) ハッシュ関数演算システム、暗号化システムおよび不正解析・改竄防止システム
US7913316B2 (en) Semiconductor integrated circuit and method for testing semiconductor integrated circuit
KR100782614B1 (ko) 데이터 워드 처리 장치 및 방법, 암호화 데이터 워드 처리장치 및 방법, 데이터세트의 안전 처리 시스템 및 컴퓨터프로그램을 구비한 컴퓨터 판독가능한 기억 매체
JPH02252027A (ja) 誤り検出方法
JP2007174024A (ja) 暗号処理装置
JP3554715B2 (ja) 誤り検出装置
US20060041708A1 (en) Integrated circuit
TWI820434B (zh) 參數檢查系統及參數檢查方法
JP2009169489A (ja) 暗号化方法、復号化方法、暗号化装置、復号化装置
US20060179395A1 (en) Method and circuit arrangement for verifying a data record having a plurality of data words
Ito et al. A formal approach to identifying hardware Trojans in cryptographic hardware
JP2008134808A (ja) 論理回路の機能検証装置、機能カバレッジアイテムの検証方法及びプログラム
US20080071522A1 (en) Method and device for protected transmission of data words
US20230377676A1 (en) Integrated circuit and operation method and inspection method thereof
JPS62115941A (ja) 暗号化処理システム
Cekan et al. Input and Output Generation for the Verification of ALU: A Use Case
JP2704062B2 (ja) 情報処理装置
JP3609473B2 (ja) 並列処理計算機の命令組み合わせチェック装置
JPS63145540A (ja) モジュロw回路