JP2005532728A - 誤りに基づく攻撃から電子回路を保護する方法 - Google Patents

誤りに基づく攻撃から電子回路を保護する方法 Download PDF

Info

Publication number
JP2005532728A
JP2005532728A JP2004519119A JP2004519119A JP2005532728A JP 2005532728 A JP2005532728 A JP 2005532728A JP 2004519119 A JP2004519119 A JP 2004519119A JP 2004519119 A JP2004519119 A JP 2004519119A JP 2005532728 A JP2005532728 A JP 2005532728A
Authority
JP
Japan
Prior art keywords
calculation
function
signature
electronic assembly
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004519119A
Other languages
English (en)
Inventor
アカール,メデイ−ロラン
グバン,ルイ
Original Assignee
アクサルト・エス・アー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アクサルト・エス・アー filed Critical アクサルト・エス・アー
Publication of JP2005532728A publication Critical patent/JP2005532728A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09CCIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004Countermeasures against attacks on cryptographic mechanisms for fault attacks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219Countermeasures against side channel or fault attacks
    • G06F2207/7271Fault verification, e.g. comparing two values which should be the same, unless a computational fault occurred
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12Details relating to cryptographic hardware or logic circuitry
    • H04L2209/127Trusted platform modules [TPM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本発明は、エラー投入による攻撃に対して任意のアルゴリズムを実行する電子アセンブリを保護する方法に関する。本発明による方法は、計算署名を得るため少なくとも1つの中間結果に検証関数を用いる追加の計算を行うことと、前記署名を再計算し、起こりうるエラーを検知するためにそれらを比較するため、計算の全部または一部を少なくとも1回以上行うことを含む。

Description

本発明は、中間のステップに関してであろうと中間のデータに関してであろうと、アルゴリズムが正しく実行されるように保証するためにチェックが行われねばならない場合に、任意のアルゴリズムを実行する電子アセンブリを保護する方法に関する。特に、この方法の目的は、差分誤り解析または拡張誤り解析として知られており、これは、1つ以上のエラーが投入されるときの電子アセンブリの算出手順を調査することにより、アルゴリズム計算に含まれる1つ以上のデータ項目または演算についての情報を得ようと試みることである、1つ以上のエラーの投入による特定の種類の攻撃に対して脆弱でないアルゴリズムのバージョンを生成することである。
本文書で以下検討するアルゴリズムは、入力情報に従い出力情報を算出する秘密鍵を用いる暗号化アルゴリズムの非限定的な例であり、これは、暗号化、復号、署名、署名確認、認証または非拒絶作業に関連する可能性がある。これらは、入力または出力を知っている攻撃者が、秘密鍵自体に関する任意の情報を実質的に推論することができないように構築されている。
しかし、本発明は、計算に含まれるすべての中間ステップおよびデータにエラーがないことを確認するために、テストが実行されなければならない場合のアルゴリズムを対象とする。
エラー投入を用いる最初の攻撃は1996年に遡る。
・参考(0):New Threat Model Breaks Crypto Codes−D.Boneh,R.DeMillo,R.Lipton−Bellcore Press Release
DES秘密鍵を伴う暗号化アルゴリズムに対するこの種の攻撃の例(参考(1))は、1996年にEli BihamとAdi Shamirが発表した論文(参考(2))に見ることができる。
・参考(1):FIPS PUB46−2、Data Encryption Standard、1994
・参考(2):A New Cryptanalytic Attack on DES,Draft
提案される発明は、攻撃者が、特定の関数は入力よりも小さな出力を有し、同じ出力を生むいくつかの入力があるという事実を利用する場合の攻撃のように拡張された攻撃にも関する。したがって、入力を変更することによって、正しい結果を出力で得ることができ、そのことは時に興味深い。
本発明による方法の目的は、計算に含まれる関数を変更することにより、電子アセンブリまたはシステムへのDFA攻撃のリスクを除去することである。
本発明のもう1つの目的は、上記の基本的仮定がもはや満たされないように、すなわち、エラーが投入される可能性のある中間の変数または関数がシステムに検知されないまま残ることがないように保護された暗号電子アセンブリによって実行される、暗号算出プロセスを変更することである。
本発明は、情報処理手段と情報記憶手段を備える電子アセンブリ内でのプログラムの実行を保護する方法に関し、計算署名を得るために少なくとも1つの中間結果に検証関数によって追加の計算を行うことを含むことを特徴とする。
さらに、本発明は、電子アセンブリと、例えば、上記方法を実行するのに使用されるスマートカードとプログラムに関する。
本発明のその他の目的、特徴、および利点は、非限定例として与えられた、本発明による方法の実行と、この実行のために設計された電子アセンブリの実施形態に関して、以下の説明を読み、以下の添付図面を参照すると明白になるであろう。
本発明による方法の目的は、電子アセンブリと、例えば、秘密鍵を用いる暗号計算処理を実行するスマートカードのようなオンボードシステムを保護することである。電子アセンブリは、プロセッサなどの情報処理手段とメモリなどの情報記憶手段とを含む。暗号計算処理は、上記アセンブリの例えばROMタイプのメモリにインストールされている。上記システムのプロセッサは、例えばEEPROMタイプのメモリの秘密領域に記憶されている秘密鍵を用いて計算処理を実行する。
本発明の主題であり、図1および2に示される、エラー無しでなければならない従来の計算処理を実行する上記電子アセンブリを保護する方法は、計算で実行される関数fがより一般的な関数f’(「スーパー関数」として知られている)によって変更されるが、関数fの正常な結果を発見しやすい点で注目に値する。計算に投入されるエラーは、「スーパー関数」と関連付けられた検証関数Vにより検知される。これらのスーパー関数f’と検証関数Vを以下明白に説明し、多数の例も紹介する。
本発明によるスーパー関数f’の原理を、図1および2を参照し以下説明する。電子装置により実行されるアルゴリズムは、常に一連の基本的演算である。ここで、これらの基本的演算のうちの1つについてのスーパー関数の原理を説明する。任意の基本的演算は、有限集合Eから有限集合Fへの関数fとして説明することができる(図2)。スーパー関数の原理は、E’からF’へのスーパー関数f’を検討することである。ここで、以下のようになる。
・E’は、E’内にEの1対1のマッピングhが存在する(すなわち、E内の2つの異なる要素をとる場合、E’内のhによるそれらのイメージも異なる)集合である。実質上、これは、E’が少なくともEと同じ数の要素を有すると言っているのと同じである。
・F’は、F内のF’の上へのマッピングhが存在する(すなわち、Fのすべての要素yについて、h(x)=yとなるようにF’のx要素が存在する)集合である。実質上、これは、F’が少なくともFと同じ数の要素を有すると言っているのと同じである。
・そして、特に、Eの任意の要素xに対して、以下の等式h(f’(h(x)))=f(x)が成り立たなければならない。これは、関数fが、関数f’の計算を用いて、およびスーパー集合E’とF’により算出されることができると言っているのと同じである。
エラー検知は、検証関数Vにより実行される。検証関数は、アルゴリズムの中間結果(または重要であると考えられる結果)をチェックするために使用される関数である。
形式的に書くと、以下のようになる。
・B={0,1}二値ワードの集合
・E={x0<i<n+1、ここで、要素xは実質上はBの要素、我々が保護したいと考えるn個の中間結果の集合
検証関数Vは、固定長Nの二値ワードとEのすべての要素とを関連付ける関数でありV:E→{0,1}
実質上、より具体的には、
・Vは、計算「署名」と中間値の集合とを関連付ける関数であり、この計算を繰り返すことにより、この署名は起こりうるエラーを検知するために使用される。
・我々は、実際にはNは8、32、または64の次数(演算処理では通常サイズ)であり、保護される値の集合はより大きいため、検証関数は1対1でありえないと明白に理解できる。したがって、異なる計算から、Vにより同様の結果が出る可能性がある(この特性は、本文書の後で衝突と呼ばれる)。したがって、Vは、衝突ができるだけ起こらず十分に分散されるように選択されるべきである。
本発明によるセキュリティの原理は、先述した2つの方法を組み合わせること、すなわち、最初に関数を個々に保護するためスーパー関数の原理が適用され、次に検証関数が適用されることにある。これは計算署名を生成する。全ての、または一部の計算は、新しい署名を再計算するために1回以上繰り返されてよく、任意のエラーを検出するために署名が比較される。検証関数は、計算処理またはスーパー関数の演算からの少なくとも1つの中間結果に関して計算を実行する。中間結果は、最終結果に対向する、暗号計算処理の実行中に得られる結果である。説明のため、特別な実施形態によると、検討されるアルゴリズムの実行中に重要な点で得られる中間結果に1つ以上の検証関数を適用することが推奨される。
本発明によるセキュリティの方法をDESアルゴリズムに適用する第1の例を、以下に述べる。
スーパー関数に関しては、1つのみがSボックスを保護するために使用される。Sボックスは実際に、1つの6ビットの入力と1つの4ビットの出力を有する。したがって、いくつかの6ビットの値が、4ビットで同じ結果を出す可能性があり、これは攻撃者が使用できる。この場合、
・E={0.1}とF={0.1}
であり、次いで、
・E’=Eとh識別関数
・F’={0,1}と単にFのワードの最上位ビットと最下位ビットを除去することから成るh
を導入する。
・f’は以下のように構築される。xがE’の要素である(すなわち6ビットの)場合、f’(x)の最初のビットと最後のビットはxのビットである。中間の4ビットはボックスの通常の結果により与えられるビットである。Sボックスで使用される演算モードの簡単な分析は、Eのすべての要素に関して、h(f’(h(x))=S−box(x)であることを示す。検証関数に関しては、それは最初に各ラウンド(64ビット)から出力される結果にそして関数f’の連結された出力(64とみなされる48ビット)に使用される。
このような検証関数がその後に選択されねばならない。いくつかの例を以下に示す。
本文書の以下に、チェックされる値の集合X={x0<i<n+1と検証関数Vを示す。最初のjの値xを考慮に入れる中間検証値は、Vと書かれる場合がある。従って、V(x)=Vである。
検証関数の第1の例は、値の連結である。これは、計算の全体にわたってトレースが保持されることを意味し、メモリの点からは費用がかかるが、衝突のリスクがないため効率的である。
j+1=V||xj+1
第2の例は、値の排他的論理和である。
V(x,...,x)=xXOR...XORx
第3の例は、2を法とする加算剰余算(Nは結果の長さ)である。これは、中間結果を加算し、所望の長さで結果を切り捨てることと同じである。
j+1=(V+xj+1)modulo2
第4の例は、値の通常CRCである。
V(x,...,x)=CRC(x,...,x
第5の例は、循環シフトが乱数のビット(例えば1)の中間結果に実行される場合の、値の排他的論理和である。
j+1=(V<<1)XOR xj+1
第6の例は、乗算を有する値の排他的論理和である。各ステップで、XORは切り捨てられた中間検証値と現在のxとの積を有する中間検証値で実行される。
j+1=VXOR((Vxxj+1)modulo2
第7の例は、暗号関数によるデータハッシュである。例えば、すべての値は、SHA−1関数を用いて連結されハッシュされることができ、結果の必須ビット数を保持することができる。
V=SHA−1(X)
本発明によるセキュリティ方法をRSAアルゴリズムに適用する第2の例を以下に説明する。この例では、変数M、C1、C2、Nとビット列Dを用いて以下のループが実行されることがある。
C1=1
For i=0 to N do:
C2=C1×C1
C1=C2×M
If bit i of D=0 then
C1=C2
End If.
End loop.
Output the result C1.
攻撃者が例えば「If」の前のC1を変更し、If命令が実行されれば、結果が正しく、したがって攻撃者はDの値に関する情報を得ることができると分かる。
この場合には、スーパー関数が使用されない。単純な排他的論理和の中間値C1およびC2への適用がいかなるエラーも検知する。
攻撃者がエラー投入を完全に制御しない場合がある。より大きなスペースで作業し、結果の一貫性をチェックすることによって、投入されたエラーが不可能な結果を生み出すため、投入されたエラーを検知することができる。例えば、2つの8ビット数が追加され、その結果が16ビットで記憶されると、結果に関して投入されたエラーが、7の最上位ビット(演算の法則を用いて通常0)に影響を及ぼす大きな変化を有し、それはエラーが検知されることを意味する。
本発明による方法の実施形態を概略的に図示したものである。 本発明による方法の実施形態を概略的に図示したものである。

Claims (8)

  1. 計算処理を実行する電子アセンブリを保護する方法であって、計算署名を得るため少なくとも1つの中間結果に検証関数によって追加演算を行うことを含むことを特徴とする、方法。
  2. 起こりうるエラーを検知するために前記署名を再計算しそれらを比較するために、計算の全部または一部を少なくとも1回以上実行することを含むことを特徴とする、請求項1に記載の方法。
  3. ・より大きな集合から、および/またはより大きな集合に作用する別の「スーパー関数」演算を用いて基本的演算を行うことと、
    ・前記計算署名を得るために前記スーパー関数によって得られた結果を用いて前記検証関数による前記計算を行うことと、
    を含むことを特徴とする、請求項1または2に記載の方法。
  4. 基本的演算の計算がスーパー関数の計算を用いて見出されることを特徴とする、請求項3に記載の方法。
  5. FにおけるEの基本的演算fがF’におけるE’の演算f’に置き換えられ、
    ・E’とF’がEとFのスーパー集合であり、
    ・1対1関数hによりEからE’へ移動し、
    ・上への関数hによりF’からFへ移動し、
    ・Eの任意の要素xに関して:h(f’(h(x)))=f(x)である、
    ことを特徴とする、請求項3または4に記載の方法。
  6. 計算処理の記憶手段と前記処理の処理手段を備える電子アセンブリであって、計算署名を得るために中間結果に追加の計算を行うため使用される検証関数の記憶手段を含むことを特徴とする、電子アセンブリ。
  7. プログラムがコンピュータシステム内で実行されるとき、請求項1から5のいずれか一項に記載の方法のステップを実行するプログラムコード命令を含むコンピュータプログラム。
  8. 計算処理の記憶手段と前記処理の処理手段を備えるスマートカードであって、計算署名を得るために中間結果に追加の計算を行うため使用される検証関数の記憶手段を含むことを特徴とする、スマートカード。
JP2004519119A 2002-07-09 2003-07-07 誤りに基づく攻撃から電子回路を保護する方法 Withdrawn JP2005532728A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02291728A EP1387519A3 (fr) 2002-07-09 2002-07-09 Procédé de sécurisation d'un ensemble électronique contre des attaques par introduction d'erreurs
PCT/IB2003/003120 WO2004006074A2 (en) 2002-07-09 2003-07-07 Method for protecting an electronic circuit against fault-based attacks

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011002280A Division JP5401477B2 (ja) 2002-07-09 2011-01-07 誤りに基づく攻撃から電子回路を保護する方法

Publications (1)

Publication Number Publication Date
JP2005532728A true JP2005532728A (ja) 2005-10-27

Family

ID=30011261

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004519119A Withdrawn JP2005532728A (ja) 2002-07-09 2003-07-07 誤りに基づく攻撃から電子回路を保護する方法
JP2011002280A Expired - Fee Related JP5401477B2 (ja) 2002-07-09 2011-01-07 誤りに基づく攻撃から電子回路を保護する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011002280A Expired - Fee Related JP5401477B2 (ja) 2002-07-09 2011-01-07 誤りに基づく攻撃から電子回路を保護する方法

Country Status (6)

Country Link
US (1) US7826610B2 (ja)
EP (2) EP1387519A3 (ja)
JP (2) JP2005532728A (ja)
AU (1) AU2003249501A1 (ja)
BR (1) BR0312561A (ja)
WO (1) WO2004006074A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018533312A (ja) * 2015-11-09 2018-11-08 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. ターゲットブロック暗号を計算する暗号デバイス

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546375B1 (ko) * 2003-08-29 2006-01-26 삼성전자주식회사 자체 오류 감지 기능을 강화한 상호 의존적 병렬 연산방식의 하드웨어 암호화 장치 및 그 하드웨어 암호화 방법
EP2005291B1 (en) * 2006-04-06 2010-06-23 Nxp B.V. Decryption method
KR100837270B1 (ko) 2006-06-07 2008-06-11 삼성전자주식회사 스마트 카드 및 그것의 데이터 보안 방법
GB2468419B (en) * 2006-06-07 2011-01-05 Samsung Electronics Co Ltd Cyrptographic systems for encrypting input data, error detection circuits, and methods of operating the same
FR2919739B1 (fr) 2007-08-03 2009-12-04 Oberthur Card Syst Sa Procede de traitement de donnees protege contre les attaques par generation de fautes et dispositif associe
EP2166696B1 (fr) * 2008-08-27 2016-10-05 STMicroelectronics (Rousset) SAS Protection de l'intégrité de données chiffrées en utilisant un état intermédiare de chiffrement pour générer une signature
CN105814833B (zh) * 2013-12-20 2019-12-13 皇家飞利浦有限公司 用于安全的数据变换的方法和系统
US11468037B2 (en) 2019-03-06 2022-10-11 Semiconductor Components Industries, Llc Memory device and data verification method
US11394702B2 (en) * 2019-09-23 2022-07-19 T-Mobile Usa, Inc. Authentication system when authentication is not functioning

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02252027A (ja) * 1989-03-27 1990-10-09 Hitachi Shonan Denshi Co Ltd 誤り検出方法
JP2000066585A (ja) * 1998-08-20 2000-03-03 Toshiba Corp 暗号化・復号装置、暗号化・復号方法、およびそのプログラム記憶媒体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154976A (ja) * 1996-11-22 1998-06-09 Toshiba Corp タンパーフリー装置
JPH118616A (ja) * 1997-06-17 1999-01-12 Dainippon Printing Co Ltd 故障利用攻撃対応icカード
ATE360866T1 (de) * 1998-07-02 2007-05-15 Cryptography Res Inc Leckresistente aktualisierung eines indexierten kryptographischen schlüssels
FR2789535B1 (fr) * 1999-02-04 2001-09-28 Bull Cp8 Procede de securisation d'un ensemble electronique de cryptographie a cle secrete contre les attaques par analyse physique
US6832316B1 (en) * 1999-12-22 2004-12-14 Intertrust Technologies, Corp. Systems and methods for protecting data secrecy and integrity
KR100377175B1 (ko) * 2000-06-08 2003-03-26 주식회사 하이닉스반도체 데이터 암호화 표준 알고리즘을 이용한 암호화 장치
DE60111746T2 (de) * 2000-08-03 2006-05-18 Koninklijke Philips Electronics N.V. Lineartransformation für symmetrische verschlüsselungssysteme
FR2829331B1 (fr) * 2001-09-04 2004-09-10 St Microelectronics Sa Procede de securisation d'une quantite secrete

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02252027A (ja) * 1989-03-27 1990-10-09 Hitachi Shonan Denshi Co Ltd 誤り検出方法
JP2000066585A (ja) * 1998-08-20 2000-03-03 Toshiba Corp 暗号化・復号装置、暗号化・復号方法、およびそのプログラム記憶媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018533312A (ja) * 2015-11-09 2018-11-08 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. ターゲットブロック暗号を計算する暗号デバイス

Also Published As

Publication number Publication date
WO2004006074A3 (en) 2004-03-04
EP1552362A2 (en) 2005-07-13
BR0312561A (pt) 2005-12-20
US20080130869A1 (en) 2008-06-05
AU2003249501A8 (en) 2004-01-23
AU2003249501A1 (en) 2004-01-23
US7826610B2 (en) 2010-11-02
EP1387519A2 (fr) 2004-02-04
JP2011072040A (ja) 2011-04-07
WO2004006074A2 (en) 2004-01-15
JP5401477B2 (ja) 2014-01-29
EP1387519A3 (fr) 2004-02-18

Similar Documents

Publication Publication Date Title
JP5401477B2 (ja) 誤りに基づく攻撃から電子回路を保護する方法
US8477933B2 (en) Cryptographic algorithm fault protections
US9515820B2 (en) Protection against side channels
US9298947B2 (en) Method for protecting the integrity of a fixed-length data structure
KR20100098520A (ko) 비밀 데이터를 획득하려는 공격으로부터 마이크로회로를 보호하는 방법 및 장치
JP5693927B2 (ja) 故障利用攻撃の検出方法及び検出装置
JP2008545163A (ja) セキュアハッシュ関数の強化
US10187198B2 (en) Protection of a rijndael algorithm
US10819502B2 (en) Method for symmetric block encryption or decryption
US20210152331A1 (en) Protecting polynomial hash functions from external monitoring attacks
CN106936563B (zh) 用于保护密码运算的方法和系统
JP2009005164A (ja) 暗号処理装置,暗号処理プログラム及び暗号処理方法
US10862669B2 (en) Encryption/description method protected against side-channel attacks
US8311212B2 (en) Method of processing data protected against attacks by generating errors and associated device
EP3891925B1 (en) A computation device using shared shares
EP3214567B1 (en) Secure external update of memory content for a certain system on chip
US20110126085A1 (en) Method of signature verification
JP2005045760A (ja) 暗号処理方法及び装置
US20200067693A1 (en) Systems and methods for masking ecc operations
JP2017098944A (ja) デジタルデータの不連続ハッシュ法に関するデバイス及び方法
US20170012769A1 (en) Imbalanced montgomery ladder
Rahman Towards integrity protection of software for e-health data
CN115605869A (zh) 用于在安全元件中安全地处理数字信息的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100309

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100907

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110221