JPH02248016A - Grain boundary insulated semiconductor ceramic capacitor and manufacture thereof - Google Patents

Grain boundary insulated semiconductor ceramic capacitor and manufacture thereof

Info

Publication number
JPH02248016A
JPH02248016A JP1069653A JP6965389A JPH02248016A JP H02248016 A JPH02248016 A JP H02248016A JP 1069653 A JP1069653 A JP 1069653A JP 6965389 A JP6965389 A JP 6965389A JP H02248016 A JPH02248016 A JP H02248016A
Authority
JP
Japan
Prior art keywords
ceramic capacitor
grain boundary
mol
semiconductor ceramic
boundary insulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1069653A
Other languages
Japanese (ja)
Other versions
JP2661246B2 (en
Inventor
Iwao Ueno
巌 上野
Yasuo Wakahata
康男 若畑
Kaori Okamoto
岡本 香織
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6965389A priority Critical patent/JP2661246B2/en
Priority to EP90903219A priority patent/EP0412167B1/en
Priority to PCT/JP1990/000185 priority patent/WO1990009671A1/en
Priority to KR1019900702277A priority patent/KR930012271B1/en
Priority to DE69024280T priority patent/DE69024280T2/en
Priority to US07/582,222 priority patent/US5075818A/en
Publication of JPH02248016A publication Critical patent/JPH02248016A/en
Application granted granted Critical
Publication of JP2661246B2 publication Critical patent/JP2661246B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To easily obtain a varistor functioning laminated ceramic capacitor by conducting reoxidation without conducting a surface diffusing process on a metal oxide by a method wherein a composition, in which MnO2 and SiO2 are added to the SrTiO3 containing excessive Ti, is formed. CONSTITUTION:A grain boundary insulated semiconductor ceramic capacitor is formed by having the below-mentioned materials added to the SrTiO3, containing excessive Ti in such a manner that the mol ratio of Sr a-d Ti becomes 0.95 Sr<=Ti<=1.00. The materials referred to above are 0.05 to 2.00mol% of the element consisting at least of one or more kinds selected from Nb2O5, V2O5, W2O5 Dy2O3, Nd2O3, Y2O3, La2O3 and CeO2, MnO2 and SiO2 of 0.2 to 5.0mol% in total, and Na2SiO3 of 0.05 to 2.0mol%. Internal electrode paste 2 is not printed on the raw sheets 1 of the top layer and the bottom layer of the above-mentioned ceramic capacitor, the paste 2 is printed as far as to the end part by opposing it alternately on the raw sheets 1 laminated on an intermediate position, a plurality of these sheets 1 are laminated, they are sintered using the prescribed treatment method, they are reoxidated, and a grain boundary insulated ceramic capacitor is obtained easily.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、通常はコンデンサとして電圧の低いノイズや
高周波のノイズを吸収する働きをし、−方パルスや静電
気などの高い電圧が侵入した時はバリスタ機能を発揮し
、電子機器で発生するノイズ、パルス、静電気などの異
常電圧から半導体及び電子機器を保護し、さらにそれら
の特性が温度に対して安定しているところの粒界絶縁型
半導体セラミックコンデンサ及びその製造方法に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention normally functions as a capacitor to absorb low voltage noise and high frequency noise, and when high voltage such as negative pulses or static electricity enters the varistor. Grain boundary insulated semiconductor ceramic capacitors that perform their functions, protect semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in electronic devices, and whose characteristics are stable over temperature. and its manufacturing method.

従来の技術 電子機器は多機能化、軽薄短小化を実現するためにIC
,LSIなどの半導体素子が広(用いられ、それに伴っ
て機器のノイズ耐力は低下しつつある。そこで、このよ
うな電子機器のノイズ耐力を確保するために、各種IC
,LSIの電源ラインに、バイパスコンデンサとしてフ
ィルムコンデンサ、積層セラミックコンデンサ、半導体
セラミックコンデンサなどが使用されている。しかし、
これらのコンデンサは、電圧の低いノイズや高周波のノ
イズの吸収に対しては優れた性能を示すが、それ自体に
高い電圧を持つパルスや静電気を吸収する機能を持たな
いため、パルスや静電気が侵入すると、機器の誤動作や
半導体の破壊、さらにはコンデンサの破壊を起こすこと
が大きな問題となっている。そこでこのような用途に、
ノイズ吸収性が良好で温度や周波数に対しても安定して
いることに加えて、高いパルス耐力と優れたパルス吸収
性を持つ新しいタイプのコンデンサとして、5rTi0
3系半導体セラミックコンデンサにバリスタ機能を持た
せた粒界絶縁型半導体セラミックコンデンサ(以下、バ
リスタ機能付きセラミックコンデンサという)が開発さ
れ、すでに特開昭57−27001号公報、特開昭57
−35303号公報などにより提供されている。このバ
リスタ機能付きセラミックコンデンサは、通常はコンデ
ンサとして電圧の低いノイズや高周波のノイズを吸収す
るが、パルスや静電気などの高い電圧が侵入した時はバ
リスタとして機能し、電子機器で発生するノイズ、パル
ス、静電気などの異常電圧から半導体及び電子機器を保
護するという特徴を有しており、その使用はますます拡
大されている。
Conventional technologyIn order to make electronic devices multi-functional, lighter, thinner, and smaller, we use ICs.
, LSI and other semiconductor devices are being widely used, and the noise tolerance of devices is decreasing accordingly.Therefore, in order to ensure the noise tolerance of such electronic devices, various ICs are being used.
, Film capacitors, multilayer ceramic capacitors, semiconductor ceramic capacitors, and the like are used as bypass capacitors in the power supply lines of LSIs. but,
These capacitors have excellent performance in absorbing low voltage noise and high frequency noise, but they do not have the ability to absorb high voltage pulses and static electricity, so pulses and static electricity can invade. This has become a major problem, causing malfunctions of equipment, destruction of semiconductors, and even destruction of capacitors. Therefore, for this kind of use,
In addition to having good noise absorption properties and being stable over temperature and frequency, 5rTi0 is a new type of capacitor that has high pulse tolerance and excellent pulse absorption properties.
A grain boundary insulated semiconductor ceramic capacitor (hereinafter referred to as a ceramic capacitor with a varistor function), which is a three-series semiconductor ceramic capacitor with a varistor function, has been developed and has already been published in Japanese Patent Application Laid-Open No. 57-27001 and
-35303, etc. This ceramic capacitor with varistor function normally absorbs low voltage noise and high frequency noise as a capacitor, but when high voltage such as pulses or static electricity enters, it functions as a varistor and absorbs noise and pulses generated in electronic equipment. , it has the characteristic of protecting semiconductors and electronic equipment from abnormal voltages such as static electricity, and its use is expanding more and more.

一方、電子部品分野においては、軽薄短小化。On the other hand, in the field of electronic components, the trend is to become lighter, thinner, and smaller.

高性能化がますます進み、このバリスタ機能付きセラミ
ックコンデンサに至っても、小型化、高性能化の要請が
強まっている。しかし、従来のバリスタ機能付きセラミ
ックコンデンサは単板型であるため、小型化すると電極
面積が小さくなり、その結果として容量が低下したり、
信頼性が低下するという問題を招(ことになる。従って
、その解決策として、電極面積がかせげる積層化への展
開が予想される。しかし、バリスタ機能付きセラミック
コンデンサは、通常、5rTiCh系半導体素子の表面
に酸化物を塗布し、熱拡散により粒界層を絶縁化する工
程を有するため、一般に用いられているBaTiO3系
積層セラミックコンデンサと比べ、内部電極と同時に焼
成して積層型のバリスタ機能付コンデンサ(以下、バリ
スタ機能付き積層セラミックコンデンサという)を形成
することは非常に困難であると考えられていた。
As performance continues to improve, demands for smaller size and higher performance ceramic capacitors with varistor function are increasing. However, since conventional ceramic capacitors with varistor function are single-plate type, miniaturization reduces the electrode area, resulting in a decrease in capacitance.
This will lead to the problem of reduced reliability. Therefore, as a solution to this problem, it is expected that lamination will be developed to increase the electrode area. However, ceramic capacitors with varistor function are usually made using 5rTiCh semiconductor elements. This process involves applying oxide to the surface of the capacitor and insulating the grain boundary layer through thermal diffusion.Compared to commonly used BaTiO3 multilayer ceramic capacitors, the internal electrodes are fired at the same time as the multilayer varistor function. It was thought that it was extremely difficult to form a capacitor (hereinafter referred to as a multilayer ceramic capacitor with varistor function).

そこで、同時焼成の問題点を解決する手法として、特開
昭54−53248号公報、特開昭54−53250号
公報などを応用し、内部電極に当たる部分に有機バイン
ダー量を多くしたセラミックペーストを印刷し、この部
分が焼結過程で多孔層を形成し、焼結した後にその多孔
層に適当な圧力下で導電性金属を注入させる方法、また
は、メツキ法や溶融法によって内部電極を形成し、バリ
スタ機能付き積層セラミックコンデンサを形成させる方
法が開発、提供されている。しかし、これらはプロセス
的にかなり困難であり、未だに実用化へのレベルに達し
ていない。
Therefore, as a method to solve the problem of co-firing, we applied the methods of JP-A-54-53248 and JP-A-54-53250, and printed a ceramic paste with a large amount of organic binder on the parts corresponding to the internal electrodes. However, this part forms a porous layer during the sintering process, and after sintering, a conductive metal is injected into the porous layer under appropriate pressure, or an internal electrode is formed by a plating method or a melting method. A method for forming a multilayer ceramic capacitor with a varistor function has been developed and provided. However, these processes are quite difficult and have not yet reached the level of practical use.

また、特開昭59−215701号公報に、非酸化雰囲
気中で仮焼した粉末を原料にした生シートの上に粒界層
を絶縁化することが可能な熱拡散物質を混入した導電性
ペーストを印刷し、酸化性雰囲気中で焼結させる方法、
さらに特開昭63219115号公報に、予め半導体化
させた粉末を主成分とし、それに絶縁層を形成させるた
めの酸化剤及びガラス成分を含む拡散剤を混合した生シ
ートと、内部電極を交互に積層した成型体を、空気中ま
たは酸化雰囲気中で焼成する方法が報告されている。し
かし、これらの方法では焼成温度が1000〜1200
℃と比較的低く、セラミックの焼結が起こりに(いため
、結晶粒子は面接触しにりく、出来上がった素子は、完
全な焼結体に至っていないため、容量が低く、かつバリ
スタとしての代表特性である電圧非直線指数αが小さ(
、バリスタ電圧が不安定であり、さらに信頼性が劣ると
いう欠点を有するものである。さらにまた、後者の特開
昭63−219115号公報では添加剤としてガラス成
分が添加されているため、結晶粒界にガラス相が析出し
、上記の電気特性が悪化しやす(、信頼性が劣るもので
あり、実用化へのレベルに達していないものである。
In addition, Japanese Patent Application Laid-Open No. 59-215701 discloses a conductive paste containing a heat-diffusing substance capable of insulating the grain boundary layer on a green sheet made from powder calcined in a non-oxidizing atmosphere. a method of printing and sintering in an oxidizing atmosphere,
Furthermore, in Japanese Patent Application Laid-open No. 63219115, internal electrodes are alternately laminated with a raw sheet made of powder that has been made into a semiconductor in advance and mixed with a diffusing agent containing an oxidizing agent and a glass component to form an insulating layer. A method has been reported in which the molded body is fired in air or in an oxidizing atmosphere. However, in these methods, the firing temperature is 1000-1200℃.
℃, which makes it difficult for ceramic sintering to occur, making it difficult for the crystal particles to come into surface contact, and the resulting device is not a complete sintered body, resulting in a low capacity and typical characteristics as a varistor. , the voltage nonlinearity index α is small (
However, the varistor voltage is unstable and the reliability is poor. Furthermore, in the latter Japanese Patent Application Laid-Open No. 63-219115, since a glass component is added as an additive, a glass phase is precipitated at the grain boundaries, which tends to deteriorate the electrical properties described above (lower reliability). However, it has not yet reached the level of practical application.

なお、積層型バリスタに関する特許として、既に特公昭
58−23921号公報により、ZnO。
In addition, as a patent regarding a multilayer varistor, ZnO has already been disclosed in Japanese Patent Publication No. 58-23921.

Fe2O3,T i 02系を用いた積層型電圧非直線
素子が提案されている。しかし、この素子は容量をほと
んど持たないため、比較的高い電圧を持つパルスや静電
気の吸収に対しては優れた性能を示すが、バリスタ電圧
以下の低い電圧を持つノイズや高周波のノイズに対して
は、はとんど効果を示さないという問題0点を有してい
る。
A stacked voltage nonlinear element using Fe2O3, TiO2 system has been proposed. However, since this element has almost no capacitance, it exhibits excellent performance in absorbing relatively high voltage pulses and static electricity, but it is resistant to low voltage noise below the varistor voltage and high frequency noise. has a problem of 0 points in that it hardly shows any effect.

発明が解決しようとする課題 今まで、バリスタ機能付き積層セラミックコンデンサに
関して様々な組成、製造方法が開発、提供されてきたが
、上述したようにいずれの場合もプロセス的な面や出来
上がった素子に問題点を有し、実用レベルに達していな
い。従って、バリスタ機能付き積層セラミックコンデン
サに関して、新たな組成及び製造方法の開発が期待され
ているのである。
Problems to be Solved by the Invention Until now, various compositions and manufacturing methods have been developed and provided for multilayer ceramic capacitors with varistor functions, but as mentioned above, in each case there are problems with the process and the finished device. However, it has not reached a practical level. Therefore, the development of new compositions and manufacturing methods for multilayer ceramic capacitors with varistor functions is expected.

本発明は、このような点に鑑みてなされたもので、通常
はコンデンサとして電圧の低いノイズや高周波のノイズ
を吸収する働きをし、一方パルスや静電気などの高い電
圧が侵入した時はバリスタ機能を発揮し、かつそれらの
特性が温度に対して常に安定しており、しかもプロセス
的にはセラミックコンデンサ材料と内部電極材料との同
時焼成を可能にした5rTi03を主成分とする粒界絶
縁型半導体セラミックコンデンサ及びその製造方法を提
供することを目的とするものである。
The present invention was made in view of these points. Normally, it functions as a capacitor to absorb low voltage noise and high frequency noise, but on the other hand, when high voltage such as pulses or static electricity enters, it functions as a varistor. A grain boundary insulated semiconductor whose main component is 5rTi03, which exhibits these properties and whose characteristics are always stable with respect to temperature, and which also enables simultaneous firing of ceramic capacitor material and internal electrode material. The object of the present invention is to provide a ceramic capacitor and a method for manufacturing the same.

課題を解決するための手段 上記のような問題点を解決するために本発明は、Srと
Tiのモル比が0.95≦、Sr/Ti<1.00とな
るように過剰のTiを含有した5rTi03に、Nbx
Os、 Ta2’s、 V2O5*W2O5,DyxO
3,Nd2O3,Y2O3,LatO3゜Ce 02の
内の少なくとも一種類以上を0.05〜2、0mol%
と、MnO2とSiO2を合計量で0.2〜5.0Ii
o1%と、Na2SiO3を0.05〜2.0mol%
含ませてなる粒界絶縁型半導体セラミックコンデンサを
提供するものである。また、本発明は、SrとTiのモ
ル比が0.95≦Sr/Ti<1.00となるように過
剰のTiを含有した5rTi03に、Nb2O5,Ta
2es、V2O5W2O5,Dy2O3,Nd2O3,
Y2O3、La2O3゜CeO2の内の少なくとも一種
類以上を0.05〜2.0io1%と、MnO2とSi
O2+を合計量で0.2〜5.0IIio1%と、Na
2SiO3を0.05〜2.On+o1%含ませてなる
粒界絶縁型半導体セラミック内に、複数層の内部電極を
これらが交互に対向する端縁に至るように設け、かつこ
の内部電極の両端縁に外部電極を設けたことを特徴とす
る積層型粒界絶縁型半導体セラミックコンデンサを提供
するものである。さらに、本発明は、SrとTiのモル
比が0.95≦Sr/Ti<1.00となるように過剰
のTiを含有したS 、r T i Oに、Nb2O5
゜Ta2O5,V2O5,Wl!Os、Dy20s、N
d2O3゜Y2O3,L a201 Ce 02の内の
少なくとも一種類以上を0.05〜2.0io1%と、
MnO2とSiO2を合計量で0.2〜5.0mol%
と、Na25iOsを0.05〜2.0mol%含ませ
てなる組成物の混合粉末を出発原料とし、その混合粉末
を粉砕、混合、乾燥した後、空気中または窒素雰囲気中
で仮焼する工程と、仮焼後、再度粉砕した粉末を有機バ
インダーと共に溶媒中に分散させ生シートにし、その後
この生シートの上に、内部電極ペーストを交互に対向す
る端縁に至るように印刷(但し、最上層及び最下層の生
シートには印刷せず)する工程と、この内部電極ペース
トの印刷された生シートを積層、加圧、圧着して成型体
を得、その後この成型体を空気中で仮焼する工程と、仮
焼後、還元または窒素雰囲気中で焼成する工程と、焼成
後、空気中で再酸化する工程と、再酸化後、内部電極を
露出させた両端に外部電極ペーストを塗布し焼付ける工
程とを有することを特徴とする積層型粒界絶縁型半導体
セラミックコンデンサの製造方法を提供するものである
。そして、上記内部電極がAu+ pt、 Rh、pa
、 Niの内の少なくとも一種類以上の金属またはそれ
らの合金あるいは混合物によって形成されることを提供
するものである。また、上記外部電極がPd。
Means for Solving the Problems In order to solve the above-mentioned problems, the present invention includes a method that contains excessive Ti so that the molar ratio of Sr and Ti is 0.95≦ and Sr/Ti<1.00. Nbx to 5rTi03
Os, Ta2's, V2O5*W2O5, DyxO
3.0.05 to 2.0 mol% of at least one of Nd2O3, Y2O3, LatO3°Ce 02
and the total amount of MnO2 and SiO2 is 0.2 to 5.0Ii
o1% and 0.05 to 2.0 mol% Na2SiO3
A grain boundary insulated semiconductor ceramic capacitor is provided. In addition, the present invention adds Nb2O5, Ta
2es, V2O5W2O5, Dy2O3, Nd2O3,
At least one of Y2O3, La2O3゜CeO2 in an amount of 0.05 to 2.0io1%, MnO2 and Si
The total amount of O2+ is 0.2-5.0IIio1%, and Na
2SiO3 from 0.05 to 2. In a grain boundary insulated semiconductor ceramic containing 1% On+O, multiple layers of internal electrodes are provided so as to alternately reach opposing edges, and external electrodes are provided on both ends of the internal electrodes. The present invention provides a laminated grain boundary insulated semiconductor ceramic capacitor having the following characteristics. Furthermore, in the present invention, Nb2O5 is added to S, rTiO containing excess Ti so that the molar ratio of Sr and Ti is 0.95≦Sr/Ti<1.00.
゜Ta2O5, V2O5, Wl! Os, Dy20s, N
0.05 to 2.0io1% of at least one type of d2O3゜Y2O3, L a201 Ce 02,
Total amount of MnO2 and SiO2 is 0.2 to 5.0 mol%
and a step of using a mixed powder of a composition containing 0.05 to 2.0 mol% of Na25iOs as a starting material, pulverizing, mixing and drying the mixed powder, and then calcining in air or a nitrogen atmosphere. After calcination, the re-pulverized powder is dispersed in a solvent together with an organic binder to form a raw sheet, and then internal electrode paste is printed on top of this raw sheet alternately up to the opposing edges (however, the top layer (and the bottom raw sheet is not printed), and the raw sheets printed with the internal electrode paste are laminated, pressed, and crimped to obtain a molded body, and then this molded body is calcined in air. After calcination, a step of firing in a reducing or nitrogen atmosphere; After calcination, a step of reoxidizing in air; After reoxidation, external electrode paste is applied to both ends of the exposed internal electrodes, and then baked. The present invention provides a method for manufacturing a laminated grain boundary insulated semiconductor ceramic capacitor, which comprises the steps of: The internal electrodes are made of Au+ pt, Rh, pa
, Ni, or an alloy or mixture thereof. Further, the external electrode is made of Pd.

Ag、Ni、Cu、Znの内の少なくとも一種類以上の
金属またはそれらの合金あるいは混合物によって形成さ
れることを提供するものである。
The present invention provides that it is formed of at least one metal selected from Ag, Ni, Cu, and Zn, or an alloy or mixture thereof.

作用 一般にSrTiO3を半導体化させるには、強制還元さ
せるか、もしくは半導体化促進剤を添加し還元雰囲気中
で焼成させるかである。しかし、これだけでは半導体化
促進剤の種類によって半導体化が進まない場合がある。
Function Generally, in order to convert SrTiO3 into a semiconductor, it is either forcedly reduced, or a semiconductor conversion accelerator is added and fired in a reducing atmosphere. However, with this alone, semiconductor formation may not proceed depending on the type of semiconductor formation accelerator.

そこで、5rTiOsの化学量論より゛、Sr過剰、も
しくはTi過剰にすると、結晶内の格子欠陥が増加し、
半導体化が促進される。さらに、N b 20 s +
 T a 205 、 V 205 。
Therefore, if the stoichiometry of 5rTiOs is made excessive, Sr or Ti excessive, the lattice defects in the crystal will increase,
Semiconductorization will be promoted. Furthermore, N b 20 s +
Ta 205, V 205.

WzOs、DytO3,Nd2O3,Y2O3,La2
O3゜CeO2(以下、第1成分とする)を添加すると
原子化制御により半導体化が促進される。
WzOs, DytO3, Nd2O3, Y2O3, La2
When O3°CeO2 (hereinafter referred to as the first component) is added, semiconductor formation is promoted through atomization control.

次に、MnO2と5iO2(以下、第2成分とする)は
積層構造を形成させるのに必要不可欠な物質であり、ど
ちらか一方が欠けても、その作用が発揮されないもので
ある。上記したように、今までSrTiO3系のバリス
タ機能付き積層セラミックコンデンサを作製するこ゛と
は困難であると考えられていた。その理由は、まず第1
に、バリスタ機能付きセラミックコンデンサ材料と内部
電極材料が焼成過程や再酸化過程において異なった作用
、性質を持つためである。即ち、前者材料は焼成過程に
おいて還元雰囲気焼成を必要とするが、この時、後者材
料は金属で形成されているため、還元雰囲気中のH2ガ
スを吸蔵し膨張する。
Next, MnO2 and 5iO2 (hereinafter referred to as the second component) are essential substances for forming a laminated structure, and even if either one is missing, the effect will not be exhibited. As mentioned above, it has been thought until now to be difficult to produce a SrTiO3-based multilayer ceramic capacitor with a varistor function. The reason is the first
This is because the ceramic capacitor material with varistor function and the internal electrode material have different actions and properties during the firing process and reoxidation process. That is, the former material requires firing in a reducing atmosphere during the firing process, but at this time, since the latter material is made of metal, it absorbs H2 gas in the reducing atmosphere and expands.

さらに、空気中での再酸化過程において後者材料は金属
酸化物に酸化されたり、前者材料の再酸化を遮蔽する作
用、性質を持つためである。
Furthermore, this is because the latter material is oxidized to a metal oxide during the reoxidation process in the air, and has the action and property of shielding the former material from reoxidation.

また、第2の理由として、前者材料をバリス夕機能付き
セラミックコンデンサ素子として形成させるには、還元
雰囲気中で焼成し半導体化させた後、その表面に、高抵
抗の金属酸化物(Mn02.CuO2,B 12O3,
CO2O3など)を塗布し、空気中で再酸化し粒界部分
を選択的に拡散させ絶縁化させる、即ち、表面拡散工程
を必要とする。しかし、内部電極材料と交互に積層され
た構造を持つ素子では、金属酸化物の拡散が技術的に困
難であるためである。
The second reason is that in order to form the former material into a ceramic capacitor element with a varistor function, it is necessary to sinter it in a reducing atmosphere to convert it into a semiconductor, and then apply a high-resistance metal oxide (Mn02.CuO2) to its surface. , B 12O3,
CO2O3, etc.) is applied and reoxidized in air to selectively diffuse and insulate grain boundary areas, that is, a surface diffusion process is required. However, this is because it is technically difficult to diffuse the metal oxide in an element having a structure in which internal electrode materials are alternately stacked.

そこで、本発明者らは研究の結果、次のことを発明した
Therefore, as a result of research, the present inventors invented the following.

まず、第1に、Ti過剰の5rTiChに第1成分を添
加する以外に、MnO2とSiO2を添加した材料組成
では、還元雰囲気中での焼成後、素子の表面に上記のよ
うな高抵抗の金属酸化物を塗布しなくても、空気中で再
酸化するだけで、容易にバリスタ機能付きセラミックコ
ンデンサが形成されることを見出した。これは、過剰の
Tiと添加したMnO2とSiO2が焼結過程で、低温
でMnOx  SiO2−Ti02系の液相を形成し焼
結を促進させると同時に、粒界部分に溶解し偏析するこ
とになる。そして、これを空気中で再酸化すると、粒界
部分に偏析しt;M n 02  S i 02−T 
i 02系が絶縁化し容易に粒界絶縁型構造を持つバリ
スタ機能付きセラミックコンデンサになることによる。
First, in a material composition in which MnO2 and SiO2 are added in addition to adding the first component to 5rTiCh with excess Ti, after firing in a reducing atmosphere, the high-resistance metal as mentioned above is formed on the surface of the element. We have discovered that a ceramic capacitor with varistor function can be easily formed by simply reoxidizing in air without applying an oxide. This is because excessive Ti and added MnO2 and SiO2 form a liquid phase of MnOx SiO2-Ti02 system at low temperature during the sintering process, which promotes sintering, and at the same time dissolves and segregates at grain boundaries. . Then, when this is re-oxidized in air, it segregates at grain boundaries t;M n 02 S i 02-T
This is because the i02 series is insulated and easily becomes a ceramic capacitor with a varistor function having a grain boundary insulated structure.

さらにまた、Tiを過剰にした方が内部電極の酸化や拡
散を抑えられることも見出した。従って、本発明では、
これらの理由からTi過剰のSrTiO3を用いること
にした。
Furthermore, it has been found that oxidation and diffusion of the internal electrodes can be suppressed by adding too much Ti. Therefore, in the present invention,
For these reasons, it was decided to use SrTiO3 containing excess Ti.

また、第2に、Ti過剰の5rTi○3にMnO2とS
iO2を添加した材料組成では、還元雰囲気中以外に窒
素雰囲気中での焼結でも半導体化することを見出した。
Secondly, MnO2 and S are added to 5rTi○3 with excess Ti.
It has been found that a material composition containing iO2 becomes a semiconductor when sintered in a nitrogen atmosphere as well as in a reducing atmosphere.

これは、上記第1の理由に示したように低温で液相を形
成するためと、添加したMnが液相を形成する以外に原
子化制御剤として作用し、この時Mn原子の価数が+2
.+4さ変化し、電子的に不安定であるという効果のた
め、焼結性が向上し窒素雰囲気中でも容易に半導体化す
ると考えられる。
This is because the added Mn forms a liquid phase at low temperatures as shown in the first reason above, and also acts as an atomization control agent in addition to forming a liquid phase, and at this time, the valence of the Mn atom increases. +2
.. It is thought that the sintering property is improved and it can be easily converted into a semiconductor even in a nitrogen atmosphere due to the effect of +4 change and electronic instability.

さらに、第3に、脱脂後の成型体を予め空気中で仮焼す
ると、出来上がったバリスタ機能付き積層セラミックコ
ンデンサの内部電極切れ、デラミネーション、ワレ、焼
結密度の低下などの諸問題の発生が極力抑えられ、電気
特性や信頼性が著しく向上することを見出した。
Thirdly, if the molded body is calcined in air after degreasing, various problems such as internal electrode breakage, delamination, cracking, and reduction in sintered density of the finished multilayer ceramic capacitor with varistor function may occur. It has been found that the electrical characteristics and reliability are significantly improved.

以上、このような観点を充分に考慮すると、バリスタ機
能付きセラミックコンデンサ材料と内部電極材料を同時
焼成することにより、容易にバリスタ機能付き積層セラ
ミックコンデンサを作製することが可能となる。
As described above, if such viewpoints are fully considered, it becomes possible to easily produce a multilayer ceramic capacitor with a varistor function by co-firing the ceramic capacitor material with a varistor function and the internal electrode material.

さらに、N a2S i 03 (以下、第3成分とす
る)は、Mn 02− S i 02−T i 02系
の液相を粒界部分に均一に拡散させるキャリアーとして
作用し、半導体の結晶と高抵抗の粒界の境界がシャープ
に形成され、結果として容量やバリスタ電圧の温度特性
を改善するものである。
Furthermore, Na2S i 03 (hereinafter referred to as the third component) acts as a carrier that uniformly diffuses the liquid phase of the Mn 02-S i 02-T i 02 system into the grain boundary area, and forms a bond between the semiconductor crystal and the high The grain boundaries of the resistor are formed sharply, resulting in improved capacitance and temperature characteristics of the varistor voltage.

実施例 以下に本発明について、実施例を挙げて具体的に説明す
る。
EXAMPLES The present invention will be specifically described below with reference to Examples.

(実施例1) まず、平均粒径が0.5μm以下で純度98%以上の5
rTi03原料粉末にTiO2を加え、Sr/Ti比を
調整した粉末に、下記第1表〜第15表に示すように第
1成分のNb2O5,第2成分のMn 02.S i 
02 (但し、加えるM n O21S i○2は等m
o1%とする)の添加量を種々変え、第3成分としての
Na2SiO3の添加量を0.5mo1%に固定し、混
合した。その後、この混合粉末をボールミルなどにより
湿式粉砕、混合し、乾燥した後、空気中で600〜12
00℃で仮焼し、仮焼後、平均粒径が0.5μm以下に
なるように再度粉砕し、これを積層型のバリスタ機能付
きセラミックコンデンサ用出発原料とした。この微粉末
の出発原料をブチラール樹脂などの有機バインダーと共
に溶媒中に分散させスラリー状とし、これをドクター・
ブレード法によって50μm程度の厚さの生シートにし
、所定の大きさに切断した。次に、第1図に示すように
、上記のようにして得られた生シート1の上にPdから
なる内部電極ペースト2を所定の大きさに応じてスクリ
ーン印刷した。
(Example 1) First, 50% of the average particle size is 0.5 μm or less and the purity is 98% or more.
TiO2 was added to the rTi03 raw material powder and the Sr/Ti ratio was adjusted to the powder, and Nb2O5 as the first component and Mn02. as the second component were added to the powder as shown in Tables 1 to 15 below. Si
02 (However, M n O21S i○2 to be added is equal to m
The amount of Na2SiO3 as the third component was fixed at 0.5mol1%, and the mixture was mixed. After that, this mixed powder is wet-pulverized and mixed using a ball mill, etc., and after drying, it is heated to 600 to 12
The product was calcined at 00°C, and after calcining, it was ground again so that the average particle size was 0.5 μm or less, and this was used as a starting material for a multilayer ceramic capacitor with a varistor function. This fine powder starting material is dispersed in a solvent with an organic binder such as butyral resin to form a slurry, and this is made into a slurry.
A green sheet with a thickness of about 50 μm was prepared by the blade method and cut into a predetermined size. Next, as shown in FIG. 1, an internal electrode paste 2 made of Pd was screen printed on the raw sheet 1 obtained as described above according to a predetermined size.

なお、第1図から明らかなように、最上層及び最下層の
生シート1には内部電極ペースト2は印刷しないものと
する。また、この時、中間に積層させる生シート1の上
に印刷された内部電極ペースト2は、周知のように交互
に対向する端縁に至るように印刷した。その後、この内
部電極ペースト2の印刷された向きのまま生シート1を
複数層積層し、加圧、圧着した。次に、空気中で400
℃で脱脂し、さらに、空気中で600−1250℃で仮
焼を行った。その後、還元雰囲気中で1250〜135
0℃で焼成した。この焼成後、空気中で900〜125
0℃で再酸化した。
Note that, as is clear from FIG. 1, the internal electrode paste 2 is not printed on the raw sheet 1 of the uppermost layer and the lowermost layer. Moreover, at this time, the internal electrode pastes 2 printed on the raw sheets 1 to be laminated in the middle were printed so as to reach alternately opposing edges, as is well known. Thereafter, a plurality of raw sheets 1 were laminated in the same direction as the internal electrode paste 2 was printed, and pressed and bonded. Then 400 in the air
Degreasing was performed at 600-1250°C in air. After that, 1250-135 in a reducing atmosphere.
It was fired at 0°C. After this firing, 900 to 125
Reoxidized at 0°C.

その後、第2図に示すように、内部電極2aを露出させ
た両端にAgよりなる外部電極ペーストを塗布し、空気
中で800℃、15分で焼付けることにより、粒界絶縁
型半導体セラミック内に複数層の内部電極2aをこれら
が交互に端縁に至るように設け、かつこの内部電極2a
の両端縁に外部電極3を設けたバリスタ機能付き積層セ
ラミックコンデンサ4を得た。
Thereafter, as shown in FIG. 2, an external electrode paste made of Ag is applied to both exposed ends of the internal electrode 2a and baked in air at 800°C for 15 minutes to form a grain-boundary insulated semiconductor ceramic. A plurality of layers of internal electrodes 2a are provided in such a way that they alternately reach the edges, and the internal electrodes 2a are
A multilayer ceramic capacitor 4 with a varistor function was obtained, in which external electrodes 3 were provided on both ends of the capacitor.

なお、本実施例でのバリスタ機能付き積層セラミックコ
ンデンサの形状は・5.70x5.0Ox2.00mm
3の5.5タイプで、内部電極の形成された有効層を1
0層積層したものである。・また、第3図に本発明の製
造工程を示す。
The shape of the multilayer ceramic capacitor with varistor function in this example is 5.70x5.0Ox2.00mm.
3 5.5 type, the effective layer with internal electrodes is 1
0 layers are laminated.・Furthermore, FIG. 3 shows the manufacturing process of the present invention.

このようにして得られたバリスタ機能付き積層セラミッ
クコンデンサについて、その容量。
The capacity of the multilayer ceramic capacitor with varistor function obtained in this way.

tanδ、バリスタ電圧、電圧非直線指数α、直列等価
抵抗値ESR,容量温度変化率、及びバリスタ電圧温度
係数などの各種電気特性を、第1表〜第15表に併せて
記載する。但し、この時の焼成などの各条件は、空気中
での仮焼は1200℃、2時間、N2: H2=99 
: 1の還元雰囲気中での焼成は1300℃、2時間、
再酸化は1100℃、1時間で行ったものである。
Various electrical characteristics such as tan δ, varistor voltage, voltage nonlinearity index α, series equivalent resistance ESR, capacitance temperature change rate, and varistor voltage temperature coefficient are also listed in Tables 1 to 15. However, the firing conditions at this time are: 1200°C for 2 hours, N2: H2 = 99 for calcination in air.
: 1, firing in reducing atmosphere at 1300°C for 2 hours,
Reoxidation was performed at 1100° C. for 1 hour.

なお、各種電気特性については以下の測定値を記載した
Note that the following measured values are listed for various electrical properties.

◇ 容量Cは測定電圧1.OV、周波数1 、0KHz
での値。
◇ Capacity C is measured voltage 1. OV, frequency 1, 0KHz
value at.

◇ バリスタ電圧VO,1m^は測定電流0.1mAで
の値。
◇ Varistor voltage VO, 1m^ is the value at measurement current 0.1mA.

◇ 電圧非直線指数αは、測定電流0.1mAと1.0
mAでの値から。
◇ Voltage nonlinear index α is measured current 0.1 mA and 1.0
From the value in mA.

a = 1 /log (Vl、011A/ VO,1
llA)の式より算出した。
a = 1 /log (Vl, 011A/ VO, 1
It was calculated using the formula llA).

◇ 直列等価抵抗値ESRは、測定電圧1.OVでの共
振点での抵抗値。
◇ The series equivalent resistance value ESR is the measured voltage 1. Resistance value at resonance point in OV.

◇ 容量温度変化率(ΔC/C)は−25℃と85℃の
二点間での値。
◇ Capacitance temperature change rate (ΔC/C) is the value between two points -25℃ and 85℃.

◇ バリスタ電圧温度係数(ΔV/V)は25℃と50
℃の二点間での値。
◇ Varistor voltage temperature coefficient (ΔV/V) is 25℃ and 50℃
Value between two points in °C.

(以 下 余 白) 次に、上記第1表〜第15表について解説すると、これ
らの表はSr/Ti比、及び第2成分のMnO2とSi
O2の添加量について規定したものである。
(Margin below) Next, to explain Tables 1 to 15 above, these tables show the Sr/Ti ratio and the second component MnO2 and Si.
This specifies the amount of O2 added.

ここで、試料番号に*印をつけたのは比較例であり、本
発明の請求範囲外である。即ち、これらの焼結体素子で
は、容量が小さく、かつバリスタ特性を表す電圧非直線
指数αが小さく、また直列等価抵抗値ESRが大きいた
め、コンデンサとしての電圧の低いノイズや高周波のノ
イズを吸収する機能と、バリスタとしてのパルス、静電
気などの高い電圧を吸収する機能の両方を同時に持ち合
わせていなく、さらに容量温度変化率とバリスタ電圧温
度係数が太き(、信頼性や電気特性が温度に影響を受は
易いものである。従って、これらの試料は電子機器で発
生するノイズ、パルス、静電気などの異常電圧から半導
体及び電子機器を保護するバリスタ機能付きセラミック
コンデンサとして適さないものである。これに対し、そ
の他の試料番号のものでは、容量が太き(、かつ電圧非
直線指数αが大きく、さらに直列等価抵抗値ESRが小
さいため、コンデンサとしての電圧の低いノイズや高周
波のノイズを吸収する機能と、バリスタとしてのパルス
、静電気などの高い電圧を吸収する機能の両方を同時に
持ち合わせており、さらに容量温度変化率とバリスタ電
圧温度係数が小さく、信頼性や電気特性が温度に影響を
受けに(い特徴を有している。従って、これらの試料は
電子機器で発生するノイズ、パルス、静電気などの異常
電圧から半導体及び電子機器を保護するため、バリスタ
機能付きセラミックコンデンサとして適しているもので
ある。
Here, the sample numbers marked with * are comparative examples and are outside the scope of the claims of the present invention. In other words, these sintered elements have a small capacitance, a small voltage non-linearity index α representing varistor characteristics, and a large series equivalent resistance value ESR, so they cannot absorb low voltage noise or high frequency noise as a capacitor. It does not have both the function of absorbing high voltages such as pulses and static electricity as a varistor, and the capacitance temperature change rate and varistor voltage temperature coefficient are large (reliability and electrical characteristics are affected by temperature). Therefore, these samples are not suitable as ceramic capacitors with varistor function that protect semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in electronic devices. On the other hand, the other sample numbers have a large capacitance (and a large voltage nonlinearity index α, and a small series equivalent resistance value ESR), so they have the ability to absorb low voltage noise and high frequency noise as a capacitor. It also has the ability to absorb high voltages such as pulses and static electricity as a varistor, and also has a small capacitance temperature change rate and varistor voltage temperature coefficient, so its reliability and electrical characteristics are not affected by temperature ( Therefore, these samples are suitable as ceramic capacitors with varistor function to protect semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in electronic devices. .

ここで、本発明において、5rTi03のSr/Ti比
を規定したのは、Sr/Ti比が1.00より大きい場
合はSr過剰となり、Mn02−8 i 02  T 
i 02系の液相が形成されにくいことから、粒界絶縁
型構造になりに(く、かつ内部電極が酸化や拡散を起こ
し、結果として電気特性や信頼性が低下するためである
。一方、Sr/Ti比が0.95未満では焼結体が多孔
質となり、焼結密度が低下するためである。さらに、積
層型バリスタ機能付きセラミックコンデンサ用出発原料
の平均粒径を0.5μm以下に規定したのは、0.5μ
mより大きい場合には、スラノー状にした時に粉が凝集
したり、出来上がった焼結体素子の焼結密度が小さく、
かつ半導体化しにくいために電気特性も不安定となりや
すいためである。
Here, in the present invention, the Sr/Ti ratio of 5rTi03 is specified because if the Sr/Ti ratio is larger than 1.00, Sr will be excessive, and Mn02-8 i 02 T
This is because it is difficult to form an i02-based liquid phase, which makes it difficult to form a grain boundary insulated structure, and the internal electrodes are oxidized and diffused, resulting in a decrease in electrical characteristics and reliability.On the other hand, This is because if the Sr/Ti ratio is less than 0.95, the sintered body becomes porous and the sintered density decreases.Furthermore, the average particle size of the starting material for a multilayer ceramic capacitor with a varistor function is set to 0.5 μm or less. The specified value is 0.5μ
If it is larger than m, the powder may aggregate when it is made into a slanon shape, or the sintered density of the completed sintered element will be low.
This is also because it is difficult to convert into a semiconductor, and its electrical properties tend to be unstable.

次に、第2成分のMnO2とSiO2の合計の添加量を
規定したのは、これら第2成分の添加量が0.1mo1
%未満では添加効果が得られないため、MnO2SiO
2−Ti02系の液相が形成されに(いために、粒界絶
縁型構造になりに<<、電気特性や焼結密度が低下する
ためである。一方、第2成分の添加量が5.On+o1
%を超えると、粒界部に偏析する高抵抗の酸化物量が増
大し電気特性が低下するためである。
Next, the total addition amount of the second components MnO2 and SiO2 was specified because the addition amount of these second components was 0.1 mo1.
MnO2SiO
This is because a 2-Ti02-based liquid phase is formed, resulting in a grain boundary insulated structure, resulting in a decrease in electrical properties and sintered density.On the other hand, when the amount of the second component added is 5. On+o1
%, the amount of high-resistance oxides segregated at grain boundaries increases and electrical properties deteriorate.

さらに、脱脂後の成型体を予め空気中で600〜125
0℃で仮焼するのは、本発明のバリスタ機能付き積層セ
ラミックコンデンサの製造方法中で最も重要な工程であ
り、この工程の結果が出来上がったバリスタ機能付き積
層セラ、ミックコンデンサの電気特性や信頼性をほぼ決
定するものである。この工程の目的は、バリスタ機能付
きセラミックコンデンサ材料と内部電極材料の接着力の
強化、さらに出来上がったバリスタ機能付き積層セラミ
ックコンデンサの平均粒径の制御である。
Furthermore, the molded body after degreasing is heated to a temperature of 600 to 125 in advance in the air.
Calcining at 0°C is the most important step in the manufacturing method of multilayer ceramic capacitors with varistor function according to the present invention, and the results of this step affect the electrical properties and reliability of the multilayer ceramic capacitors with varistor function and microcapacitors. It mostly determines gender. The purpose of this step is to strengthen the adhesion between the varistor function ceramic capacitor material and the internal electrode material, and to control the average particle size of the finished varistor function multilayer ceramic capacitor.

ここで、空気中での仮焼温度を600〜1250℃の範
囲に規定したのは、仮焼温度が600℃未満ではその効
果が得られないためである。一方、仮焼温度が1250
℃を超えると、 ■ バリスタ機能付きセラミックコンデンサ材料の焼結
が進行してしまう。この状態で還元または窒素雰囲気中
で焼成すると、急激な収縮による応力集中が焼結体内に
発生し、結果として得られたバリスタ機能付き積層セラ
ミックコンデンサでは、デラミネーション、ワレなどの
諸問題が発生することになる。
Here, the reason why the calcination temperature in air is specified in the range of 600 to 1250°C is that the effect cannot be obtained if the calcination temperature is less than 600°C. On the other hand, the calcination temperature is 1250
If the temperature exceeds ℃, sintering of the ceramic capacitor material with varistor function will proceed. When fired in a reducing or nitrogen atmosphere in this state, stress concentration occurs within the sintered body due to rapid contraction, resulting in various problems such as delamination and cracking in the resulting multilayer ceramic capacitor with varistor function. It turns out.

■ Niを内部電極材料で使用した場合では、前者のセ
ラミックコンデンサ材料の焼結化とNi内部電極材料の
酸化が生じ、次に焼結体とNiが反応し、Niの拡散が
進行し、結果として得られたバリスタ機能付き積層セラ
ミックコンデンサでは、内部電極切れ、デラミネーショ
ン。
■ When Ni is used as the internal electrode material, sintering of the former ceramic capacitor material and oxidation of the Ni internal electrode material occur, and then the sintered body and Ni react, and Ni diffusion progresses, resulting in The resulting multilayer ceramic capacitor with varistor function suffers from internal electrode breakage and delamination.

ワレなどの諸問題が発生する。Various problems such as cracks occur.

■ 1250℃を超える高温で仮焼を行うと、M n 
02− S i 02−T i 02系の液相焼結が急
激に進行し、粒成長が促進され焼結体密度や充てん密度
の低下が著しく起こる。
■ If calcination is performed at a high temperature exceeding 1250℃, M n
Liquid phase sintering of the 02-S i 02-T i 02 system progresses rapidly, grain growth is promoted, and the sintered body density and packing density are significantly reduced.

■ その後、還元または窒素雰囲気中で焼成した場合、
半導体化が起こりに(くなる。
■ If it is then fired in a reducing or nitrogen atmosphere,
Semiconductorization is likely to occur.

という理由により、電気特性や信頼性が著しく低下する
ためである。
This is because the electrical characteristics and reliability deteriorate significantly.

さらに、第3成分としてのNa2S i○3が添加され
ていることにより、容量温度変化率とはバリスタ電圧温
度係数が改善されるものである。即ち、添加されたNa
2SiO3がMnO2SiO2Ti02系の液相を粒界
部分に均一に拡散させるキャリアーとして作用し、半導
体の結晶と高抵抗の粒界の境界がシャープに形成される
ことによるものである。
Furthermore, by adding Na2S i○3 as a third component, the capacitance temperature change rate and varistor voltage temperature coefficient are improved. That is, the added Na
This is because 2SiO3 acts as a carrier that uniformly diffuses the MnO2SiO2Ti02-based liquid phase into the grain boundary portion, thereby forming a sharp boundary between the semiconductor crystal and the high-resistance grain boundary.

このようにして得られたバリスタ機能付き積層セラミッ
クコンデンサは、上述の特公昭5823921号公報で
報告されている積層型バリスタに比°べ、大容量であり
、かつ温度特性2周波数特性に優れた特性を有し、前者
ではサージ吸収性に優れたバリスタ材料を単に積層して
いるのに対し、本発明ではノイズ吸収性に優れたコンデ
ンサ機能と、パルス、静電気吸収に優れたバリスタ機能
の両方機能を有するバリスタ機能付きセラミックコンデ
ンサ材料を積層したものであり、その機能、使用目的に
おいて全(別のものである。
The thus obtained multilayer ceramic capacitor with varistor function has a larger capacity and superior temperature and frequency characteristics compared to the multilayer varistor reported in the above-mentioned Japanese Patent Publication No. 5823921. While the former simply stacks varistor materials with excellent surge absorption, the present invention has both a capacitor function with excellent noise absorption and a varistor function with excellent pulse and static electricity absorption. It is a laminated ceramic capacitor material with a varistor function, and its function and purpose of use are completely different.

(実施例2) 実施例1により、第2成分としてのMnO2とSiO2
の合計の添加量が0.2〜5.0+no1%が必要であ
ることが解った。次に、この第2成分としてのMnO2
とSiO2の添加比について、これを種々変え、Sr/
Ti比を0.97.第1成分としてのNb2O5の添加
量をl、Qmo1%、第3成分としてのNa2SiO3
の添加量を0.5no1%に固定し、上記実施例1と同
様の方法でバリスタ機能付き積層セラミックコンデンサ
を作製した。その結果を下記の第16表に記載する。
(Example 2) According to Example 1, MnO2 and SiO2 as the second component
It was found that the total addition amount of 0.2 to 5.0+no1% is required. Next, MnO2 as this second component
The addition ratio of Sr/SiO2 was varied, and Sr/
Ti ratio is 0.97. Addition amount of Nb2O5 as the first component is l, Qmo1%, Na2SiO3 as the third component.
A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in Example 1, with the amount of addition fixed at 0.5no1%. The results are listed in Table 16 below.

(以  下  余  白) 上記第16表について解説すると、その測定結果より明
らかなようにバリスタ機能付き積層セラミックコンデン
サを作製するには、MnO2とSiO2の両方が必要で
あり、どちらか一方が欠けてもバリスタ機能付き積層セ
ラミックコンデンサを作製することができない。即ち、
両成分が存在して初めてMn02−3 i 02−T 
i 02系の液相ができ、粒界部分に溶解、偏析し、再
酸化すると、粒界部分に偏析したMnO2−8i02が
絶縁化し、容易に粒界絶縁型構造を持つ素子となるため
である。
(Leave below) To explain Table 16 above, it is clear from the measurement results that both MnO2 and SiO2 are required to fabricate a multilayer ceramic capacitor with a varistor function, and if one or the other is missing. However, it is not possible to fabricate a multilayer ceramic capacitor with a varistor function. That is,
Only when both components exist Mn02-3 i 02-T
This is because when an i02-based liquid phase is formed, which dissolves and segregates at the grain boundary and is reoxidized, the MnO2-8i02 segregated at the grain boundary becomes insulating and easily becomes an element with a grain boundary insulated structure. .

なお、容量、電圧非直線指数α、ESRなどの電気特性
を比較すると、若干MnO2過剰の方が好ましい。
Note that when comparing electrical properties such as capacity, voltage nonlinearity index α, and ESR, it is preferable to have a slight excess of MnO2.

(実施例3) 次に、第1成分としてのNb2O5,Ta206゜V2
O5・W2O5・Dy203・・Nd2O3・Y2O3
・La2O3,CeO2の原子化制御剤の添加量を規定
するため、これを種々変え、Sr/Ti比を0.97.
第2成分の添加量をMnO21,0io1%、52i0
 1.On+o1%の合計2.0mol%、第3成分と
してのNa2SiO3の添加量を0.511101%に
固定し、上記実施例1,2と同様の方法でバリスタ機能
付き積層セラミックコンデンサを作製した。その結果を
下記の第17表〜第25表に記載する。
(Example 3) Next, Nb2O5, Ta206°V2 as the first component
O5・W2O5・Dy203・・Nd2O3・Y2O3
- In order to specify the amount of La2O3 and CeO2 atomization control agent added, this was varied and the Sr/Ti ratio was set to 0.97.
The amount of the second component added is MnO21.0io1%, 52i0
1. A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in Examples 1 and 2, with the total amount of On+O1% being fixed at 2.0 mol% and the amount of Na2SiO3 as the third component added at 0.511101%. The results are shown in Tables 17 to 25 below.

(以 下 余 白) 上記第17表〜第25表について解説すると、第1成分
の添加量を規定したのは、その測定結果より明らかなよ
うに、添加量が0.05mo1%未満ではその添加効果
が得られず、半導体化が起こりにくいためである。一方
、第1成分の添加量が合計で2.0R101%を超える
と半導体化が抑制され、所望の電気特性が得られず、さ
らに焼結密度が低下するためである。
(Margins below) To explain Tables 17 to 25 above, the reason for specifying the amount of the first component added is that, as is clear from the measurement results, if the amount added is less than 0.05 mo1%, the amount of the first component added is This is because no effect can be obtained and it is difficult to convert into a semiconductor. On the other hand, if the total amount of the first component added exceeds 2.0R101%, semiconductor formation will be suppressed, desired electrical properties will not be obtained, and the sintered density will further decrease.

なお、第1成分としてはNb2O5,Ta205を添加
した方が、他のV2O5,W2O5,Dy20a。
Note that it is better to add Nb2O5 and Ta205 as the first component than other V2O5, W2O5, and Dy20a.

Nd2O3,Y2O3,La2O3,CeO2を添加す
る場合よりも若干電気特性的に優れていた。
The electrical properties were slightly better than those in which Nd2O3, Y2O3, La2O3, and CeO2 were added.

さらに、第1成分の混合物組成についても、その一部の
組合せについて実施し、電気特性を測定したが、その結
果は第25表に示したように、種類添加した場合とほと
んど特性に差が見られないものであった。しかし、この
場合もNb2O5゜Ta205を添加した方が、他の成
分を添加する場合よりも若干電気特性的に優れていた。
Furthermore, some combinations of the mixture composition of the first component were tested and the electrical properties were measured, but as shown in Table 25, there was almost no difference in the properties compared to when different types were added. It was impossible. However, in this case as well, the addition of Nb2O5°Ta205 was slightly better in terms of electrical properties than the addition of other components.

また、出発原料の平均粒径が0.5μmよりも大きい場
合には、第1成分の効果が得られにくい傾向があり、0
.5μm以下に抑える必要があることが確認された。
Furthermore, if the average particle size of the starting material is larger than 0.5 μm, the effect of the first component tends to be difficult to obtain, and
.. It was confirmed that it is necessary to suppress the thickness to 5 μm or less.

(実施例4) 次に、第3成分としてのNazSi03の添加量を規定
するため、これを種々変え、Sr/Ti比を0.97、
第1成分の添加量をNb2O5O,5so1%、Tap
oso、5Ilo1%、第2成分の添加量をMnO21
,0mol%、S i 02 1.01llo1%に固
定し、上記実施例と同様の方法でバリスタ機能付き積層
セラミックコンデンサを作製した。その結果を下記の第
26表に記載する。
(Example 4) Next, in order to specify the amount of NazSi03 added as the third component, this was changed variously, and the Sr/Ti ratio was set to 0.97,
The amount of the first component added is Nb2O5O,5so1%, Tap
oso, 5Ilo1%, amount of second component added MnO21
, 0 mol%, and S i 02 to 1.01llo1%, a multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in the above example. The results are listed in Table 26 below.

(以  下  余  白) 上記第26表に記載したように、第3成分のNa2Si
O3を添加することにより、容量温度変化率とバリスタ
電圧温度係数が改善される。これは添加したNa2Si
O3がMnO2−8i02T i 02系の液相を粒界
部分に均一に拡散させるキャリアーとして作用し、その
ために半導体の結晶と高抵抗の粒界の境界がシャープに
形成されるためである。ここで、第3成分としてのNa
2SiO3の添加量を規定したのは、第3成分の添加量
が0.05o+o1%未満ではその添加効果が得られず
、容量温度変化率とバリスタ電圧温度係数が改善されに
くいためである。一方、第3成分の添加量が2.0mo
l%を超えると粒界部分にキャリアーとして働(N32
S i 03の量が多(なり、結果として容量、電圧非
直線指数αが低下し、直列等価抵抗値ESRが上昇し、
さらに焼成密度が低下し機械強度が低下するためである
(Left below) As stated in Table 26 above, the third component Na2Si
By adding O3, the capacitance temperature change rate and the varistor voltage temperature coefficient are improved. This is the added Na2Si
This is because O3 acts as a carrier that uniformly diffuses the MnO2-8i02T i02-based liquid phase into the grain boundary portion, thereby forming a sharp boundary between the semiconductor crystal and the high-resistance grain boundary. Here, Na as the third component
The reason for specifying the addition amount of 2SiO3 is that if the addition amount of the third component is less than 0.05o+o1%, the effect of the addition cannot be obtained, and it is difficult to improve the capacitance temperature change rate and the varistor voltage temperature coefficient. On the other hand, the amount of the third component added is 2.0 mo
If it exceeds 1%, N32 acts as a carrier at the grain boundaries.
The amount of S i 03 becomes large (as a result, the capacitance and voltage non-linearity index α decrease, the series equivalent resistance value ESR increases,
This is because the firing density further decreases and the mechanical strength decreases.

なお、第3成分のNa2SiO3の添加物として、Na
2OとSiO2の混合添加物を使用することが考えられ
る。しかし、このNa2OとSiO2の混合添加物を使
用した場合には、Na2Oが非常に不安定な物質である
ために、焼成中にNa2Oが容易に分解し、大気中に飛
散、拡散するため出来上がった焼結体素子中にはNa原
子がほとんど存在しないこと、また一部イオン化したN
a”イオンが高温電圧負荷下で移動し、特性劣化が起こ
ることを確認した。そこで、NaをSiO2との化合物
で添加させることにより、Naの機能を損なうことなく
、粒界中で安定したものを提供することができる。
Note that as an additive for the third component Na2SiO3, Na
It is conceivable to use a mixed additive of 2O and SiO2. However, when this mixed additive of Na2O and SiO2 is used, since Na2O is a very unstable substance, Na2O easily decomposes during firing and scatters and diffuses into the atmosphere. There are almost no Na atoms in the sintered element, and some ionized N
We confirmed that a'' ions move under high-temperature voltage loads and cause property deterioration. Therefore, by adding Na as a compound with SiO2, we created a material that is stable in the grain boundaries without impairing the function of Na. can be provided.

従って、第3成分としては必ずNa2SiO3の形で添
加されることが必要であることを確認した。
Therefore, it was confirmed that the third component must always be added in the form of Na2SiO3.

(実施例5) 上記の各実施例では内部電極としてPdを用いた場合に
ついて説明したが、他のAu、Pt。
(Example 5) In each of the above examples, the case where Pd was used as the internal electrode was explained, but other materials such as Au and Pt were used.

Rh、Niについて、Sr/Ti比を0.97、第1成
分の添加量をNb20s0.5mo1%、Ta2’sO
,5so1%、第2成分の添加量をMn0tl、0so
1%、S i 02 1.0101%、第3成分のNa
2SiO3の添加量を0.5o+o1%に固定し、上記
実施例と同様の方法でバリスタ機能付き積層セラミック
コンデンサを作製した。その結果を下記の第27表に記
載する。
Regarding Rh and Ni, the Sr/Ti ratio was 0.97, and the addition amount of the first component was Nb20s0.5mol%, Ta2'sO
, 5so1%, the amount of the second component added is Mn0tl, 0so
1%, S i 02 1.0101%, third component Na
A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in the above example, with the addition amount of 2SiO3 fixed at 0.5o+o1%. The results are listed in Table 27 below.

(以  下  余  白) 上記第27表に記載したように、内部電極としてはAu
、Pt、Rh、Pd、Niの内の少なくとも一種類以上
の金属またはそれらの合金あるいは混合物を用いること
ができ、効果が得られることを確認した。しかし、Ni
を使用する場合はNiの酸化が比較的低温度で起こるた
め、Pdを混合するか、若干Ti過剰の5rTi03を
用いた方が酸化が抑えられる。
(Left below) As stated in Table 27 above, the internal electrodes are made of Au.
, Pt, Rh, Pd, and Ni, or their alloys or mixtures can be used and it has been confirmed that effects can be obtained. However, Ni
When using 5rTi03, oxidation of Ni occurs at a relatively low temperature, so oxidation can be suppressed by mixing Pd or using 5rTi03 with a slight excess of Ti.

以上、本発明の実施例では、一部の組合せについて示し
たが、他の組合せでも同様の効果が得られることを確認
した。
Although some combinations have been shown in the examples of the present invention, it has been confirmed that similar effects can be obtained with other combinations.

そして、本発明の実施例ではTi過剰の5rTiO’3
を作製するに当たり、SrTiO3にT i 02を添
加したが、Tiを炭酸化物、水酸化物、有機化合物など
の形で用いてもよく、同様の効果が得られることは言う
までもない。
In the embodiment of the present invention, 5rTiO'3 with excess Ti
Although T i 02 was added to SrTiO3 in producing this, it goes without saying that Ti may be used in the form of carbonates, hydroxides, organic compounds, etc., and similar effects can be obtained.

また、本発明の実施例では、原料粉末に5rTi03を
用いたが、SrOまたはSrCO3と、TiO2などか
ら5rTi03を作製したものを原料粉末にしても同様
の効果が得られることはもちろんである。
Further, in the examples of the present invention, 5rTi03 was used as the raw material powder, but it goes without saying that the same effect can be obtained even if 5rTi03 made from SrO or SrCO3, TiO2, etc. is used as the raw material powder.

さらに、第2成分きしてのMnO2,S io2につい
ても、これらの炭酸化物、水酸化物などの形で用いても
同様の効果が得られることは言うまでもない。しかし、
MnCO3を用いた方が粒径も細かく揃っており、かつ
分解し易いため、特性的に安定した素子を作製すること
ができ、量産性に適していることが確認された。
Furthermore, it goes without saying that similar effects can be obtained even when MnO2 and Sio2 as the second component are used in the form of their carbonates, hydroxides, and the like. but,
It was confirmed that the use of MnCO3 has finer particle sizes and is easier to decompose, making it possible to produce elements with stable characteristics and being suitable for mass production.

次に、上記実施例では、焼成を還元雰囲気中で行う場合
について説明したが、これは窒素雰囲気中で行うように
してもよいものである。しかし、窒素雰囲気中で焼成を
行った場合には、半導体化が若干しにくい面があるため
、還元雰囲気中で焼成を行うよりも若干高温度(135
0〜1450℃)側で焼成する方が特性上は好ましいも
のである。
Next, in the above embodiments, the case where the firing is performed in a reducing atmosphere has been described, but this may also be performed in a nitrogen atmosphere. However, when firing in a nitrogen atmosphere, it is somewhat difficult to convert into a semiconductor, so the temperature is slightly higher (135
From the viewpoint of characteristics, it is preferable to perform firing at a temperature of 0 to 1450°C.

また、上記実施例では、混合粉末の仮焼を空気中で行う
場合について説明したが、これは、窒素雰囲気中で行っ
ても同様の効果が得られることを確認した。
Furthermore, in the above embodiments, the case where the mixed powder was calcined in air was described, but it was confirmed that similar effects could be obtained even if calcining was performed in a nitrogen atmosphere.

さらに、上記実施例では、再酸化温度を1100℃と固
定したが、これは所望とする電気特性を得るために、9
00〜1250℃の温度範囲で行えばよいものである。
Furthermore, in the above example, the reoxidation temperature was fixed at 1100°C;
It may be carried out within a temperature range of 00 to 1250°C.

しかし、1200℃以上で再酸化を行う場合は、最高温
度の保持時間を極力抑えなければ粒界のみならず結晶粒
子も絶縁化される恐れがあり、注意を必要とする、また
、Niを内部電極として用いた場合に関しても、120
0℃以上で再酸化を行う場合には保持時間を極力抑えな
ければNiが酸化される恐れがあり、同じく注意を必要
とする。
However, when reoxidizing at temperatures above 1200°C, care must be taken, as not only the grain boundaries but also the crystal grains may become insulated unless the holding time at the maximum temperature is minimized. Also when used as an electrode, 120
When reoxidizing at temperatures above 0° C., there is a risk that Ni may be oxidized unless the holding time is suppressed as much as possible, so caution is also required.

そしてまた、上記実施例では外部電極きしてAgを用い
たが、他のP d r N ir Cu * Z nで
も同様の効果が得られることを確認した。即ち、外部電
極としてPd、Ag、Ni、Cu、Znの内の少なくと
も一種類以上の金属またはそれらの合金あるいは混合物
を用いてもよいものである。
Furthermore, although Ag was used as the external electrode in the above embodiment, it was confirmed that similar effects could be obtained with other materials such as PdrNirCu*Zn. That is, at least one metal selected from Pd, Ag, Ni, Cu, and Zn, or an alloy or mixture thereof may be used as the external electrode.

しかし、PdやAgを外部電極として使用する場・合は
素子とオーミック接触しに(り、バリスタ電圧に若干極
性が現れるが、この場合も基本性能としては特に問題が
ないものである。
However, when Pd or Ag is used as the external electrode, it comes into ohmic contact with the element, and a slight polarity appears in the varistor voltage, but in this case as well, there is no particular problem in terms of basic performance.

以上、実施例で示した方法で得られたバリスタ機能付き
積層セラミックコンデンサの平均粒径は2.0〜3.0
μm程度であった。ここで、成型体の空気中での仮焼温
度を1300℃よりも高温で行うと、上述したようにM
nO2SiO2−T i 02系の液相焼結が急激に進
行し粒成長が促進され、平均粒径が約2倍以上になる。
As mentioned above, the average particle size of the multilayer ceramic capacitor with varistor function obtained by the method shown in the example is 2.0 to 3.0.
It was about μm. Here, if the molded body is calcined in air at a temperature higher than 1300°C, M
Liquid phase sintering of the nO2SiO2-T i 02 system rapidly progresses, grain growth is promoted, and the average grain size becomes about twice or more.

そして、このように平均粒径が太き(なった場合には、
焼結密度の低下、電圧非直線指数αの低下、直列等価抵
抗値ESRの上昇、電気特性のバラツキなどの諸問題が
発生し、電気特性や信頼性が著し低下し、実用化には向
かないものである。
And if the average particle size becomes thick like this,
Various problems such as a decrease in sintered density, a decrease in the voltage nonlinearity index α, an increase in the series equivalent resistance value ESR, and variations in electrical characteristics occur, and the electrical characteristics and reliability deteriorate significantly, making it impractical for practical use. It is fleeting.

また、上記実施例では積層型のバリスタ機能付きセラミ
ックコンデンサについて説明したが、本発明は上記組成
物を用い、従来と同様の単板型のバリスタ機能付きセラ
ミックコンデンサを作製した場合でも、優れたコンデン
サ特性、バリスタ特性が得られることを確認した。
Further, in the above embodiment, a multilayer ceramic capacitor with a varistor function was explained, but even when a single-plate ceramic capacitor with a varistor function similar to the conventional one is manufactured using the above composition, an excellent capacitor can be obtained. It was confirmed that the characteristics and varistor characteristics could be obtained.

以上、このようにして得られた素子は、大容量で、かつ
電圧非直線指数αが太き(、バリスタ電圧、直列等価抵
抗値ESRが小さく、さらに温度特性1周波数特性、ノ
イズ特性が優れているため、通常はコンデンサとして電
圧の低いノイズや高周波のノイズを吸収する働きをし、
一方パルスや静電気などの高い電圧が侵入した時はバリ
スタ機能を発揮し、ノイズ、パルス、静電気などの異常
電圧に対して優れた応答性を示し、かつそれらの特性が
温度に対して常に安定しているため、従来のフィルムコ
ンデンサ、積層セラミックコンデンサ、半導体セラミッ
クコンデンサに変わるものとして期待されるものである
。さらに、本発明のバリスタ機能付き積層セラミックコ
ンデンサは、従来の単板型のバリスタ機能付きセラミッ
クコンデンサに比べて小型でありながら大容量であり、
かつ高性能であるため、実装部品としての応用も大いに
期待されるものである。
As described above, the device obtained in this way has a large capacity, a large voltage nonlinearity index α (small varistor voltage, small series equivalent resistance value ESR, and excellent temperature characteristics, frequency characteristics, and noise characteristics. Therefore, it usually acts as a capacitor to absorb low voltage noise and high frequency noise.
On the other hand, when a high voltage such as a pulse or static electricity enters, it exhibits a varistor function and exhibits excellent response to abnormal voltage such as noise, pulse, or static electricity, and its characteristics are always stable against temperature. Therefore, it is expected to replace conventional film capacitors, multilayer ceramic capacitors, and semiconductor ceramic capacitors. Furthermore, the multilayer ceramic capacitor with a varistor function of the present invention is smaller and has a larger capacity than a conventional single-plate ceramic capacitor with a varistor function.
Since it also has high performance, there are great expectations for its application as a mounted component.

発明の効果 以上に示したように本発明によれば、コンデンサ機能と
バリスタ機能を同時に有するバリスタ機能付きセラミッ
クコンデンサを得ることができる。その作用としては、
通常はコンデンサとして電圧の低いノイズや高周波のノ
イズを吸収する働きをし、一方パルスや静電気などの高
い電圧が侵入した時はバリスタ機能を発揮するため、電
子機器で発生するノイズ、パルス、静電気などの異常電
圧から半導体及び電子機器を保護する働きを持つことに
なる。そして、それらの特性が温度に対して常に安定し
ているものである。従って、その応用として、 ■ 電子機器に使用されているIC,LSIなどの保護
用のバイパスコンデンサとして、従来のフィルムコンデ
ンサ、積層セラミックコンデンサ、半導体セラミックコ
ンデンサなどにとって代わる。
Effects of the Invention As described above, according to the present invention, it is possible to obtain a ceramic capacitor with a varistor function that has both a capacitor function and a varistor function. Its action is
Normally, it works as a capacitor to absorb low-voltage noise and high-frequency noise, but when high voltage such as pulses and static electricity enters, it performs a varistor function, so it absorbs noise, pulses, and static electricity generated by electronic equipment. It has the function of protecting semiconductors and electronic equipment from abnormal voltages. Moreover, these characteristics are always stable with respect to temperature. Therefore, its applications include: (1) It replaces conventional film capacitors, multilayer ceramic capacitors, semiconductor ceramic capacitors, etc. as bypass capacitors for protection of ICs, LSIs, etc. used in electronic equipment.

■ 静電気による機器の破壊や機器の誤動作防止、誘導
性負荷0N−OFFサージ吸収に使用されているZnO
系バリスタにとって代わる。
■ ZnO is used to prevent equipment damage and equipment malfunction due to static electricity, and to absorb inductive load 0N-OFF surges.
Replaces the barista.

という応用が期待でき、一つの素子で上記■、■の効果
を同時に発揮し、その用途は大きいものである。
This device can be expected to have a wide range of applications, as it can simultaneously exhibit the above effects (1) and (2) with a single device.

以上、記載してきたように、本発明でバリスタ機能付き
積層セラミックコンデンサを容易に作製できるようにな
った理由は、バリスタ機能付きセラミックコンデンサ材
料と内部電極材料との同時焼成が可能となったためであ
る。そして、同時焼成が可能となった理由は、Ti過剰
の5rTi03に、半導体化成分を添加する以外にMn
O2とSiO2を添加した組成では、今まで行われて来
た金属酸化物の表面拡散工程を経なくても、再酸化する
だけで、容易に粒界絶縁型半導体セラミックコンデンサ
になることによるものであり、本発明はこの点にプロセ
ス面で最大の特長を有しているものである。
As described above, the reason why a multilayer ceramic capacitor with a varistor function can be easily produced with the present invention is because it is now possible to simultaneously fire the ceramic capacitor material with a varistor function and the internal electrode material. . The reason why co-firing became possible is that in addition to adding semiconductor components to 5rTi03 with excess Ti, Mn
This is because the composition containing O2 and SiO2 can easily become a grain-boundary insulated semiconductor ceramic capacitor simply by re-oxidation without going through the conventional metal oxide surface diffusion process. This is the most advantageous feature of the present invention in terms of process.

さらに、本発明のバリスタ機能付き積層セラミックコン
デンサは、従来の単板型のバリスタ機能付きセラミック
コンデンサに比べ小型でありながら大容量であり、かつ
高性能であるため面実装部品としての応用も大いに期待
され、ビデオカメラ、通信機器などの高密度実装用素子
としても使用できるものである。
Furthermore, the multilayer ceramic capacitor with a varistor function of the present invention is smaller than the conventional single-plate ceramic capacitor with a varistor function, has a large capacity, and has high performance, so it is highly expected to be applied as a surface-mounted component. It can also be used as a high-density packaging element for video cameras, communication equipment, etc.

従って、本発明によればノイズ、パルス、静電気などの
異常電圧から半導体及び電子機器を保護し、かつそれら
の特性が温度に対して常に安定している素子を得ること
ができ、その実用上の効果は極めて大きいものである。
Therefore, according to the present invention, it is possible to obtain an element that protects semiconductors and electronic equipment from abnormal voltages such as noise, pulses, and static electricity, and whose characteristics are always stable with respect to temperature. The effect is extremely large.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の詳細な説明するためのバリスタ機能
付きセラミックコンデンサの分解斜視図であり、積層す
る生シート及びその上に印刷される内部電極ペーストの
形状を説明するための図、第2図はこの発明の実施例に
より得られたバリスタ機能付き積層セラミックコンデン
サを示す一部切欠断面図、第3図はこの発明の詳細な説
明するためのバリスタ機能付き積層セラミックコンデン
サの製造工程を示す図である。 ■・・・・・・生シート、2・・・・・・内部電極ペー
スト、2a・・・・・・内部電極、3・・・・・・外部
電極、4・・・・・・バリスタ機能付き積層セラミック
コンデンサ。 代理人の氏名 弁理士 粟野重孝 ほか1名酬に 手続補装置 平成7年/」バエ2日 事件の表示 発明の名称 粒界絶縁型半導体セラミックコンデンサ及びその製造方
法3補正をする者 事件との関係 住  所 名   称 代表者 4代理人 住  所 特  許  出  願  人 大阪府門真市大字門真1006番地 (582)松下電器産業株式会社 谷   井   昭    雄 〒 571 大阪府門真市大字門真1006番地 松下電器産業株式会社内 6、補正の内容 (1)明細書の特許請求の範囲を別紙の通り補正します
。 (2)同第11頁6行目の「MnO2とSio2を」を
「MnとSiをそれぞれMn O2と5IQ2とfy?
li+ に換算して」と補正します。 (3)同第11頁14行目の「MnO2とSio2を」
を「Mnと81をそれぞれM n O2とSio2に換
算して」と補正します。 (4)  同第12頁6〜7行目ノ[MnO(!: S
 LO2を」を[MnとsiをそれぞれMnOとSio
2に換算して」と補正します。 (6)同第14頁4〜6行目の「Mn 02と8102
(以下、第2成分とする)」を「焼成過程で庵o2とS
 i 02 (となる第2成分)」と補正します。 (6)同第16頁13行目の「Mn O2と51o2を
」を「第2成分を」と補正します。 (7)  同第16頁19行目ノ「Mno2トSiO2
カ」を「第2成分が」と補正します。 (8)同第16頁10〜11行目の「Mn O2と51
02を」を「第2成分を」と補正します。 (9)同第39頁11行目の「0.1mo1%未満」を
f” 0 、2mo 1%未満」と補正します。 2、特許請求の範囲 (1)  SrとTiのモル比が0.95≦S r /
T i (1,00となるように過剰のTiを含有した
S r T iO3に、Nb2o6.Ta2O5,Y2
O5,W2O5,Dy2o3゜Nd2o3.Y2O3,
La2o3.CeO2の内の少すくトも一種類以上をO
、O5〜2 、0mo 1%と、Mnと81をそれぞれ
MnO2と5lo2に換算して合計量で0、:2〜5.
0mol%と、N a 2 S 103を0.05〜2
.0mol%含ませてなる粒界絶縁型半導体セラミック
コンデンサ。 (2)  SrとT、iのモル比が0.95≦Sr/T
i(1,00となるように過剰のT1を含有したS r
 T i O3に、Nb2o61Ta2o5.Y2O6
,W2O6,Dy2O3゜Nd2o3.Y2O3,La
2o3.CeO2の内の少なくとも一種類以上をO、O
5〜2 、0mo 1%と、MnとStをそれぞれMn
Oと5lo2に換算して合計量で0.2〜5.0mol
%と、Na2510sを0.05〜2.0mol%含ま
せてなる粒界絶縁型半導体セラミック内に、複数層の内
部電極をこれら、が交互に対向する端縁に至るように設
け、かつこの内部電極の両端縁に外部電極を設けたこと
を特徴とする積層型粒界絶縁型半導体セラミックコンデ
ンサ。 (3)内部電極がAu、Pt、Rh、Pd、Niの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項2
記載の積層型粒界絶縁型半導体セラミックコンデンサ。 (4)外部電極がPd、Ag、Ni、Cu、Znの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項2
″!たは3記載の積層型粒界絶縁型半導体セラミックコ
ンデンサ。 (5)  SrとTlのモル比が0.96≦S r /
T i (1,00となるように過剰のTIを含有した
S r T i Osに、Nb2o5.Ta2O5,Y
2O6,W2O5,Dy2o3゜Nd2o3.Y2O3
,La2o3.CeO2の内の少なくとも一種類以上を
0 、05〜2 、0mo 1%と、Mnと81をそれ
ぞれMnO2と5102に換算して合計量で0.2〜6
.0mol%と、N a 2 S i O3を0.05
〜2.0mol%含ませてなる組成物の混合粉末を出発
原料とし、その混合粉末を粉砕、混合、乾燥した後、空
気中または窒素雰囲気中で仮焼する工程と、仮焼後、再
度粉砕した粉末を有機バインダーと共に溶媒中に分散さ
せ生シートにし、その後この生シートの上に、内部電極
ペーストを交互に対向する端縁に至るように印刷(但し
、最上層及び最下層の生シートには印刷せず)する工程
と、この内部電極ペーストの印刷された生シートを積層
、加圧。 圧着して成型体を得、その後この成型体を空気中で仮焼
する工程と、仮焼後、還元まだは窒素雰囲気中で焼成す
る工程と、焼成後、空気中で再酸化する工程と、再酸化
後、内部電極を露出させた両端に外部電極ペーストを塗
布し焼付ける工程とを有することを特徴とする積層型粒
界絶縁型半導型セラミックコンデンサの製造方法。 (6)内部電極がAu、Pt、Rh、Pd、NiO内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項6
記載の積層型粒界絶縁型半導体セラミックコンデンサの
製造方法。 (′7)外部電極がPd、Ag、Ni、Cu、Znの内
゛の少なくとも一種類以上の金属またはそれらの合金あ
るいは混合物によって形成されることを特徴とする請求
項5またはe記載の積層型粒界絶縁型半導体セラミック
コンデンサの製造方法。
FIG. 1 is an exploded perspective view of a ceramic capacitor with a varistor function for explaining the present invention in detail, and FIG. The figure is a partially cutaway sectional view showing a multilayer ceramic capacitor with a varistor function obtained according to an embodiment of the present invention, and FIG. It is. ■... Raw sheet, 2... Internal electrode paste, 2a... Internal electrode, 3... External electrode, 4... Varistor function Multilayer ceramic capacitor. Name of agent: Patent attorney Shigetaka Awano and one other person, 1995 Procedural auxiliary device / Name of the claimed invention in the Bae 2nd case Grain boundary insulated semiconductor ceramic capacitor and its manufacturing method 3 Relationship to the person making amendments case Address Name Representative 4 Agent Address Patent Application Person 1006 Oaza Kadoma, Kadoma City, Osaka Prefecture (582) Matsushita Electric Industrial Co., Ltd. Akio Tanii 1006 Oaza Kadoma, Kadoma City, Osaka Prefecture 571 Matsushita Electric Industrial Co., Ltd. Within the company 6. Contents of amendment (1) The scope of claims in the specification will be amended as shown in the attached sheet. (2) Change “MnO2 and Sio2” on page 11, line 6 to “Mn and Si, respectively, as MnO2, 5IQ2 and fy?
Convert it to li+.'' (3) “MnO2 and Sio2” on page 11, line 14.
Correct by "converting Mn and 81 into M n O2 and Sio2, respectively." (4) Page 12, lines 6-7 [MnO(!: S
LO2” [Mn and si are MnO and Sio respectively
Convert it to 2" and correct it. (6) “Mn 02 and 8102” on page 14, lines 4 to 6.
(hereinafter referred to as the second component)" and "Iori O2 and S during the firing process.
i 02 (second component)". (6) Correct "MnO2 and 51o2" on page 16, line 13 of the same page to "second component". (7) “Mno2 to SiO2” on page 16, line 19 of the same
Correct "the second component" to "the second component". (8) “Mn O2 and 51” on page 16, lines 10-11
Correct "02" to "second component". (9) Correct “0.1mo less than 1%” on page 39, line 11 to “f” 0, 2mo less than 1%.” 2. Claims (1) The molar ratio of Sr and Ti is 0.95≦S r /
T i (1,00) S r T iO3 containing excess Ti, Nb2o6.Ta2O5, Y2
O5, W2O5, Dy2o3°Nd2o3. Y2O3,
La2o3. At least one type of CeO2 is O
, O5~2, 0mo 1%, Mn and 81 are converted into MnO2 and 5lo2, respectively, and the total amount is 0:2~5.
0 mol% and 0.05 to 2 Na 2 S 103
.. A grain boundary insulated semiconductor ceramic capacitor containing 0 mol%. (2) The molar ratio of Sr and T, i is 0.95≦Sr/T
S r containing excess T1 so that i (1,00)
T i O3, Nb2o61Ta2o5. Y2O6
, W2O6, Dy2O3°Nd2o3. Y2O3, La
2o3. At least one type of CeO2 is O, O
5~2, 0mo 1%, Mn and St respectively
The total amount is 0.2 to 5.0 mol in terms of O and 5lo2.
% and 0.05 to 2.0 mol % of Na2510s, a plurality of layers of internal electrodes are provided in the grain boundary insulated semiconductor ceramic so that these layers alternately reach opposing edges, and A laminated grain boundary insulated semiconductor ceramic capacitor characterized by having external electrodes on both ends of the electrode. (3) Claim 2, wherein the internal electrode is formed of at least one metal selected from Au, Pt, Rh, Pd, and Ni, or an alloy or mixture thereof.
The multilayer grain boundary insulated semiconductor ceramic capacitor described above. (4) Claim 2, wherein the external electrode is formed of at least one metal selected from Pd, Ag, Ni, Cu, and Zn, or an alloy or mixture thereof.
``! Or the laminated grain boundary insulated semiconductor ceramic capacitor according to 3. (5) The molar ratio of Sr and Tl is 0.96≦S r /
S r T i Os containing an excess of TI to give T i (1,00), Nb2o5.Ta2O5, Y
2O6, W2O5, Dy2o3°Nd2o3. Y2O3
, La2o3. At least one type of CeO2 is 0, 05-2, 0mo 1%, and Mn and 81 are converted into MnO2 and 5102, respectively, and the total amount is 0.2-6.
.. 0 mol% and 0.05 Na 2 Si O3
A mixed powder of a composition containing ~2.0 mol% is used as a starting material, and the mixed powder is crushed, mixed, dried, and then calcined in air or in a nitrogen atmosphere, and after calcining, it is crushed again. The powder is dispersed in a solvent together with an organic binder to form a green sheet, and then internal electrode paste is printed on top of this green sheet alternately up to the opposing edges (however, the internal electrode paste is printed on the top layer and the bottom layer of the green sheet). (without printing), and the raw sheets printed with this internal electrode paste are laminated and pressed. A step of crimping to obtain a molded body, and then calcining the molded body in air, a step of firing in a nitrogen atmosphere after calcination, and a step of reoxidizing in air after firing, 1. A method for manufacturing a multilayer grain boundary insulated semiconductor ceramic capacitor, comprising the steps of, after reoxidation, applying and baking an external electrode paste on both ends with exposed internal electrodes. (6) Claim 6 characterized in that the internal electrode is formed of at least one metal among Au, Pt, Rh, Pd, and NiO, or an alloy or mixture thereof.
The method for manufacturing the multilayer grain boundary insulated semiconductor ceramic capacitor described above. ('7) The multilayer type according to claim 5 or e, wherein the external electrode is formed of at least one metal selected from Pd, Ag, Ni, Cu, and Zn, or an alloy or mixture thereof. A method for manufacturing a grain boundary insulated semiconductor ceramic capacitor.

Claims (7)

【特許請求の範囲】[Claims] (1)SrとTiのモル比が0.95≦Sr/Ti<1
.00となるように過剰のTiを含有したSrTiO_
3に、Nb_2O_5,Ta_2O_5,V_2O_5
,W_2O_5,Dy_2O_3,Nd_2O_3,Y
_2O_3,La_2O_3,CeO_2の内の少なく
とも一種類以上を0.05〜2.0mol%と、MnO
_2とSiO_2を合計量で0.2〜5.0mol%と
、Na_2SiO_3を0.05〜2.0mol%含ま
せてなる粒界絶縁型半導体セラミックコンデンサ。
(1) The molar ratio of Sr and Ti is 0.95≦Sr/Ti<1
.. SrTiO_ containing excess Ti so that it becomes 00
3, Nb_2O_5, Ta_2O_5, V_2O_5
, W_2O_5, Dy_2O_3, Nd_2O_3, Y
_2O_3, La_2O_3, CeO_2 in an amount of 0.05 to 2.0 mol% and MnO
A grain boundary insulated semiconductor ceramic capacitor containing _2 and SiO_2 in a total amount of 0.2 to 5.0 mol% and Na_2SiO_3 in a total amount of 0.05 to 2.0 mol%.
(2)SrとTiのモル比が0.95≦Sr/Ti<1
.00となるように過剰のTiを含有したSrTiO_
3に、Nb_2O_5,Ta_2O_5,V_2O_5
,W_2O_5,Dy_2O_3,Nd_2O_3,Y
_2O_3,La_2O_3,CeO_2の内の少なく
とも一種類以上を0.05〜2.0mol%と、MnO
_2とSiO_2を合計量で0.2〜5.0mol%と
、Na_2SiO_3を0.05〜2.0mol%含ま
せてなる粒界絶縁型半導体セラミック内に、複数層の内
部電極をこれらが交互に対向する端縁に至るように設け
、かつこの内部電極の両端縁に外部電極を設けたことを
特徴とする積層型粒界絶縁型半導体セラミックコンデン
サ。
(2) The molar ratio of Sr and Ti is 0.95≦Sr/Ti<1
.. SrTiO_ containing excess Ti so that it becomes 00
3, Nb_2O_5, Ta_2O_5, V_2O_5
, W_2O_5, Dy_2O_3, Nd_2O_3, Y
_2O_3, La_2O_3, CeO_2 in an amount of 0.05 to 2.0 mol% and MnO
In a grain boundary insulated semiconductor ceramic containing 0.2 to 5.0 mol% of _2 and SiO_2 in total and 0.05 to 2.0 mol% of Na_2SiO_3, multiple layers of internal electrodes are alternately formed. A laminated grain boundary insulated semiconductor ceramic capacitor, characterized in that the internal electrodes are provided so as to extend to opposing edges, and external electrodes are provided on both ends of the internal electrodes.
(3)内部電極がAu,Pt,Rh,Pd,Niの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項2
記載の積層型粒界絶縁型半導体セラミックコンデンサ。
(3) Claim 2, wherein the internal electrode is formed of at least one metal selected from Au, Pt, Rh, Pd, and Ni, or an alloy or mixture thereof.
The multilayer grain boundary insulated semiconductor ceramic capacitor described above.
(4)外部電極がPd,Ag,Ni,Cu,Znの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項2
または3記載の積層型粒界絶縁型半導体セラミックコン
デンサ。
(4) Claim 2, wherein the external electrode is formed of at least one metal selected from Pd, Ag, Ni, Cu, and Zn, or an alloy or mixture thereof.
or 3. The laminated grain boundary insulated semiconductor ceramic capacitor according to 3.
(5)SrとTiのモル比が0.95≦Sr/Ti<1
.00となるように過剰のTiを含有したSrTiO_
3に、Nb_2O_5,Ta_2O_5,V_2O_5
,W_2O_5,Dy_2O_3,Nd_2O_3,Y
_2O_3,La_2O_3,CeO_2の内の少なく
とも一種類以上を0.05〜2.0mol%と、MnO
_2とSiO_2を合計量で0.2〜5.0mol%と
、Na_2SiO_3を0.05〜2.0mol%含ま
せてなる組成物の混合粉末を出発原料とし、その混合粉
末を粉砕,混合,乾燥した後、空気中または窒素雰囲気
中で仮焼する工程と、仮焼後、再度粉砕した粉末を有機
バインダーと共に溶媒中に分散させ生シートにし、その
後この生シートの上に、内部電極ペーストを交互に対向
する端縁に至るように印刷(但し、最上層及び最下層の
生シートには印刷せず)する工程と、この内部電極ペー
ストの印刷された生シートを積層,加圧,圧着して成型
体を得、その後この成型体を空気中で仮焼する工程と、
仮焼後、還元または窒素雰囲気中で焼成する工程と、焼
成後、空気中で再酸化する工程と、再酸化後、内部電極
を露出させた両端に外部電極ペーストを塗布し焼付ける
工程とを有することを特徴とする積層型粒界絶縁型半導
体セラミックコンデンサの製造方法。
(5) The molar ratio of Sr and Ti is 0.95≦Sr/Ti<1
.. SrTiO_ containing excess Ti so that it becomes 00
3, Nb_2O_5, Ta_2O_5, V_2O_5
, W_2O_5, Dy_2O_3, Nd_2O_3, Y
_2O_3, La_2O_3, CeO_2 in an amount of 0.05 to 2.0 mol% and MnO
A mixed powder of a composition containing a total of 0.2 to 5.0 mol% of _2 and SiO_2 and 0.05 to 2.0 mol% of Na_2SiO_3 is used as a starting material, and the mixed powder is pulverized, mixed, and dried. After that, there is a process of calcination in air or nitrogen atmosphere, and after calcination, the re-pulverized powder is dispersed in a solvent together with an organic binder to form a green sheet, and then internal electrode paste is alternately applied on top of this raw sheet. (However, printing is not done on the top and bottom raw sheets) and stacking, pressing, and crimping the raw sheets printed with internal electrode paste. obtaining a molded body and then calcining the molded body in air;
After calcination, there is a step of firing in a reducing or nitrogen atmosphere, a step of reoxidizing in air after calcination, and a step of applying external electrode paste to both ends with exposed internal electrodes after reoxidation and baking. A method for manufacturing a multilayer grain boundary insulated semiconductor ceramic capacitor, comprising:
(6)内部電極がAu,Pt,Rh,Pd,Niの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項5
記載の積層型粒界絶縁型半導体セラミックコンデンサの
製造方法。
(6) Claim 5, characterized in that the internal electrode is formed of at least one metal selected from Au, Pt, Rh, Pd, and Ni, or an alloy or mixture thereof.
The method for manufacturing the multilayer grain boundary insulated semiconductor ceramic capacitor described above.
(7)外部電極がPd,Ag,Ni,Cu,Znの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項5
または6記載の積層型粒界絶縁型半導体セラミックコン
デンサの製造方法。
(7) Claim 5, characterized in that the external electrode is formed of at least one metal selected from Pd, Ag, Ni, Cu, and Zn, or an alloy or mixture thereof.
Alternatively, the method for manufacturing a multilayer grain boundary insulated semiconductor ceramic capacitor according to 6.
JP6965389A 1989-02-16 1989-03-22 Ceramic capacitor and method of manufacturing the same Expired - Lifetime JP2661246B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP6965389A JP2661246B2 (en) 1989-03-22 1989-03-22 Ceramic capacitor and method of manufacturing the same
EP90903219A EP0412167B1 (en) 1989-02-16 1990-02-16 Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same
PCT/JP1990/000185 WO1990009671A1 (en) 1989-02-16 1990-02-16 Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same
KR1019900702277A KR930012271B1 (en) 1989-02-16 1990-02-16 Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same
DE69024280T DE69024280T2 (en) 1989-02-16 1990-02-16 SEMICONDUCTOR CERAMIC CAPACITOR OF THE LAMINATED TYPE WITH INTERMEDIATE GRAIN INSULATION AND METHOD FOR THE PRODUCTION THEREOF
US07/582,222 US5075818A (en) 1989-02-16 1990-02-16 Semiconductor-type laminated ceramic capacitor with a grain boundary-insulated structure and a method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6965389A JP2661246B2 (en) 1989-03-22 1989-03-22 Ceramic capacitor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH02248016A true JPH02248016A (en) 1990-10-03
JP2661246B2 JP2661246B2 (en) 1997-10-08

Family

ID=13409012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6965389A Expired - Lifetime JP2661246B2 (en) 1989-02-16 1989-03-22 Ceramic capacitor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2661246B2 (en)

Also Published As

Publication number Publication date
JP2661246B2 (en) 1997-10-08

Similar Documents

Publication Publication Date Title
KR930012272B1 (en) Laminated and grain boundary insulated type semiconductor ceramic capacitor and method of producing the same
KR930012271B1 (en) Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same
KR930010421B1 (en) Laminated and grain boundary insulated type semiconductive ceramic capacitor and method of producing the same
JP2757587B2 (en) Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same
JP2727626B2 (en) Ceramic capacitor and method of manufacturing the same
JP2021020845A (en) Dielectric ceramic composition and multilayer ceramic capacitor comprising the same
JP2705221B2 (en) Ceramic capacitor and method of manufacturing the same
JP2697095B2 (en) Ceramic capacitor and method of manufacturing the same
JP2725357B2 (en) Ceramic capacitor and method of manufacturing the same
JP2850355B2 (en) Ceramic capacitor and method of manufacturing the same
JP2707706B2 (en) Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same
JPH0359907A (en) Particle field insulation type semiconductor ceramic capacitor and manufacture thereof
JP2773309B2 (en) Ceramic capacitor and method of manufacturing the same
JP2715529B2 (en) Ceramic capacitor and method of manufacturing the same
JP2737280B2 (en) Ceramic capacitor and method of manufacturing the same
JP2707707B2 (en) Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same
JP2737244B2 (en) Ceramic capacitor and method of manufacturing the same
JP2646734B2 (en) Ceramic capacitor and method of manufacturing the same
JPH02248016A (en) Grain boundary insulated semiconductor ceramic capacitor and manufacture thereof
JP2697123B2 (en) Ceramic capacitor and method of manufacturing the same
JP2743448B2 (en) Ceramic capacitor and method of manufacturing the same
JP2745656B2 (en) Ceramic capacitor and method of manufacturing the same
JP2000243606A (en) Laminated ceramic varistor and manufacture thereof
JPH06176954A (en) Laminated grain insulating type semiconductor ceramic capacitor
JPH08222468A (en) Ceramic element and manufacture thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 12