JPH02246543A - Ｃｓｋ通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明はスペクトラム拡散（Ｓ　Ｓ）通信のための復
調方法および装置、とくにコード・シフト・キーイング
（Ｃｏｄｅ　５ｈ１ｆｔ　Ｋｅｙｉｎｇ　−ＣＳ　Ｋ　
）変調方式におけるデータ復調方法および装置に関する
。

従来の技術 ＳＳ通信方式は衛星通信、移動体通信などの他、電力線
通信にも応用範囲が広まっている。従来のＳＳ通信方式
について、第１４図および第１５図を参照して説明する
。送信側では、ＰＮ（擬似雑音）符号系列発生器１の出
力ａを送信データｂとＥＸ−ＯＲ回路２でＥＸ−ＯＲ演
算後（信号ｃ）、増幅器３により送信信号として伝送路
に送出する。受信側では、受信信号を増幅器４で増幅後
、相関器６で同期ＰＮ符号系列発生器５の出力ｄと相関
をとり、相関値（信号ｅ）を比較器７で所定の閾値と比
較し、受信データｆを復調する。

伝送路としては、無線、有線、その他の伝送媒体が考え
られる。したがって送信信号は直接に伝送媒体に送出さ
れるばかりでなく、伝送媒体を伝送するのに適した信号
に変換して送られる場合が多い。また電力線通信では商
用電力と分離するインタフェースが必要となる。このよ
うな信号変換１分離の作用を行なう伝送媒体との接続部
を以下では、受信インタフェース、送信インタフェース
という。

発明が解決しようとする課題 従来の通信方式では、受信側の同期ＰＮ符号系列発生器
５の発生ＰＮ系列を、送信側のＰＮ系列と同期させなけ
ればならず、そのためには先ず同期点をサーチする必要
がある。伝送路の伝送特性上に問題がないならば同期点
で相関波形にピークが検出される。しかし電力線通信の
ように伝送特性が極めて不良で、しかも伝送帯域内にデ
イツプ・ポイントがあるような線路では、相関波形の劣
化が進み、相関値の正、負の関係が逆転し。

データの１．０の誤りとなることがある。また波形の劣
化により同期が維持できない欠点があった。

この発明は上記の従来のＳＳ通信方式の欠点を克服した
新規なＣＳＫ通信方式のためのデータ復調方法および装
置を提供するものである。

課題を解決するための手段 この発明によるＣＳＫ通信方式におけるデータ復調方法
は、２つの相関出力のデータ区間において、相関ピーク
が現われる時点を含む第１の区間とそれ以外の第２の区
間とを設定し、一方の相関出力の第１の区間におけるピ
ーク値と他方の相関出力の第２の区間における総和との
積と、他方の相関出力の第１の区間におけるピーク値と
一方の相関出力の第２の区間における総和との積との大
小比較に応じて復調データを生成することを特徴とする
。

この開明によるＣＳＫ通信方式におけるデータ復調装置
は、２つの相関出力のデータ区間において、相関ピーク
が現われる時点を含む第１の区間とそれ以外の第２の区
間とを表わすウィンドウ信号を出力するウィンドウ発生
回路、上記ウィンドウ信号によって制御され、一方の相
関出力の第１の区間におけるピーク値を検出する第１の
最大値ホールド回路、上記ウィンドウ信号によって制御
され、他方の相関出力の第１の区間におけるピーク値を
検出する第２の最大値ホールド回路、上記ウィンドウ信
号によって制御され、一方の相関出力の第２の区間にお
ける総和を算出する第１の加算回路、上記ウィンドウ信
号によって制御され。

他方の相関出力の第２の区間における総和を算出する第
２の加算回路、第１の最大値ホールド回路の検出ピーク
値と第２の加算回路の算出総和との積を算出する第１の
乗算回路、第２の最大値ホールド回路の検出ピーク値と
第１の加算回路の算出総和との積を算出する第２の乗算
回路、および第１の乗算回路による積と第２の乗算回路
による積とを比較し、比較結果に応じて１またはＯのデ
ータを出力する比較回路を備えていることを特徴とする
。

作　　用 ＣＳ　Ｋ　（Ｃｏｄｅ　５ｈｉｆｔ　Ｋｅｙｌｎｇ）通
信方式では、送信側において、相互相関が低い２つの同
一符号長の２値ＰＮ符号系列をそれぞれ一定周期で発生
し、上記一定周期ごとに、送信データの１または０に応
じて上記の２つの異なるＰＮ符号系列のいずれかを選択
して送信信号として送出する。他方、受信側においては
、受信信号と、送信側で用いられた２つのＰＮ符号系列
との相関をそれぞれとることにより２つの相関出力を得
る。

そしてこの発明によると、２つの相関出力のうちの一方
の相関出力の第１の区間におけるピーク値と他方の相関
出力の第２の区間における総和との積が算出される。ま
た他方の相関出力の第１の区間におけるピーク値と一方
の相関出力の第２の区間における総和との積が算出され
る。そして。

これら２つの積の大小比較が行なわれ、この比較結果に
応じて１または０の復調データが作成される。

実施例 以下この発明を、ＰＮ符号としてマンチェスタ符号Ｍ系
列を用いたＣＳＫ通信方式に適用した実施例について詳
述する。

（１）ＣＳＫ通信システム全体の構成 第１図はマンチェスタ符号Ｍ系列を用いたＣＳＫ方式の
通信システムの全体構成を示している。

送信側において、変調装置（送信装置）　１１には、相
互相関が低くかつ同じ符号長をもつマンチェスタ符号Ｍ
系列を同期してそれぞれ発生する２つのマンチェスタＭ
系列発生器３１．３２が設けられ、それらの符号出力は
切替回路３３に与えられる。この切替回路３３は２進数
送信データ（１または０）に応じて制御され、たとえば
送信データが０のときには発生器３１の符号出力が、１
のときには発生器３２の符号出力がそれぞれ選択される
。この切替回路３３によって選択された符号出力信号が
送信信号ＴＸＯとなる。切替回路３３における切替制御
は発生するマンチェスタ符号Ｍ系列の周期に同期して行
なわれ、２進数の１つのデータ（１または０）は−周期
のマンチェスタ符号Ｍ系列によって表現される。

異なる２つのマンチェスタ符号Ｍ系列の切替ないしは選
択が送出すべきデータのコード（１または０）に応じて
行なわれるので、この変調方式をコード・シフト・キー
イング（Ｃ５Ｋ）という。

もちろん、Ｃ３ＫではマンチェスタＭ系列に限らず他の
ＰＮ符号系列を用いてもよい。

送信信号ＴＸＯは送信インタフェース１２Ａを介して伝
送路または伝送媒体に送出される。送信インタフェース
１２Ａは「従来の技術」の項で示したように、広い意味
での接続部であって、キャリアの変調または電力線への
混合処理等を行なう部分である。

受信インタフェース１２Ｂも、キャリアの復調。

電力線からの分離、Ａ／Ｄ変換等を行なうもので、伝送
路または伝送媒体から入力する信号をディジタル受信信
号ＲＸＩに変換して出力する。

受信側の受信装置には、２つの相関器２１．２２゜復調
装置２３．キャリア検出回路２４．同期制御回路２５等
が含まれている。受信インタフェース１２Ｂから出力さ
れるディジタル受信信号ＲＸＩは２つに分岐してそれぞ
れ相関器２１．２２に入力する。一方の相関器２１には
一方のマンチェスタＭ系列発生器３１から発生するマン
チェスタ符号Ｍ系列が設定されており、この設定系列と
受信信号ＲＸＩとの相関がとられる。同じように他方の
相関器２２には他、′＃のマンチェスタＭ系列発生器３
２から発生するマンチェスタ符号Ｍ系列が設定されてお
り、この設定系列と受信信号ＲＸＩとの相関がとられる
。これらの相関器２１．２２から得られる相関出力は復
調装置２３に与えられ、この復調装置２３において相関
値に応じて復調信号１または０が割当てられ、受信デー
タＲＸＤとして出力される。すなわち、相関器２１と２
２の相関出力のうち相関！Ｍ２１の方が大きな相関ピー
ク値を示している場合には０の受信データが、逆に相関
器２２の方が大きな相関ピーク値を示している場合には
１の受信データがそれぞれ生成される。

相関出力はまたキャリア検出回路２４および同期制御回
路２５に入力する。キャリア検出回路２４は相関出力に
基づいてキャリアの有無を検出し、その検出信号を同期
制御回路２５に与える。キャリアの有無は受信信号ＲＸ
Ｉを受信しているかどうかを判断するために用いられる
。同期制御回路２５は。

キャリアが検出されているときに、相関出力に基づいて
、復調およびキャリア検出のためのタイミング信号を作
成して復調装置２３およびキャリア検出回路２４に与え
る。

以上のようにＣＳＫ通信方式では、受信側において２つ
の相関出力を比較し、その大小に応じて受信データの０
または１を割当てるようにしているので、受信側のマン
チェスタＭ系列は送信側のそれと厳密に同期をとる必要
がなく、データの復調誤りも生じなくなる。また相関器
の出力として、絶対値をとるようにすれば、送信ピーク
値が負となるような特性劣化の伝送路の場合でも誤差に
ならない。さらにマンチェスタ符号Ｍ系列を用いること
により、受信信号の低域成分を少なくして伝送路との結
合損失を低く抑えることができる。

（２）ＣＳＫ変調装置の構成例 第２図はＣ３Ｋ変調装置１１の具体的構成例を示してい
る。またこの回路の各部の出力信号波形が第３図に示さ
れている。

この実施例では各マンチェスタＭ系列発生器３１、３２
は３段（ｎ−３）のシフトレジスタＦＦ１１〜ＦＦ　　
ＦＦ　−ＦＦ２３を含み、これらのシフ１３’　　　　
　　２１ トレジスタはクロック発生器３４から出力されるクロッ
ク信号ＣＫのタイミングでデータのシフト動作を行なう
。これらのシフトレジスタの帰還回路は互いに異なって
いる。すなわちシフトレジスタＦＦ　　−ＦＦ１３では
、第２段と第３段のセルの符号が排他的論理和回路（Ｅ
Ｘ−ＯＲ）３１ａを経てその入力側に帰還されているの
に対して、シフトレジスタＦＦ　　−ＦＦ２３では第１
段と第３段のセルの符号がＥＸ−ＯＲ回路３２ａを経て
帰還されている。シフトレジスタとその帰還回路はＭ系
列発生器（ＰＮ符号発生器、ＰＮ符号−Ｐｓｅｕｄｅ　
Ｎｏ１ｓｅＣｏｄｅ−擬侃雑音符号）をそれぞれ構成し
ている。

そして、各シフトレジスタの最終段の符号出力とクロッ
ク信号ＣＫとの排他的論理和がそれぞれＥＸ−ＯＲ回路
３７．３８でとられることによりマンチェスタ符号が作
成される。

一方のマンチェスタＭ系列発生器３１の特定の位相（オ
ール１）のときに他方のマンチェスタＭ系列発生器３２
が常に一定の位相（初期位相）となるように位相同期回
路が設けられている。この位相同期回路はＮＡＮＤ回路
３６と初期位相設定器３５とを含んでいる。初期位相設
定器３５はシフトレジスタＦＦ　−ＦＦ２３の各段に初
期符号を設定するためのもので、任意の符号（オール０
以外の符号）を設定できる。シフトレジスタＦＦ　　−
ＦＦ１３のすべての段の符号が１となったときに（この
状態はマンチェスタ符号Ｍ系列の一周期Ｔ１；１回生起
される）ＮＡＮＤ回路３６からＬレベルの信号が発生し
、クロック信号ＣＫの次の立上りの時点で初期位相設定
器３５に設定された符号がシフトレジスタＦＦ　−ＦＦ
２３の各段にそれぞれロードされ２す る。

上述のようにマンチェスタＭ系列発生器３１．３２の出
力すなわちＥＸ−ＯＲ回路３７．３８の出力は切替回路
３３に与えられ、送信データＴＸＤによってマンチェス
タ符号Ｍ系列の一周期（データ区間）Ｔごとに切替動作
が行なわれる。またＮＡＮＤ回路３６の出力は送信デー
タ処理部（たとえばマイクロプロセッサ）に送信要求信
号として与えられる。送信データ処理部はこの送信要求
信号が入力するごとに送信データＴＸＤの１ビット分（
１または０）を出力して切替回路３３に与える。

第４図は変形例を示している。第２図と比較すると、マ
ンチェスタＭ系列発生器３１．３２からそれぞれＥＸ−
ＯＲ回路３７．３８が取除かれ、これに代えて切替回路
３３の出力側に、切替回路３３の出力とクロック信号Ｃ
Ｋとを入力とするＥＸ−ＯＲ回路３９が設けられ、マン
チェスタ符号が作成される。

参照符号３１Ａ　、　３２ＡはそれぞれＭ系列発生器を
指し、それらの出力（シフトレジスタの最終段の符号）
が切替回路３３にそれぞれ与えられている。この変形例
のものはＥＸ−ＯＲ回路を１細小なくすることができる
という利点をもっている。

なお、第２図の切替回路３３の出力側、第４図のＥＸ−
ＯＲ回路３９の出力側に１クロツク・ラッチ回路を設け
、送信信号ＴＸＯを波形整形するようにするとよい。

（３）相関器の構成例 次に相関器２１．２２の構成について第５図を参照して
詳しく説明する。

相関器２１．２２はそれぞれＮ段のレジスタ４１ａ。

４１ｂを備え、これらのレジスタ４１ａ、　４１ｂには
。

変調装置１１に含まれるマンチェスタＭ系列発生器３１
．３２で発生するマンチェスタ符号Ｍ系列がそれぞれあ
らかじめ設定されている。ｎ段のシフトレジスタを用い
て発生するＭ系列の符号長は２１−１ビツトである。変
調装置１１ではＭ系列はマンチェスタ符号化されている
から、レジス夕４１ａ、　４１ｂの段数ＮはＮ−２（２
１）である。

一方、受信インタフェース１２Ｂから入力するディジタ
ル受信信号ＲＸＩは２分岐され、各相関″Ｊ５２１．２
２に設けられたシフトレジスタ４２ａ、　４２ｂに入力
する。これらのシフトレジスタ４２ａ、　４２ｂもＮ段
であり、変調装置１１におけるクロック信号の２倍の周
波数のクロックＣＫにより駆動される。

相関器２１において、レジスタ４１ａの設定された各段
の符号とシフトレジスタ４２ａの対応する各段に送り込
まれた受信信号の符号とがそれぞれＥＸ−ＯＲ回路４３
ａで比較される。すべてのＥＸ−ＯＲ回路４３ａの出力
信号は加算器４４ａに与えられ、加算される。加算器４
４ａの出力信号はレジスタ４１ａの各段の符号とシフト
レジスタ４２ａの対応する各段の符号との一致の度合を
表わしており、これが、一方の相関器２１の相関出力Ｒ
となる。受信信号ＲＸＩはクロック信号ＣＫごとにシフ
トレジスタ４２ａを順次シフトされていくから。

相関出力Ｒもクロック信号ＣＫごとにそれに応じて変化
する。

他方の相関器２２においても同じように、レジスタ４１
ｂに設定された各段の符号とシフトレジスタ４２ｂの対
応する各段に送り込まれた受信信号の符号とが一致する
かどうかがそれぞれＥＸ−ＯＲ回路４３ｂで調べられる
。すべてのＥＸ−ＯＲ回路４３ｂの出力信号は加算器４
４ｂに与えられ加算される。加算器４４ｂからはレジス
タ４１ｂに設定されたマンチェスタＭ系列と入力ディジ
タル受信信号ＲＸＩとの相関の程度を表わす相関出力Ｒ
５が出力されることになる。

第６図は相関器２１の変形例を示している。レジスタ４
１ａおよびシフトレジスタ４２ａに代えて段数がＮＸｍ
　（ｍは２以上の正の整数）のレジスタ４１Ａおよびシ
フトレジスタ４２Ａが設けられている。シフトレジスタ
４２Ａは上記クロック信号ＣＫのｍ倍の周波数のクロッ
ク信号ＣＫ　　によって駆コ 動される。ＥＸ−ＯＲ回路４３ＡもＮＸｍ個設けられ、
レジスタ４１Ａとシフトレジスタ４２Ａの対応する段の
符号が各ＥＸ−ＯＲ回路４３Ａに入力する。

加算器４４ＡはすべてのＥＸ−ＯＲ回路４３Ａの出力信
号を加算して相関出力Ｒとして出力する。このようにレ
ジスタとシフトレジスタの段数をｍ倍にすることにより
相関演算の精度を高めている。

相関器２２も同じように変形できるのはいうまでもない
。

第７図はさらに他の実施例を示している。二二では受信
信号ＲＸＩが人力するシフトレジスタ４２が相関器２１
と２２とで兼用されている。このようにすることにより
シフトレジスタの数を減らし、構成を簡素化することが
できる。第６図に示すように段数がｍ倍されたシフトレ
ジスタを、同じように相関器２１と２′ｌとで兼用する
ことができるのはいうまでもない。

（４）復調装置およびキャリア検出回路第８図は復調装
置２３およびキャリア検出回路２４の一構成例を示すも
のである。また、第８図における各部の信号波形が第９
図に示されている。この図において、相関出力Ｒ，Ｒｂ
はより分りやすくするためにアナログ的に描かれている
。

１対の相関器２１．２２から出力される相関出力ＲとＲ
ｂとに基づいてデータを復調する原理についてまず説明
する。第９図を参照して、１デ一タ区間Ｔ（これはマン
チェスタＭ系列の一周期に等しい）を中央のウィンドウ
部（Ｗ部という）とその前後の部分（これをＥ部という
）とに分ける。前後のＥ部は等しい間隔に設定されてい
る。

もっともＷ部の前後のＥ部を等しく設定する必要はなく
、Ｗ部をデータ区間の中央に設定しなくてもよい。Ｑ＜
ｄ＜Ｔを満足するｄを用いて。

Ｗ部は（Ｔ−ｄ）／２〜（Ｔ＋ｄ）／２の区間。

Ｅ部は０〜（Ｔ−ｄ）／２と（Ｔ＋ｄ）／２〜Ｔの区間
。

と表現することができる。Ｗ部は観測区間とも呼ばれる
。

データが伝送されてきている場合には、データ区間Ｔ内
において、相関出力ＲとＲ６のいずれか一方に相関ピー
クが現われる。同期制御回路２５において、この相関ピ
ークが検出され、相関ピークがデータ区間Ｔの中央にく
るように、データ区間の終点を規定するデータ区間終了
信号ＥＤが作成される。そして、このデータ区間終了信
号ＥＤに基づいてＷ部の始点と終点とをそれぞれ規定す
るウィンドウ・スタート・パルスＷＬとウィンドウ・ス
トップ・パルスＷＨが同期制御回路２５で作成される。

符号Ｐ、Ｐ、ＡＡ　　の意味を次のようａｙ　　　ｂｙ
　　　ａＥ’　　ｂＥ に定める。

Ｐ　：相関出力ＲのＷ部におけるピーク値ａｖ　　　　
　　　　　　　　　　ａ （最大値） Ｐ　：相関出力Ｒ６のＷ部におけるピーク値ｙ （最大値） Ａ　・相関出力ＲのＥ部における総和（加ａＥ’　　　
　　　ａ 算値） Ａ　・相関出力Ｒ６のＥ部における総和（加ｂＥ’ 算値） 復調データ（受信データＲＸＤ）は次のようにして生成
される。

Ｐ　　−Ａ　　＞Ｐ　　・Ａ　ならばデータは１゜ｂｙ
　　　ａＥ　　　ａｙ　　　ｂＥ Ｐ　　−Ａ　　＜Ｐ　　−Ａ　　ならばデータは０゜ｂ
ｙ　　　ａＥ　　　ａｙ　　　ｂＥ 理論的にいうとＰｂｗ〉Ｐａｗならばデータは１゜この
逆ならばデータは０と判断してもよい。しかしながら、
雑音が含まれている場合を考慮すると、相関出力におけ
るピーク値の比較では復調エラーを生じることがある。

一般に相関ピークをもつ相関出力においてはそのピーク
の前後レベルは相関ピークをもたない相関出力の相関レ
ベルよりも小さい。たとえば相関出力Ｒｂに相関ピーク
がある場合、その前後の総和ＡｂＥは、相関ピークのな
い相関出力Ｒの総和ＡａＥよりも小さい。この性質を利
用して、復調エラーができるだけ生じないように、互い
に別個の相関出力のピーク値と総和の積、すなわちＰ　
　−Ａ　　とＰ　　−Ａ　　との大ｂｙ　　　ａＥ　　
　ａｙ　　　ｂＥ 小比較を行なって復調データを作成している訳である。

これにより、伝送路等の伝送特性が劣悪でノイズ等が生
じやすい場合であっても安定な復調が可能となる。

次にキャリア検出の原理について説明する。すなわち、
（Ｐ　　−Ａ　　−Ｐ　　・Ａ　）の絶対値がｂｙ　　
　ａＥ　　　ａｙ　　　ｂＥ 所定の閾値レベルＴｈＰを超えているときにキャリア検
出とする。キャリアがあるということは相関出力のいず
れか一方に相関ピークが現われていることを意味する。

したがって、互いに別個の相関出力のピーク値と総和と
の積の差の絶対値は大きな値を示す。これに対して、キ
ャリアが無い場合には上記積の差の絶対値は零に非常に
近い値を示す。にれによって、データ復調の場合と同じ
ようにノイズ等に影響されることなくキャリアの有無を
判定することができる。

第８図に示す回路はディジタル回路であるからクロック
信号ＣＫまたはＣＫ　　に同期して動作す■ るが、説明の単純化のためにクロック信号の図示は省略
されている。

この回路において、相関出力Ｒはラッチ回路５１ａで１
クロック分ラッチされたのち絶対値回路５２ａで絶対値
化され、さらに、加算回路５５ａおよび最大値ホールド
回路５４ａに与えられる。一方。

ウィンドウ発生回路５３にはウィンドウ・スタート・パ
ルスＷＬとウィンドウ−ストップ参パルスＷＨとが入力
しており、この回路５３から、Ｗ部でＨレベルになるウ
ィンドウ信号Ｗｓが出力される。このウィンドウ信号Ｗ
Ｓは加算回路５５ａのラッチ回路４８と最大値ホールド
回路５４ａのラッチ回路４Ｂにその動作制御信号として
与えられる加算回路５５ａにおいて、ラッチ回路４８は
ウィンドウ信号ＷＳがＬレベルのＥ部でのみ動作する。

ラッチ・タイミングはもちろんクロック信号によって規
定される。順次入力する絶対値化された相関出力Ｒがク
ロック信号ごとにラッチ回路４８から与えられる前回の
加算結果と加算器４７で加算され、この加算結果が再び
ラッチ回路４８にラッチされる。このようにして加算回
路５５ａからは総和ＡａＥを表わすデータが得られ１乗
算器５６ａに与えられる。

最大値ホールド回路５４ａのラッチ回路４Ｂはウィンド
ウ信号ＷＳがＨレベルのＷ部でのみ動作する。ラッチ回
路４６にラッチされている前回までの最大値と今回入力
した相関値Ｒの絶対値とが比較器４５で比較され、今回
の相関値の方が大きい場合にこの今回の相関値が新たな
最大値としてラッチ回路４６にラッチされる。このよう
にして、最大値ホールド回路５４ａからはピーク値Ｐａ
ｗを表わすデータが得られ１乗算器５６ｂに与えられる
。

他方の相関出力Ｒｂについても同じように。

ラッチ回路５１ｂ、絶対値回路５２ｂ、最大値ホールド
回路５４ｂおよび加算回路５５ｂが設けられている。そ
して最大値ホールド回路５４ｂからピーク値Ｐ　が、加
算回路５５ｂから総和ＡｂＥがそれぞれ得ｖ られ１乗算器５６ａ、　５６ｂに与えられる。

乗算器５６ａではＰ　　−Ａ　　の乗算が１乗算器ｙ　
　ａＥ ５６ｂではＰ　　−Ａ　　の乗算がそれぞれ行なわれ。

ａｙ　　　ｂＥ その乗算結果は比較器５７および減算／絶対値回路５９
にそれぞれ与えられる。

比較器５７ではＰ　　−Ａ　　とＰ　　−Ａ　　の大小
比ｂｙ　　　ａＥ　　　ａｙ　　　ｂＥ 較が行なわれ、その比較結果に応じて１または０を表わ
す信号が出力され、データ区間終了信号ＥＤのタイミン
グでラッチ回路５８にラッチされ。

受信データＲＸＤとして出力される。このデータ区間終
了信号ＥＤによって加算回路５５ａ、　５５ｂ。

最大値ホールド回路５４ａ、　５４ｂがリセットされる
。

他方、減算／絶対値回路５９では（Ｆ’　　−Ａｂｙ　
　　ａＥ Ｐ−Ａ）の減算とその絶対値化が行なわれ。

ａｙ　　　ｂＥ この演算結果は２次に比較回路６０で閾値Ｔｈ　　と比
較され、Ｔｈ　　よりも大きければキャリア検出信号Ｐ
ＡＳが出力される。

（５）同期制御回路の構成例 第１Ｏ図は同期制御回路２５の一構成例を示している。

同期制御回路２５は、ピーク位置検出回路２８Ａ、ピー
ク位置判定回路２６Ｂ、同期確立判定回路２８．同期は
ずれ判定回路２９等を含んでいる。

ピーク位置検出回路２６Ａは相関出力のピークがデータ
区間Ｔ内のどの位置にあるかを検出するための回路であ
り、第１１図に示すようにピーク位置ＰＰは相関出力の
最大値が現われた時点からデータ区間終了信号ＥＤまで
の時間として計測される。

この実施例では、２つの相関出力ＲとＲ６の和の絶対値
が最大値を示す位置がピーク位置とされている。

２つの相関出力ＲとＲｂはそれぞれ加算器６１に与えら
れ、加算されたのち絶対値回路６４で絶対値化される。

この絶対値信号は比較器８２の一方の入力端子およびラ
ッチ回路Ｂ３に与えられる。先のデータ区間の終了を示
す信号ＥＤがＯＲ回路６５Ａを経てラッチ・タイミング
信号としてラッチ回路６３に与えられたときに、絶対値
回路６４の出力が初期値としてラッチされる。ラッチ回
路６３にラッチされている値は比較器６２の他の入力と
して与えられる。したがってそれ以降は、ラッチ回路６
３にラッチされている値と絶対値回路６４の出力値とが
比較回路６２で順次（クロック信号ＣＫのクロック・パ
ルスごとに）比較され、ラッチされている値よりも大き
な値の出力が絶対値回路６４から得られたときに、比較
器６２の出力がＯＲ回路６５Ａを経てラッチ回路Ｂ３に
与えられるので、絶対値回路６４の出力が新たな値とし
てラッチ回路Ｂ３にラッチされる。このようにしてラッ
チ回路６３には常に最大値がラッチされていくことにな
る。

一方、クロック信号ＣＫを計数するカウンタ６Ｂは、Ｏ
Ｒ回路６５Ｂを経て入力するデータ区間終了信号ＥＤま
たは比較器６２の比較出力によってすセット（クリア）
され、再び零から計数を開始する。カウンタ６６の計数
出力は次のデータ区間終了信号ＥＤが与えられたときに
ラッチ回路Ｂ７にラッチされる。カウンタ６６はデータ
区間Ｔにおいてピーク値が現われた時点からそのデータ
区間Ｔの終了を示す信号ＥＤが与えられる時点までクロ
ック信号ＣＫを計数することになる。そしてこの計数値
がラッチ回路６７にラッチされ、ピーク位置ＰＰを表わ
す。

このようにして検出されたピーク位置を表わすデータＰ
Ｐは次にピーク位置判定回路２８Ｂに与えられる。この
判定回路２６Ｂは検出されたピーク位置が設定されたＷ
部内にあるかどうかを判定するものである。上述のよう
に、受信データの復調処理においてもキャリア検出処理
においても、相関ピークがＷ部に存在することが必要で
あり、そうでなければ正しい復調処理、キャリア検出処
理はできない。

ピーク位置判定回路２６Ｂにおいて、比較器６８゜Ｂ９
とＡＮＤ回路７０とから構成されるウィンドウ・タイプ
のディジタル比較回路が設けられている。

一方の比較器６８にはＷ部のスタート位置を表わすデー
タが、他方の比較器６９にはＷ部のストップ（エンド）
位置を表わすデータがそれぞれ設定されており、ピーク
位置ＰＰを表わすデータがこれらのスタート位置とスト
ップ位置の間にある場合にのみ、ＡＮＤ回路７０からＨ
レベルのピーク位置判定信号ＰＨが出力される。

次に同期確立判定回路２８を含む同期確立回路の構成と
動作について第１２図を参照して述べる。

２つのレジスタ７２と７３が設けられている。レジスタ
７２にはピーク位置ＰＰを表わすデータが与えられ、こ
のレジスタ７２には（３／２）Ｔ−ＰＰを表わすデータ
が設定される。Ｔはデータ区間の長さ（時間）を表わす
データである。一方、レジスタ７３にはデータＴが設定
されている。セレクタ７４はピーク位置判定信号ＰＨの
状態に応じてこれらのレジスタ７２．７３の設定データ
のいずれか一方を選択してディジタル比較器７５の一方
の入力に与える。

一方２カウンタ７エはクロック信号ＣＫを計数してその
計数出力をディジタル比較器７５の他方の入力に与える
。比較器７５はカウンタ７１の計数値がセレクタ７４を
通して与えられる設定データに等しくなったときにデー
タ区間終了信号（一致信号）ＥＤを発生する。カウンタ
７１はこの信号ＥＤによってリセットされ、再び零から
計数を開始する。

さて、電源投入時などにおいては相関出力とデータ区間
とは同期していないから、Ｗ部内に相関ピークが存在し
ない場合がある。このときピーク位置判定信号ＰＨはＬ
レベルになり、セレクタ７４はレジスタ７２の設定デー
タを選択して比較器７５に与える。この設定データ（３
／２）Ｔ−ＰＰは。

次ピークから次のデータ区間終了信号までの長さ（時間
）がＴ／２となるように１次のデータ区間終了信号ＥＤ
を発生させるためのものである。このようにして、ピー
ク位置がＷ部内に位置するようになればピーク位置判定
信号ＰＨがＨレベルになり、セレクタ７４はレジスタ７
３の設定データＴを選択するので、以降はデータ区間終
了信号ＥＤは周期Ｔで発生することになる。

データ区間のＷ部内にピーク位置が存在する状態が所定
複数Ｘ回連続した場合に同期が確立したという。カウン
タ８２はＡＮＤゲート８１を経て入力するＨレベルのピ
ーク位置判定信号ＰＨによってクロック・イネーブル状
態とされ、入力するデータ区間終了信号ＥＤを計数する
。このカウンタ８２は信号ＰＨがＬレベルのときにＮＯ
Ｔ回路８４とＯＲ回路８５を経てこのＬレベル信号によ
ってリセットされている。カウンタ８２の計数出力はデ
ィジタル比較器８３に与えられる。一方、この比較器８
３には同期が確立したと判断すべき所定回数Ｘが設定さ
れている。カウンタ８２の計数値がこのＸに達したとき
に比較器８３から一致信号が発生し、フリップフロップ
１９がセットされて同期確立信号ＤＳＲ（Ｌレベル）が
出力される。比較器８３の一致信号はＯＲ回路８５を経
てカウンタ８２をリセットする。また、同期確立信号Ｄ
ＳＲによってＡＮＤゲート８１が閉じられるので、もは
やピーク位置判定信号、ＰＨは人力しない。

なお、カウンタ８２が信号ＥＤを計数している途中でピ
ーク位置判定信号ＰＨが１回でもＬレベルになると、カ
ウンタ８２はリセットされるので、信号ＰＨがＨレベル
のときにＸ個の信号ＥＤが連続して入力した場合にのみ
同期が確立されたと判定される。同期が確立したと判定
される前に信号ＰＨがＬレベルになったときには、上述
のようにセレクタ７４がレジスタ７２を選択して再びデ
ータ区間終了信号ＥＤの発生タイミングの調整が行なわ
れる。

同期はずれ判定回路２９はキャリア検出信号ＰＡＳが所
定複数（Ｙ回）データ区間にわたって連続して出力され
ていないときに同期はずれと判定するものである。

第１３図を参照して、−旦同期が確立すると、Ｌレベル
の同期確立信号ＤＳＲによってＮＡＮＤゲート９１が開
かれる。キャリアが検出されていればキャリア検出信号
ＰＡＳはＨレベルである。キャリアが検出されなくなる
とキャリア検出信号ＰＡ３はＬレベルになり、ＮＡＮＤ
ゲート９１を通って。

カウンタ９２のクロック・イネーブル端子ＣＥにＨレベ
ルのイネーブル信号を与える。カウンタ９２はＨレベル
のキャリア検出信号ＰＡＳによってＮＡＮｐゲート９１
．ＮＯＴ回路９４および０Ｒ９５を経て既にリセットさ
れている。カウンタ９２はイネーブル状態になると入力
するデータ区間終了信号ＥＤを計数し、その計数値をデ
ィジタル比較器９３に与える。この比較器９３には所定
数Ｙを表わすデータがあらかじめ設定されている。した
がって、カウンタ９２の計数値がＹに達すると比較器９
３から一致信号が発生しフリップ７０ツブ１９がリセッ
トされ。

同期確立信号ＤＳＲがＨレベルになる。このＨレベルの
信号ＤＳＲによってＮＡＮＤゲート９１は閉じられる。

また、比較器９３の出力信号によって。

ＯＲ回路９５を経てカウンタ９２はリセットされる。

カウンタ９２が計数動作をしているときにキャリア検出
信号ＰＡＳがＨレベルになるとカウンタ９２はリセット
される。すなわち、キャリアが検出されない状態がＹ回
のデータ区間連続した場合にのみ、同期はずれと判定さ
れる。

これにより、伝送路等の伝送特性の変動等による一時的
なキャリア不検出と１通信終了によるキャリア不検出（
正しい同期はずれ）とを明確に区別することができる。

発明の効果 この発明によるデータ復調方法および装置は。

Ｃ３Ｋ通信方式に適用される。ＣＳＫ通信方式では、受
信側において２つの相関出力を比較し。

その大小に応じて受信データのＯまたは１を割当てるよ
うにしているので、受信側の符号系列は送信側のそれと
厳密に同期をとる必要がなく、データの復調誤りも生じ
なくなる。また相関器の出力として、絶対値をとるよう
にすれば、送信ピーク値が負となるような特性劣化の伝
送路の場合でも誤差にならない。

とくにこの発明によると、２つの相関出力のうちの一方
の相関出力の第１の区間におけるピーク値と他方の相関
出力の第２の区間における総和との積を算出し、他方の
相関出力の第１の区間におけるピーク値と一方の相関出
力の第２の区間における総和との積を算出し、これら２
つの積の大小比較を行ない、この比較結果に応じて１ま
たはＯの復調データを作成している。したがって、一方
の相関出力のピーク値と他方の相関出力のピーク値との
単純な比較ではエラーが生じるような雑音を含む場合、
伝送特性が劣悪であるような場合であっても、エラーの
発生を抑えて安定な復調が可能となる。

【図面の簡単な説明】

第１図はＣＳＫ通信システムの全体構成を示すブロック
図である。 第２図は変調装置の構成例を示す回路図、第３図はその
動作を示すタイム、・チャートである。 第４図は変調装置の他の例を示す回路図である。 第５図は１対の相関器の構成例を示す回路図。 第６図はその変形例を示す回路図、第７図は相関器の他
め構成例を示す回路図である。 第８図は復調装置の構成例を示す回路図、第９図はその
動作を示す波形図である。 第１０図は同期制御回路の構成例を示す回路図。 第１１図はピーク位置検出動作を示す波形図、第１２図
は同期確立判定動作を示す波形図、Ｍｔａ図は同期はず
れ判定動作を示す波形図である。 第１４図および第１５図は従来のＳＳ通信方式を示すも
ので、第１４図は構成を示す回路図、第１５図はその動
作を示すタイム・チャートである。 ５３・・・ウィンドウ発生回路。 ５４ａ、　５４ｂ・・・最大値ホール ５５ａ　、　５５ｂ　・・・加算回路。 ５８ａ　、　５８ｂ　＝−乗算回路。 ５７・・・比較器。 ５８・・・ラッチ回路。 ド回路。 以 上

Claims (2)

【特許請求の範囲】
1. （１）２つの相関出力のデータ区間において、相関ピー
   クが現われる時点を含む第１の区間とそれ以外の第２の
   区間とを設定し、 一方の相関出力の第１の区間におけるピーク値と他方の
   相関出力の第２の区間における総和との積と、他方の相
   関出力の第１の区間におけるピーク値と一方の相関出力
   の第２の区間における総和との積との大小比較に応じて
   復調データを生成する、 ＣＳＫ通信方式におけるデータ復調方法。
2. （２）２つの相関出力のデータ区間において、相関ピー
   クが現われる時点を含む第１の区間とそれ以外の第２の
   区間とを表わすウィンドウ信号を出力するウィンドウ発
   生回路、 上記ウィンドウ信号によって制御され、一方の相関出力
   の第１の区間におけるピーク値を検出する第１の最大値
   ホールド回路、 上記ウィンドウ信号によって制御され、他方の相関出力
   の第１の区間におけるピーク値を検出する第２の最大値
   ホールド回路、 上記ウィンドウ信号によって制御され、一方の相関出力
   の第２の区間における総和を算出する第１の加算回路、 上記ウィンドウ信号によって制御され、他方の相関出力
   の第２の区間における総和を算出する第２の加算回路、 第１の最大値ホールド回路の検出ピーク値と第２の加算
   回路の算出総和との積を算出する第１の乗算回路、 第２の最大値ホールド回路の検出ピーク値と第１の加算
   回路の算出総和との積を算出する第２の乗算回路、およ
   び 第１の乗算回路による積と第２の乗算回路による積とを
   比較し、比較結果に応じて１または０のデータを出力す
   る比較回路、 を備えたＣＳＫ通信方式におけるデータ復調装置。