JPH0224634U - - Google Patents
Info
- Publication number
- JPH0224634U JPH0224634U JP10340588U JP10340588U JPH0224634U JP H0224634 U JPH0224634 U JP H0224634U JP 10340588 U JP10340588 U JP 10340588U JP 10340588 U JP10340588 U JP 10340588U JP H0224634 U JPH0224634 U JP H0224634U
- Authority
- JP
- Japan
- Prior art keywords
- logic
- output
- circuit
- state
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Manipulation Of Pulses (AREA)
Description
第１図から第３図までが本考案に関し、第１図
は本考案による波形整形回路の基本的な構成を示
す回路図、第２図はその動作を示す主な信号の波
形図、第３図は本考案の具体実施例の回路図であ
る。第４図は従来技術による波形整形回路の回路
図である。図において、 １，５：インバータ、２，３：ナンドゲート、
４：フリツプフロツプ、１０，２０：しきい値回
路、１１，２１：ｐチヤンネルＦＥＴ、１２，２
２：ｎチヤネルＦＥＴ、３０：論理履歴回路、３
０ａ：論理履歴回路用フリツプフロツプ、３１，
３２，３５，３７：ｐチヤネルＦＥＴ、３３，３
４，３６，３８：ｎチヤネルＦＥＴ、３９：イン
バータ回路、Ａ，Ｂ：しきい値回路の出力信号、
Ｃ：帰還信号、Ｒ：リセツト入力、Ｓ：セツト入
力、Ｓｉ：入力信号、Ｓｏ：出力信号、ｖ１，ｖ
２：しきい値、Ｖｄ：電源電圧、である。
は本考案による波形整形回路の基本的な構成を示
す回路図、第２図はその動作を示す主な信号の波
形図、第３図は本考案の具体実施例の回路図であ
る。第４図は従来技術による波形整形回路の回路
図である。図において、 １，５：インバータ、２，３：ナンドゲート、
４：フリツプフロツプ、１０，２０：しきい値回
路、１１，２１：ｐチヤンネルＦＥＴ、１２，２
２：ｎチヤネルＦＥＴ、３０：論理履歴回路、３
０ａ：論理履歴回路用フリツプフロツプ、３１，
３２，３５，３７：ｐチヤネルＦＥＴ、３３，３
４，３６，３８：ｎチヤネルＦＥＴ、３９：イン
バータ回路、Ａ，Ｂ：しきい値回路の出力信号、
Ｃ：帰還信号、Ｒ：リセツト入力、Ｓ：セツト入
力、Ｓｉ：入力信号、Ｓｏ：出力信号、ｖ１，ｖ
２：しきい値、Ｖｄ：電源電圧、である。
Claims (1)
- 波形を整形すべき入力信号を共通に受けそれぞ
れ異なるしきい値で動作してその出力の論理状態
を変える２個のしきい値回路と、各しきい値回路
の出力を２個の入力にそれぞれ受け一方の入力へ
の論理入力状態が所定の方向に変化したときのみ
出力を一方の論理状態にし他方の入力への論理入
力状態が所定の方向に変化したときにのみ出力を
他方の論理状態にする論理履歴回路とを備えてな
り、論理履歴回路の出力から整形済み出力信号を
取り出すようにした波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10340588U JPH0224634U (ja) | 1988-08-04 | 1988-08-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10340588U JPH0224634U (ja) | 1988-08-04 | 1988-08-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0224634U true JPH0224634U (ja) | 1990-02-19 |
Family
ID=31334207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10340588U Pending JPH0224634U (ja) | 1988-08-04 | 1988-08-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0224634U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010028244A (ja) * | 2008-07-15 | 2010-02-04 | New Japan Radio Co Ltd | ヒステリシスコンパレータ回路及びそれを用いた遅延回路 |
| JP2010034775A (ja) * | 2008-07-28 | 2010-02-12 | Oki Semiconductor Co Ltd | ショート検出回路 |
-
1988
- 1988-08-04 JP JP10340588U patent/JPH0224634U/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010028244A (ja) * | 2008-07-15 | 2010-02-04 | New Japan Radio Co Ltd | ヒステリシスコンパレータ回路及びそれを用いた遅延回路 |
| JP2010034775A (ja) * | 2008-07-28 | 2010-02-12 | Oki Semiconductor Co Ltd | ショート検出回路 |