JPH02246130A - 部品の実装方法 - Google Patents
部品の実装方法Info
- Publication number
- JPH02246130A JPH02246130A JP6681489A JP6681489A JPH02246130A JP H02246130 A JPH02246130 A JP H02246130A JP 6681489 A JP6681489 A JP 6681489A JP 6681489 A JP6681489 A JP 6681489A JP H02246130 A JPH02246130 A JP H02246130A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- metal member
- metal layer
- electronic component
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims abstract description 61
- 229910052751 metal Inorganic materials 0.000 claims abstract description 61
- 239000007788 liquid Substances 0.000 claims abstract description 31
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 21
- 239000000956 alloy Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000007787 solid Substances 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 10
- 125000006850 spacer group Chemical group 0.000 abstract description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052733 gallium Inorganic materials 0.000 abstract description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 229910052738 indium Inorganic materials 0.000 abstract description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005476 soldering Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910001338 liquidmetal Inorganic materials 0.000 description 3
- 238000005275 alloying Methods 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 101100229738 Mus musculus Gpank1 gene Proteins 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
電子部品の第１のパッドが回路基板の第２のパッドに液
体合金によって接続されることで実装が行われるように
形成された部品の実装方法に関し、電子部品を回路基板
に実装する作業を容易し、作業の能率化を図ることを目
的とし、 第１のパッドには室温で固体状の金属部材を固着させ、
第２のパッドには該金属部材に対して合金化可能な金属
より成る金属層を積層させ、該金属部材と該金属層とを
介在させることで該第１のパッドを該第２のパッドに当
接させ、該金属部材溶融させることにより該第１のパッ
ドと該第２のパッドとの間に該金属部材と該金ＩＩＮと
によって合金化、生成された室温で液体状となる液体合
金による接点が形成されるようにする。
体合金によって接続されることで実装が行われるように
形成された部品の実装方法に関し、電子部品を回路基板
に実装する作業を容易し、作業の能率化を図ることを目
的とし、 第１のパッドには室温で固体状の金属部材を固着させ、
第２のパッドには該金属部材に対して合金化可能な金属
より成る金属層を積層させ、該金属部材と該金属層とを
介在させることで該第１のパッドを該第２のパッドに当
接させ、該金属部材溶融させることにより該第１のパッ
ドと該第２のパッドとの間に該金属部材と該金ＩＩＮと
によって合金化、生成された室温で液体状となる液体合
金による接点が形成されるようにする。
本発明は電子部品の第１のパッドが回路基板の第２のパ
ッドに液体合金によって接続されることで実装が行われ
るように形成された部品の実装方法に関する。
ッドに液体合金によって接続されることで実装が行われ
るように形成された部品の実装方法に関する。
近年、コンピュータシステムの高速化、高密度実装化に
伴い、半導体素子などの電子部品ではＬＣＣ（Ｌｅａｄ
ｌｅｓｓ Ｃｈｉｐ Ｃａｒｒｉｅｒ）などを用いたＳ
ＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏ
ｇ）等が使用されるようになった。
伴い、半導体素子などの電子部品ではＬＣＣ（Ｌｅａｄ
ｌｅｓｓ Ｃｈｉｐ Ｃａｒｒｉｅｒ）などを用いたＳ
ＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏ
ｇ）等が使用されるようになった。
しかし、このような電子部品が実装される回路基板は、
−船釣に、セラミック材などによって形成されているた
め、例えば、ＬＣＣを回路基板に実装した場合・は、両
者間には熱膨張係数に大きな違いがあり、パワーオンま
たはオフ時および運搬または保管時の温度変化によって
、接合部にはその温度変化による機械的なストレスが生
じることになる。
−船釣に、セラミック材などによって形成されているた
め、例えば、ＬＣＣを回路基板に実装した場合・は、両
者間には熱膨張係数に大きな違いがあり、パワーオンま
たはオフ時および運搬または保管時の温度変化によって
、接合部にはその温度変化による機械的なストレスが生
じることになる。
したがって、このような電子部品と回路基板との接合部
は、温度変化による機械的なストレスを生じることのな
いように形成されることが望まれている。
は、温度変化による機械的なストレスを生じることのな
いように形成されることが望まれている。
従来は第３図の従来の説明図に示すように構成されてい
た。第３図の（ａ） （ｂ）は側面図、（Ｃ）は接点部
の要部側面図である。
た。第３図の（ａ） （ｂ）は側面図、（Ｃ）は接点部
の要部側面図である。
第３図の（ａ）に示すように、先づ、電子部品１の所定
面に配列され、信弯の入出力が行われる第１のパッド３
にはボール半田１０を固着させることで、それぞれの第
１のパッド３にバンプの形成を行う。
面に配列され、信弯の入出力が行われる第１のパッド３
にはボール半田１０を固着させることで、それぞれの第
１のパッド３にバンプの形成を行う。
次に、バンブの形成が行われた電子部品１は（ａ）に示
すように、セラミック材などによって形成され、所定の
パターン配線を備えた回路基板２に積載する。
すように、セラミック材などによって形成され、所定の
パターン配線を備えた回路基板２に積載する。
この場合の積載は、所定の第１のパッド３が回路基板２
の実装面２Ａに形成され、所定のパターン配線に接続さ
れた第２のパッド４に当接されるよう位置決めされ、加
熱によってポール半田１０を溶融させるポンデイグ処理
で行われる。
の実装面２Ａに形成され、所定のパターン配線に接続さ
れた第２のパッド４に当接されるよう位置決めされ、加
熱によってポール半田１０を溶融させるポンデイグ処理
で行われる。
したがって、それぞれの第１のパッド３はポール半田１
０を介在することで第２のパッド４に接続され、第１の
パッド３と第２のパッド４とが電気導通を有するように
接続されることが行われていた。
０を介在することで第２のパッド４に接続され、第１の
パッド３と第２のパッド４とが電気導通を有するように
接続されることが行われていた。
しかし、このようなポール半田１０によって接続を行う
構成では、電子部品１と回路基板２との熱膨張係数、お
よび、熱容量の違いによって、例えば、パワーオンまた
はオフによる温度変化によって、ポール半田１０に機械
的なストレスが発生することになり、第３図の（ｂ）に
示す６部の如く亀裂が生じる。
構成では、電子部品１と回路基板２との熱膨張係数、お
よび、熱容量の違いによって、例えば、パワーオンまた
はオフによる温度変化によって、ポール半田１０に機械
的なストレスが発生することになり、第３図の（ｂ）に
示す６部の如く亀裂が生じる。
したがって、第１のパッド３と第２のパッド４とにおけ
名゛電気導通が切断されたり、または、電気抵抗が増加
することにる。
名゛電気導通が切断されたり、または、電気抵抗が増加
することにる。
そこで、（Ｃ）に示すように、第１のパッド３と第２の
パッド４と間に液体金属、または、液体合金による接点
１１を形成することが特開昭５８−１３０５４０号で提
案されている。
パッド４と間に液体金属、または、液体合金による接点
１１を形成することが特開昭５８−１３０５４０号で提
案されている。
したがって、このような接点１１は、通常、室温で液体
状の液体金属、または、液体合金によって形成が行われ
るよう、先づ、液体状のボール１２を形成し、ボール１
２を第１のパッド３に付着させ、次に、第２のパッド４
にボール１２を当接させよ°うに形成される。
状の液体金属、または、液体合金によって形成が行われ
るよう、先づ、液体状のボール１２を形成し、ボール１
２を第１のパッド３に付着させ、次に、第２のパッド４
にボール１２を当接させよ°うに形成される。
しかし、このような液体状のボール１２を多数形成する
こと、更に、それ等のボール１２を第１のパッド３に付
着させることは、取り扱いが困難となる。
こと、更に、それ等のボール１２を第１のパッド３に付
着させることは、取り扱いが困難となる。
したがって、電子部品を回路基板に実装する場合、作業
性が悪くなり、作業能率が低く、工数を要する問題を有
している≦。
性が悪くなり、作業能率が低く、工数を要する問題を有
している≦。
そこで、電子部品を回路基板に実装する作業を容易し、
作業の能率化を図ることを目的とする。
作業の能率化を図ることを目的とする。
第１図の（ａ） （ｂ）は本発明の原理説明図である。
第１図の（ａ）（ｂ）に示すように、第１のパッド３に
は室温で固体状の金ＷＡ部材５を固着させ、第２のパッ
ド４には該金属部材５に対して合金化可能な金属より成
る金属層６を積層させ、該金属部材５と該金属層６とを
介在させることで該第１のパッド３を該第２のパッド４
に当接させ、該金属部材５を溶融することにより該第１
のパッド３と該第２のパッド４との間に該液体金属５と
該金ｒＩ！４ＷＩ６とによって合金化、生成された室温
で液体状の液体合金による接点７が形成されるように構
成する。
は室温で固体状の金ＷＡ部材５を固着させ、第２のパッ
ド４には該金属部材５に対して合金化可能な金属より成
る金属層６を積層させ、該金属部材５と該金属層６とを
介在させることで該第１のパッド３を該第２のパッド４
に当接させ、該金属部材５を溶融することにより該第１
のパッド３と該第２のパッド４との間に該液体金属５と
該金ｒＩ！４ＷＩ６とによって合金化、生成された室温
で液体状の液体合金による接点７が形成されるように構
成する。
このように構成することによって前述の課題は解決され
る。
る。
部材５に溶は込み、合金化、生成されることで室温で液
体状の液体合金が形成され、液体合金による接点７によ
って第１と第２のパッド３．４との間が電気的に接続さ
れるようにしたものである。
体状の液体合金が形成され、液体合金による接点７によ
って第１と第２のパッド３．４との間が電気的に接続さ
れるようにしたものである。
したがって、従来のような液体化したボール１２による
接続と異なり、電子部品１を回路基板２に実装する際、
液体状の扱い難いボール１２を台のパッド３に付着させ
る必要がなく、第１のバット３には固体状の金属部材５
を、第２のパッド４には金属層６を形成することで第１
と第２のパッド３゜４間には液体合金によるの接点７が
容易１こ形成することができ、作業能率の向上を図るこ
とができる。
接続と異なり、電子部品１を回路基板２に実装する際、
液体状の扱い難いボール１２を台のパッド３に付着させ
る必要がなく、第１のバット３には固体状の金属部材５
を、第２のパッド４には金属層６を形成することで第１
と第２のパッド３゜４間には液体合金によるの接点７が
容易１こ形成することができ、作業能率の向上を図るこ
とができる。
即ち、電子部品１の第１のパッド３に室温で固体状の金
属部材５を固着させ、一方、回路基板２の第２のパッド
４に金属層６を積層することで、第１のパッド３が第２
のパッド４に重ね合わせることで、金属部材５を溶融さ
せ、金属層６が金属〔実施例〕 以下本発明を第２図を参考に詳細に説明する。
属部材５を固着させ、一方、回路基板２の第２のパッド
４に金属層６を積層することで、第１のパッド３が第２
のパッド４に重ね合わせることで、金属部材５を溶融さ
せ、金属層６が金属〔実施例〕 以下本発明を第２図を参考に詳細に説明する。
第２図は本発明による一実施例の説明図で、（１１）は
側面図、 （ｂｌ） （ｂ２） （ｃｌ） （ｃ２）お
よび（ｄ）は実装工程図である。
側面図、 （ｂｌ） （ｂ２） （ｃｌ） （ｃ２）お
よび（ｄ）は実装工程図である。
第２図の（ａ）に示すように電子部品１の第１のパッド
３に固着された金属部材５と、回路基板２の第２のパッ
ド４に積層された金属１ｍ１６とによって合金化される
ことで生成された液体合金による接点７が第１と第２の
パッド３．４に形成されるようにしたものである。
３に固着された金属部材５と、回路基板２の第２のパッ
ド４に積層された金属１ｍ１６とによって合金化される
ことで生成された液体合金による接点７が第１と第２の
パッド３．４に形成されるようにしたものである。
また、電子部品１の所定個所にはスペーサ８が、回路基
板２には接続バッド９がそれぞれ設けられ、互いが半田
１１によって固着され、第１のバット３と第２のパッド
４とが位置決めされている。
板２には接続バッド９がそれぞれ設けられ、互いが半田
１１によって固着され、第１のバット３と第２のパッド
４とが位置決めされている。
そこで、このように生成された液体合金による接点７を
介在させることで第１のパッド３を第２のバット４に電
気的に接続することは以下の実装工程によって行うこと
ができる。
介在させることで第１のパッド３を第２のバット４に電
気的に接続することは以下の実装工程によって行うこと
ができる。
先づ、実装すべき電子部品ｌには（ｂｌ）に示すように
、第１のパッド３に隣接してスペーサ８を設け、（ｂ２
〉に示すように、第１のパッド３には所定量の金属部材
５を固着させ、また、スペーサ８には予備半田付けによ
り半田１１を固着する。
、第１のパッド３に隣接してスペーサ８を設け、（ｂ２
〉に示すように、第１のパッド３には所定量の金属部材
５を固着させ、また、スペーサ８には予備半田付けによ
り半田１１を固着する。
この場合の金属部材５としては、例えば、ガリュウム（
Ｇａ）を用いると、室温（２５℃）では固体化されてい
るので取り扱いが容易で、また、第１のパッド３に固着
させることは、室温（２５℃）の状態で若干の加熱を加
える行える。
Ｇａ）を用いると、室温（２５℃）では固体化されてい
るので取り扱いが容易で、また、第１のパッド３に固着
させることは、室温（２５℃）の状態で若干の加熱を加
える行える。
一方、回路基板２は（ｃｌ）に示すように、第２のパッ
ド４が配列された実装面２Ａには電子部品１のスペーサ
８に合致される接続パッド９を設け、（ｃ２）に示すよ
うに、第ンのパッド４には前述の金属部材５に溶融され
る金属層６を積層する。
ド４が配列された実装面２Ａには電子部品１のスペーサ
８に合致される接続パッド９を設け、（ｃ２）に示すよ
うに、第ンのパッド４には前述の金属部材５に溶融され
る金属層６を積層する。
この場合の金属層としは、例えば、錫（Ｓｎ）またはイ
ンジニウム（Ｉｎ）が適している。
ンジニウム（Ｉｎ）が適している。
次に、（ｄ）に示すように、電子部品１を回路基板２の
実装面２Ａに積載し、スペーサ８を接続パッド９に合致
させることで位置決めを行い、所定の圧力Ｐによって電
子部品１を押圧して、加熱を行う。
実装面２Ａに積載し、スペーサ８を接続パッド９に合致
させることで位置決めを行い、所定の圧力Ｐによって電
子部品１を押圧して、加熱を行う。
そこで、金属部材５に金属層６が溶は込み、合金化され
、金属部材５より融点の低い、室温（２５℃）で液体状
となる液体合金が生成される。
、金属部材５より融点の低い、室温（２５℃）で液体状
となる液体合金が生成される。
したがって、第１と第２のパッド３．４の間には室温（
２５℃）では液体状となる液体合金による接点７が形成
され、接点７によって第１と第２のパッド３．４の間が
電気導通を有するように接続され、スペーサ８は接続パ
ッド９に半田１１によって固着されることになる。
２５℃）では液体状となる液体合金による接点７が形成
され、接点７によって第１と第２のパッド３．４の間が
電気導通を有するように接続され、スペーサ８は接続パ
ッド９に半田１１によって固着されることになる。
この場合、金属部材５としてガリ二つム（Ｇａ）を用い
、金属層６として錫（Ｓｎ）を用いると、ガリュウム（
Ｇａ）に錫（Ｓｎ）が、溶は込み、合金化により、ガリ
ュウム（Ｇａ）より融点の低い約３０℃で液化するＧａ
−３ｎの液体合金が生成され、Ｇａ−５ｎの液体合金よ
り成る接点７によって第１と第２のパッド１４間の接続
が行われことになる。
、金属層６として錫（Ｓｎ）を用いると、ガリュウム（
Ｇａ）に錫（Ｓｎ）が、溶は込み、合金化により、ガリ
ュウム（Ｇａ）より融点の低い約３０℃で液化するＧａ
−３ｎの液体合金が生成され、Ｇａ−５ｎの液体合金よ
り成る接点７によって第１と第２のパッド１４間の接続
が行われことになる。
また、この接点７は、温度が上昇することで直ちに液化
されるため、前述のような収縮の差によるストレスの発
生は皆無となり、かつ、部品の実装時は固体状であるた
め、取り扱いが容易で作業能率の向上が図れる。
されるため、前述のような収縮の差によるストレスの発
生は皆無となり、かつ、部品の実装時は固体状であるた
め、取り扱いが容易で作業能率の向上が図れる。
くシ、第１と第２のパッド３．４間の接続をより確実に
することがてきる。
することがてきる。
以上説明したように、本発明によれば、第１のパッドに
室温で固体状の金属部材を固着させ、第２のパッドには
金属部材に溶は込む金属層を積層し、金属部材と金ＷＩ
４層とによって室温て液体状となる合金化、生成された
液体合金の接点によって第１と第２のパッド間を接続す
ることが行われるようにしたものである。
室温で固体状の金属部材を固着させ、第２のパッドには
金属部材に溶は込む金属層を積層し、金属部材と金ＷＩ
４層とによって室温て液体状となる合金化、生成された
液体合金の接点によって第１と第２のパッド間を接続す
ることが行われるようにしたものである。
したがって、従来のような液体化されたボールによって
接続を行う場合に比較して、作業性が良く、電子部品の
実装作業の効率化が図れ、安定した接続が得られ、接続
信頼性の向上が図れ、実用的効果は大である。
接続を行う場合に比較して、作業性が良く、電子部品の
実装作業の効率化が図れ、安定した接続が得られ、接続
信頼性の向上が図れ、実用的効果は大である。
更に、このような金属層６を金属部材５に溶は込ませる
合金化により接点７を生成することは＼第２のパッド４
に対する金属部材５の濡れ性を良
合金化により接点７を生成することは＼第２のパッド４
に対する金属部材５の濡れ性を良
第１図の（ａ） （ｂ）は本発明の原理説明図。
第２図は本発明による一実施例の説明図で、（ａ）は側
面図、 （ｂｌ）（ｂ２） （ｃｌ） （ｃ２）および
（ｄ）す。 図において、 １は電子部品。 ３は第１のパッド。 ５は金属部材。 ７は接点。 ２は回路基板。 ４は第２のパッド。 ６は金属層。 ２Ａは実装面を示す。 （α〕 ２ト咽−Ｂ月σ）Ｐ工里官之日月口 笛 １ 図 （α〕 ７ｉ−発明１；よる一実犯例の説明口 笛２ 図、（’？０１） （Ｃイ ） （Ｃ２） 不でＢ月１−よ；一実施例の６延日目図男 ２図（１め２）
面図、 （ｂｌ）（ｂ２） （ｃｌ） （ｃ２）および
（ｄ）す。 図において、 １は電子部品。 ３は第１のパッド。 ５は金属部材。 ７は接点。 ２は回路基板。 ４は第２のパッド。 ６は金属層。 ２Ａは実装面を示す。 （α〕 ２ト咽−Ｂ月σ）Ｐ工里官之日月口 笛 １ 図 （α〕 ７ｉ−発明１；よる一実犯例の説明口 笛２ 図、（’？０１） （Ｃイ ） （Ｃ２） 不でＢ月１−よ；一実施例の６延日目図男 ２図（１め２）
Claims (1)
- 【特許請求の範囲】 電子部品（１）に形成された第１のパッド（３）が回
路基板（２）に形成された第２のパッド（４）に電気導
通を有するように接続されることで該回路基板（２）の
実装面（２Ａ）に該電子部品（１）の実装が行われる部
品の実装方法であって、 前記第１のパッド（３）には室温で固体状の金属部材（
５）を固着させ、前記第２のパッド（４）には該金属部
材（５）に対して合金化可能な金属より成る金属層（６
）を積層させ、該金属部材（５）と該金属層（６）とを
介在させることで該第１のパッド（３）を該第２のパッ
ド（４）に当接させ、該金属部材（５）を溶融させるこ
とにより該第１のパッド（３）と該第２のパッド（４）
との間に該金属部材（５）と該金属層（６）とによって
合金化、生成された室温で液体状となる液体合金による
接点（７）が形成されることを特徴とする部品の実装方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6681489A JP2697098B2 (ja) | 1989-03-17 | 1989-03-17 | 部品の実装方法 |
| DE69022605T DE69022605T2 (de) | 1989-02-28 | 1990-02-07 | Elektrische Verbindungsvorrichtung. |
| EP90102348A EP0385142B1 (en) | 1989-02-28 | 1990-02-07 | Electrical connecting apparatus |
| CA002010306A CA2010306C (en) | 1989-02-28 | 1990-02-19 | Connecting apparatus |
| US07/483,170 US5017738A (en) | 1989-02-28 | 1990-02-22 | Connecting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6681489A JP2697098B2 (ja) | 1989-03-17 | 1989-03-17 | 部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02246130A true JPH02246130A (ja) | 1990-10-01 |
| JP2697098B2 JP2697098B2 (ja) | 1998-01-14 |
Family
ID=13326699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6681489A Expired - Fee Related JP2697098B2 (ja) | 1989-02-28 | 1989-03-17 | 部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697098B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2698168A1 (fr) * | 1992-11-13 | 1994-05-20 | Commissariat Energie Atomique | Procédé de mesure de paramètres diélectriques et magnétiques d'un matériau solide, utilisant un brasage de ce matériau sur un porte-échantillon. |
| EP0854520A2 (en) * | 1997-01-20 | 1998-07-22 | Oki Electric Industry Co., Ltd. | Method for mounting optical semiconductor device on supporting substrate |
| US5818244A (en) * | 1992-11-13 | 1998-10-06 | Commissariat A L'energie Atomique | Brazed solid material specimen holder for apparatus that measures dielectric and magnetic parameters |
| JP2011194542A (ja) * | 2010-03-23 | 2011-10-06 | Fujifilm Corp | 微小構造体の製造方法及び基板構造体 |
-
1989
- 1989-03-17 JP JP6681489A patent/JP2697098B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2698168A1 (fr) * | 1992-11-13 | 1994-05-20 | Commissariat Energie Atomique | Procédé de mesure de paramètres diélectriques et magnétiques d'un matériau solide, utilisant un brasage de ce matériau sur un porte-échantillon. |
| WO1994011746A1 (fr) * | 1992-11-13 | 1994-05-26 | Commissariat A L'energie Atomique | Procede de mesure de parametres dielectriques et magnetiques d'un materiau solide, utilisant un brasage de ce materiau sur un porte-echantillon, et dispositifs de mise en ×uvre de ce procede |
| US5818244A (en) * | 1992-11-13 | 1998-10-06 | Commissariat A L'energie Atomique | Brazed solid material specimen holder for apparatus that measures dielectric and magnetic parameters |
| EP0854520A2 (en) * | 1997-01-20 | 1998-07-22 | Oki Electric Industry Co., Ltd. | Method for mounting optical semiconductor device on supporting substrate |
| EP0854520A3 (en) * | 1997-01-20 | 1999-06-16 | Oki Electric Industry Co., Ltd. | Method for mounting optical semiconductor device on supporting substrate |
| US6087194A (en) * | 1997-01-20 | 2000-07-11 | Oki Electric Industry Co., Ltd. | Composite unit of optical semiconductor device and supporting substrate and method for mounting optical semiconductor device on supporting substrate |
| JP2011194542A (ja) * | 2010-03-23 | 2011-10-06 | Fujifilm Corp | 微小構造体の製造方法及び基板構造体 |
| US8974626B2 (en) | 2010-03-23 | 2015-03-10 | Fujifilm Corporation | Method of manufacturing micro structure, and substrate structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2697098B2 (ja) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473814A (en) | Process for surface mounting flip chip carrier modules | |
| US3614832A (en) | Decal connectors and methods of forming decal connections to solid state devices | |
| US5598036A (en) | Ball grid array having reduced mechanical stress | |
| US6140696A (en) | Vertically mountable semiconductor device and methods | |
| US5367435A (en) | Electronic package structure and method of making same | |
| US6253986B1 (en) | Solder disc connection | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000137785A (ja) | 非接触型ｉｃカードの製造方法および非接触型ｉｃカード | |
| US20030116860A1 (en) | Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses | |
| JPS63114138A (ja) | ワイヤ積層ボンデイング方法 | |
| JP3509507B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
| US6868604B2 (en) | Method for forming an electrical structure | |
| JPH02246130A (ja) | 部品の実装方法 | |
| JP3279470B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005123463A (ja) | 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器 | |
| JPH118474A (ja) | 多層基板の製造方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH04212277A (ja) | プリント配線板への端子の接続法 | |
| JPH0239448A (ja) | フィルムキャリアテープ | |
| JP2004259886A (ja) | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04167553A (ja) | 半導体装置 | |
| JPS6360540A (ja) | 接続端子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |