JPH0224275Y2 - - Google Patents

Info

Publication number
JPH0224275Y2
JPH0224275Y2 JP5331482U JP5331482U JPH0224275Y2 JP H0224275 Y2 JPH0224275 Y2 JP H0224275Y2 JP 5331482 U JP5331482 U JP 5331482U JP 5331482 U JP5331482 U JP 5331482U JP H0224275 Y2 JPH0224275 Y2 JP H0224275Y2
Authority
JP
Japan
Prior art keywords
circuit
pulse
output
signal
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5331482U
Other languages
Japanese (ja)
Other versions
JPS58166142U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5331482U priority Critical patent/JPS58166142U/en
Publication of JPS58166142U publication Critical patent/JPS58166142U/en
Application granted granted Critical
Publication of JPH0224275Y2 publication Critical patent/JPH0224275Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

【考案の詳細な説明】 本考案は、パルス幅変換伝送装置の改良に関す
るものである。
[Detailed Description of the Invention] The present invention relates to an improvement of a pulse width conversion transmission device.

アナログ信号を伝送する際に、それを積分形の
パルス幅変換器によつてパルス幅信号に変換して
伝送することが行なわれる。積分形のパルス幅変
換器はノイズ除去機能を持つており、しかも、パ
ルス幅信号はノイズの影響を受けにくく、かつ、
受信側でアナログ、デイジタルどちらの信号にも
容易に変換することができるので便利である。
When transmitting an analog signal, it is converted into a pulse width signal by an integral type pulse width converter and then transmitted. The integral type pulse width converter has a noise removal function, and the pulse width signal is less susceptible to noise.
This is convenient because it can be easily converted into either analog or digital signals on the receiving side.

アナログ信号をパルス幅信号に変換する変換器
は、アナログ信号発生源の近くに配置され、信号
の受信側とは伝送線によつて接続されるので、パ
ルス幅変換器はできるだけ小さい消費電力で動作
することが望ましい。最近は電子回路の改良によ
り、変換するための回路そのものは、十分小さい
電力で動作するようになつたが、伝送信号はたと
えば数十ミリアンペア程度のレベルが要求される
ので、そのようなレベルの出力信号を発生するた
めに、パルス幅変換回路は相当の電源電力を要
し、思うように消費電力の削減ができなかつた。
The converter that converts the analog signal into a pulse-width signal is located close to the source of the analog signal and connected to the signal receiver by a transmission line, so that the pulse-width converter operates with as little power as possible. It is desirable to do so. Recently, due to improvements in electronic circuits, the conversion circuit itself can now operate with sufficiently low power, but since the transmission signal requires a level of, for example, several tens of milliamps, it is difficult to output such a level. In order to generate a signal, the pulse width conversion circuit requires a considerable amount of power from the power source, and it has not been possible to reduce power consumption as desired.

本考案の目的は、十分な送信出力レベルを維持
しつつ消費電力を削減したパルス幅変換伝送装置
を提供することにある。
An object of the present invention is to provide a pulse width conversion transmission device that reduces power consumption while maintaining a sufficient transmission output level.

本考案は、連続的に与えられる被変換のアナロ
グ信号とこのアナログ信号より大きい値で反対の
極性を持ち断続的に与えられる基準信号とを積分
する積分器、この積分器の出力信号の極性を判別
し所定の極性のとき出力パルスを発生する比較
器、受信側から与えられる一定周期のクロツク・
パルスによつてセツトされ前記比較器の出力パル
スによつてリセツトされ自身の出力信号によつて
前記積分器における基準信号の断続を制御するフ
リツプ・フロツプ回路、互いに極性の逆な2つの
コイルを有するトランスとこのトランスの2つの
コイルに対するそれぞれの電圧印加を断続する2
つのトランジスタとトランスの2つのコイルにお
いて互いに相手側からの誘起電圧をそれぞれ分離
検出する2つの検出手段とを含む絶縁回路であつ
て、この絶縁回路の一方の側においてはトランジ
スタのベースに前記比較器の出力パルスが伝送線
を通じて与えられるとともに検出手段の出力信号
が伝送線を通じて前記フリツプ・フロツプ回路に
セツト入力信号として与えられ、他方の側におい
てはトランジスタのベースにクロツク・パルスが
与えられる絶縁回路、および、クロツク・パルス
によつてセツトされ前記絶縁回路の他方の側の検
出手段の出力パルスによつてリセツトされるフリ
ツプ・フロツプ回路を含む復調回路を具備するパ
ルス幅変換伝送装置により上記の目的を達成した
ものである。
The present invention is an integrator that integrates a continuously applied analog signal to be converted and a reference signal that is intermittently applied and has a value larger than the analog signal and has an opposite polarity. A comparator that discriminates and generates an output pulse when the polarity is determined, and a constant cycle clock given from the receiving side.
a flip-flop circuit that is set by a pulse, reset by an output pulse of the comparator, and controls the on/off of a reference signal in the integrator by its own output signal, having two coils of opposite polarity; 2 to intermittently apply voltage to the transformer and the two coils of this transformer.
The insulating circuit includes two transistors and two detecting means for separately detecting induced voltages from the other side in two coils of a transformer, and on one side of the insulating circuit, the comparator is connected to the base of the transistor. an isolated circuit in which the output pulses of the circuit are applied through a transmission line and the output signal of the detection means is applied as a set input signal to the flip-flop circuit through the transmission line, and on the other side a clock pulse is applied to the base of the transistor; and a pulse width conversion transmission device comprising a demodulation circuit including a flip-flop circuit set by a clock pulse and reset by an output pulse of the detection means on the other side of the isolation circuit. This has been achieved.

以下、実施例によつて本考案を詳細に説明す
る。第1図は、本考案実施例の概念的構成図であ
る。第1図において、1は積分形のパルス幅変換
回路、2は伝送線、3は双方向性の絶縁回路、4
は復調回路である。
Hereinafter, the present invention will be explained in detail with reference to Examples. FIG. 1 is a conceptual block diagram of an embodiment of the present invention. In Figure 1, 1 is an integral type pulse width conversion circuit, 2 is a transmission line, 3 is a bidirectional isolation circuit, and 4 is a bidirectional isolation circuit.
is a demodulation circuit.

パルス幅変換回路1は、公知のものであつて、
被変換のアナログ信号Exと基準信号Esとの差を
積分する積分器11と、その出力信号の極性を判
別する比較器12と、一定周期のクロツクによつ
てセツトされ、比較器12の出力信号によつてリ
セツトされて、積分器11の基準信号Esの断続
を制御するフリツプ・フロツプ回路13とからな
る。このような回路1においては、公知の動作に
より、アナログ信号Exがフリツプ・フロツプ回
路13のパルス幅出力信号に変換される。フリツ
プ・フロツプ回路13をセツトする一定周期のク
ロツク・パルスは受信側から与えられる。
The pulse width conversion circuit 1 is a known one, and includes:
An integrator 11 integrates the difference between the analog signal Ex to be converted and the reference signal Es, a comparator 12 determines the polarity of the output signal, and the output signal of the comparator 12 is set by a clock with a constant period. and a flip-flop circuit 13 which is reset by the integrator 11 and controls the on/off of the reference signal Es of the integrator 11. In such a circuit 1, the analog signal Ex is converted into a pulse width output signal of the flip-flop circuit 13 by a known operation. A constant periodic clock pulse for setting the flip-flop circuit 13 is provided from the receiving side.

従来の装置においては、このフリツプ・フロツ
プ回路13のパルス幅出力信号を伝送していた
が、本考案においては、それに代えて、比較器1
2の出力パルスを伝送するようにしている。比較
器12の出力パルスは、フリツプ・フロツプ回路
13の出力パルスに比べてパルス幅がきわめて狭
いので、たとえ振幅が同じだとしても、そのエネ
ルギーははるかに小さい。すなわち消費電力のき
わめて小さいパルス伝送が行なえる。
In the conventional device, the pulse width output signal of the flip-flop circuit 13 is transmitted, but in the present invention, the comparator 1 is transmitted instead.
2 output pulses are transmitted. The output pulse of comparator 12 has a much narrower pulse width than the output pulse of flip-flop circuit 13, so even if the amplitude is the same, its energy is much smaller. That is, pulse transmission with extremely low power consumption can be performed.

比較器12の出力パルスは伝送線2と絶縁回路
3を通じて受信側に伝送される。
The output pulses of the comparator 12 are transmitted to the receiving side via the transmission line 2 and the insulation circuit 3.

受信側の復調回路4は、フリツプ・フロツプ回
路によつて構成される。このフリツプ・フロツプ
回路は、パルス幅変換回路1におけるフリツプ・
フロツプ回路13と同様に、S端子にクロツク・
パルスが与えられ、R端子にパルス幅変換器1か
ら伝送された比較器12の出力信号が与えられ
る。クロツク・パルスの発生回路は略している
が、受信側に設けられている。このフリツプ・フ
ロツプ回路によつて、クロツク・パルスと比較器
12の出力パルスの間隔が、第2図のようにパル
ス幅信号に変換される。パルス幅信号は平滑され
てアナログ信号とされるか、あるいはデイジタル
計測されてデイジタル信号に変換される。
The demodulation circuit 4 on the receiving side is constituted by a flip-flop circuit. This flip-flop circuit is a flip-flop circuit in the pulse width conversion circuit 1.
Similar to the flop circuit 13, a clock signal is connected to the S terminal.
A pulse is applied, and the output signal of the comparator 12 transmitted from the pulse width converter 1 is applied to the R terminal. Although the clock pulse generation circuit is omitted, it is provided on the receiving side. This flip-flop circuit converts the interval between the clock pulse and the output pulse of comparator 12 into a pulse width signal as shown in FIG. The pulse width signal is either smoothed into an analog signal or digitally measured and converted into a digital signal.

ここで、双方向性の絶縁回路3は、互いに極性
の逆な2つのコイルを有するトランス31と、こ
のトランス31の2つのコイルにそれぞれ供給さ
れる電源電圧をそれぞれ断続する2つのトランジ
スタ321,322と、2つのコイルにおけるそ
れぞれ相手方からの誘起電圧を分離検出するダイ
オードと抵抗の直列回路331,332と、それ
らによる検出信号の極性反転回路341,342
とからなる。
Here, the bidirectional insulation circuit 3 includes a transformer 31 having two coils with opposite polarities, and two transistors 321 and 322 that respectively connect and connect the power supply voltages supplied to the two coils of the transformer 31. , series circuits 331 and 332 of diodes and resistors that separate and detect the induced voltage from the other coil in the two coils, and polarity inverting circuits 341 and 342 for detection signals caused by these.
It consists of

このような絶縁回路において、トランジスタ3
21はクロツク・パルスによつてオン・オフさ
れ、トランジスタ322は比較器12の出力パル
スによつてオン・オフされる。ここで、どちらか
のトランジスタがオンになると、他方のコイルに
電圧が誘起し、この誘起電圧は、そのコイルに接
続されたダイオードと抵抗の直列回路によつて検
出され、インバータで極性が整えられて伝送され
る。したがつて、クロツク・パルスはこの絶縁回
路3を通じて、受信側からパルス幅変換器1に伝
送され、パルス幅変換器1の出力パルスは受信側
に与えられる。このようにして、単一の絶縁回路
により、双方向信号の絶縁が行なえる。
In such an insulated circuit, transistor 3
21 is turned on and off by clock pulses, and transistor 322 is turned on and off by the output pulse of comparator 12. Here, when either transistor turns on, a voltage is induced in the other coil, this induced voltage is detected by a series circuit of a diode and a resistor connected to that coil, and the polarity is adjusted by an inverter. transmitted. Therefore, the clock pulses are transmitted from the receiving side to the pulse width converter 1 through this isolation circuit 3, and the output pulses of the pulse width converter 1 are provided to the receiving side. In this way, isolation of bidirectional signals can be achieved with a single isolation circuit.

以上、本考案を好ましい実施例について説明し
たが、本考案は実用新案登録請求の範囲内におい
て種々の実施の態様がありうる。
Although the present invention has been described above with reference to preferred embodiments, the present invention may be implemented in various ways within the scope of the claims for utility model registration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本考案実施例の概念的構成図、第2
図は、第1図の装置の動作説明図である。 1……パルス幅変換回路、2……伝送線、3…
…絶縁回路、4……復調回路。
Figure 1 is a conceptual configuration diagram of an embodiment of the present invention;
The figure is an explanatory diagram of the operation of the apparatus of FIG. 1. 1...Pulse width conversion circuit, 2...Transmission line, 3...
...Isolation circuit, 4...Demodulation circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 連続的に与えられる被変換のアナログ信号とこ
のアナログ信号より大きい値で反対の極性を持ち
断続的に与えられる基準信号とを積分する積分
器、この積分器の出力信号の極性を判別し所定の
極性のとき出力パルスを発生する比較器、受信側
から与えられる一定周期のクロツク・パルスによ
つてセツトされ前記比較器の出力パルスによつて
リセツトされ自身の出力信号によつて前記積分器
における基準信号の断続を制御するフリツプ・フ
ロツプ回路、互いに極性の逆な2つのコイルを有
するトランスとこのトランスの2つのコイルに対
するそれぞれの電圧印加を断続する2つのトラン
ジスタとトランスの2つのコイルにおいて互いに
相手側からの誘起電圧をそれぞれ分離検出する2
つの検出手段とを含む絶縁回路であつて、この絶
縁回路の一方の側においてはトランジスタのベー
スに前記比較器の出力パルスが伝送線を通じて与
えられるとともに検出手段の出力信号が伝送線を
通じて前記フリツプ・フロツプ回路にセツト入力
信号として与えられ、他方の側においてはトラン
ジスタのベースにクロツク・パルスが与えられる
絶縁回路、および、クロツク・パルスによつてセ
ツトされ前記絶縁回路の他方の側の検出手段の出
力パルスによつてリセツトされるフリツプ・フロ
ツプ回路を含む復調回路を具備するパルス幅変換
伝送装置。
An integrator that integrates the analog signal to be converted that is continuously applied and a reference signal that is intermittently applied and has a value larger than this analog signal and has the opposite polarity.The polarity of the output signal of this integrator is determined and A comparator that generates an output pulse when the polarity is set, is set by a clock pulse of a constant period given from the receiving side, is reset by the output pulse of the comparator, and uses its own output signal to set the reference in the integrator. A flip-flop circuit that controls the on/off of signals, a transformer that has two coils with opposite polarities, two transistors that on/off apply voltage to the two coils of this transformer, and two coils of the transformer that are opposite to each other. Separately detect the induced voltages from 2
an insulating circuit including two detecting means, on one side of the insulating circuit, an output pulse of the comparator is applied to the base of a transistor through a transmission line, and an output signal of the detecting means is applied to the flip-flop via a transmission line; an isolated circuit which is applied as a set input signal to the flop circuit and on the other side a clock pulse applied to the base of the transistor; and an output of the detection means on the other side of said isolated circuit which is set by the clock pulse. A pulse width conversion transmission device comprising a demodulation circuit including a flip-flop circuit reset by a pulse.
JP5331482U 1982-04-13 1982-04-13 Pulse width conversion transmission device Granted JPS58166142U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5331482U JPS58166142U (en) 1982-04-13 1982-04-13 Pulse width conversion transmission device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5331482U JPS58166142U (en) 1982-04-13 1982-04-13 Pulse width conversion transmission device

Publications (2)

Publication Number Publication Date
JPS58166142U JPS58166142U (en) 1983-11-05
JPH0224275Y2 true JPH0224275Y2 (en) 1990-07-03

Family

ID=30063983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5331482U Granted JPS58166142U (en) 1982-04-13 1982-04-13 Pulse width conversion transmission device

Country Status (1)

Country Link
JP (1) JPS58166142U (en)

Also Published As

Publication number Publication date
JPS58166142U (en) 1983-11-05

Similar Documents

Publication Publication Date Title
US4420753A (en) Circuit arrangement for the transmission of measurement value signals
JPH0224275Y2 (en)
JPS5918768Y2 (en) Two-wire signal transmission device
JPH0224274Y2 (en)
SU1064428A1 (en) Pulse generator with mv supply voltage
SU1363438A2 (en) D.c. amplifier
JPH0638506Y2 (en) Isolated type voltage / pulse number converter
JPH02141126U (en)
SU1257687A1 (en) Device for transmission and reception of information from rotating object
JPH0191352U (en)
JPS5941621B2 (en) Signal transmission method
JPS62103339U (en)
JPH03113554U (en)
JPS63165939U (en)
JPS62153583U (en)
JPH01111365U (en)
JPH0211960B2 (en)
JPS57132458A (en) Insulation system
JPH0365327U (en)
JPH0390399U (en)
JPS6338491U (en)
JPS61187110U (en)
JPS6316731U (en)
JPH01160372U (en)
JPH01142244U (en)