JPH02237337A - パケット選択装置 - Google Patents

パケット選択装置

Info

Publication number
JPH02237337A
JPH02237337A JP1336837A JP33683789A JPH02237337A JP H02237337 A JPH02237337 A JP H02237337A JP 1336837 A JP1336837 A JP 1336837A JP 33683789 A JP33683789 A JP 33683789A JP H02237337 A JPH02237337 A JP H02237337A
Authority
JP
Japan
Prior art keywords
packet
destination
packets
input
selection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1336837A
Other languages
English (en)
Other versions
JPH0779352B2 (ja
Inventor
Sheng L Lin
シェン エル.リン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH02237337A publication Critical patent/JPH02237337A/ja
Publication of JPH0779352B2 publication Critical patent/JPH0779352B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254Centralised controller, i.e. arbitration or scheduling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/40Constructional details, e.g. power supply, mechanical construction or backplane

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業」−の利用分野〕 本発明は、パケット通信網のための入力装置に関し、更
に詳細には、パケットの伝送先の受信可能性または不可
能性に基づいてバケツ1−を伝送先に送るために入力パ
ケットを選択する装置に関する。
〔従来の技術〕
色々な形式のデジタル通信の交換網として、パクッ1・
交換装置が望ましいことが実証されてきた。
このような交換網の入力に、データ部分とパケットの伝
送先に対する数値指定部分とをそれぞれ含むパケットを
入力すると、その交換網は、各パケットを識別した伝送
先に送る。
パケッl−網によって伝達される1−ラヒック(総伝送
データ)は、突発的に増える傾向がある。配分のために
送られてくるパケットが多い期間もあれば、また、殆ど
パケットが到来しない期間もある。突発的なトラヒック
を交換するパケット網は、経済的な理由から、トラヒッ
クを最大速度ではなく平均速度で伝達するように管理さ
れる8 このような通信網では、トラヒック速度の平均
化に役立つように、実際の交換網の前、内部、またはそ
の出力でバケツ1−のバッファ処理も行われる。
通信網の入力でパケットのバッファ処理を行うことは、
ソート後展開する通信m(バッチャーバンニャンの通信
網とも称する)のような簡単な通信網構造を使用するこ
とがてきるので、好都合である6 周知の入カバッファ
装置では、複数の並列バッファがち、先入れ先出し規則
またはパケットの優先度に基づいてパケットが選択され
る。このため、パケットが「無弁別」伝送される結果と
なり、パケットの伝送先がパケット到着時に受信可能で
あると言う確証もないままパケットが通信網に送られる
ことになる。このような無弁別伝送を行うと、伝送先か
ビシーなために[吏用できないパケッ1・も伝送される
ので、通信相の資源が無駄になり、通信網のスループソ
ト(総体効率)が低下する結果となる、 いくつかの研究によれば、バク・・川・の無弁別伝送を
行う通[言網のスループッ1〜は、せいぜい59%程度
に過ぎない(例えば、1986年のヒュース1・ンでの
IEEE世界通信会議(IEEE Global Co
mmunication Conference)の報
告誌(p. 659)に掲載のエム・ジェイ・キャロル
(hL J. Karol)他による論文[空間分割パ
ケット・スイッチに関する入力対出力の行列待ち(In
put versus Output Queuing
ona Sp2Lce Division Packe
t Switch) 」)。フロック化したパクットを
再伝送する装置を具皓することにより、この低いスルー
プットによる影響を緩和する試みが行われてきた。この
ような影響緩和の試みにより若干の改善は得られたが、
結果的に、パケットの遅れが増加し、網構造がさらに複
雑になった。
伝送先の有効度に基づいて配分するためにパケットを選
択する一極集中型の装置が作られた。このような装置で
は,到来するすべてのパケットまたは到来するすべての
パケッl・の伝送先の情報が単一のユニットに集積され
、集積された全パケットの伝送先の情報およびパケッ■
・の伝送先の有効性に基づいてパケットが選択される。
このような一極集中型の装置は、パケット配分速度が制
限され、考慮するべきパケットの総数および選釈するべ
き数が同じであれば、市販の高性能配分システムのパケ
ット速度に比べて低速である7 従って、伝送先の有効性に基づくパケットの選択という
スループット上の利点を与えると共に、市販の高性能パ
クット・システムと併用し得る高いパケット速度で動作
するパケツl−選択装置に対する必要性が、当技術分野
に存在する、〔発明の概要〕 本発明の原理に従えば、上記の課題は解決し、技術的進
歩が達成される6本発明においては、各々が複数のパケ
ットをソートする複数の入力ユニット、および各々が伝
送先処理状態指示子に関係付けられた複数の伝送先のア
ドレス(目的アlミレス)を各入力ユニットに与える装
置を備えたパケット選択装置によって、パケット選択動
作の一部として、パゲッ}・伝送先の有効性が配分ベー
スで吟味される。与えられた目的アドレスが記憶されて
いるパゲノトの何れかの伝送先の情報と一致し、かつそ
の与えられた目的アドレスに関係付けられた伝送先処理
状態指示子が伝送先の有効性を示している場合、各入力
ユニットの選択器は、それか記憶している複数のパケッ
トのうちの1つを選択する。複数の入力ユニットによる
パケットの選択を全体的なパケット選択動作の一部とし
て各ユニットが同時に行うことによって、市販の高性能
パケット・システムと併用可能な高速動作を与えている
6 本発明の一特徴に従かえば、各伝送先に対してパケット
を1つだけ選択する性能が改善される。
本発明においては、アドレスを与える装置によって、各
人カユニツ1・に、複数のアドレスの中から異なるアド
レス1つずつと、各々に関する処理状態指示子とが同時
に与えられる。また、単一パケットの選択性が強化され
るのは、選択装置が一致しているアドレスに関係付(−
lられな処理状態指示子を無効性を示すように変更する
ことによってそのアドレスを無効にし、更にその無効に
した選択装置に接続された入カユニツl〜が無効性を示
している処理状態指示子に関係付(うられたバケット伝
送先に対してパケットを選択することが禁止されている
場合である。また、一実施例においては、入力ユニット
がパケットを選択すると、以後その入力ユニットはそれ
以上のパケットの選択が禁止される。
実施例では、目的アドレスを与える機能を各人カユニ・
ソトに分散することにより、さらなる速度上の利点を実
現している。各入力ユニットは、一連の目的アドレスを
与えるために規則的な間隔(選択期間と称する)で増加
されるカウンタを備えている。各カウンタが各選択期間
の間に他の力ウンタとは異なった目的アドレスを与える
ことを保証するために、異なった開始値が各カウンタ内
に設定される。この初期値は、その入力ユニットにおい
て各人カユニッ}・に予め割り当てられた特有の識別子
から求められる。発生した乱数を全入力ユニットに送り
、その乱数を所定の識別子に加算すれば、都合よく各カ
ウンタの初期値が得られる7 複数の目的アドレスを与えるた゛めにカウンタを用いる
と、発生される選択期間借号の数をjXぶことによって
、各人カユニッ1・に与えられる目的アドレスの数を選
択できるようになる7説明の一実施例においては、伝送
先の数と等しい数の選択期間信号を発生することによっ
て、伝送先のすべてのアドレスが与えられる。
パケットの伝送先の有効性または無効性が定義される処
理状態指示子は、選択期間に同期して入力手段から入力
手段へと移される。説明の実施例では、全入力手段のカ
ウンタに記憶されている全パケット目的アドレスに1つ
の数列が含まれており、処理状態指示子を送るために、
入力ユニットは、この数列と逆の順序で接続される。こ
のように接続される結果、入力手段は、そのカウンタ内
部に特有の目的アドレスを有し、1つ前の選択期間の間
にそのアドレスを持っていた入力手段から、その特有の
アドレスに対応する処理状態指示子を受け取る、 これ
によって目的アドレスと処理状態指示子との対応が維持
される。
1つの入力ユニットから次の入力ユニットに送られる処
理状態指示子の値は、送信側の入力ユニットによって管
理される。入力ユニットが、ある3X択期間の間にパケ
ッl−を選択しない場合、次の入力ユニットに送られる
処理状態指示子は、その前の選択期間の間に送信側の入
力ユニットが受信した処理状態指示子と同じである。そ
れに対して、入力ユニットが、ある選択期間にパケット
を選択した場合、次の;X択期間の間に次の入力手段に
送られる処理状態指示子は、目的アドレスの無効性を示
す6 パケット選択の一部として、カウンタから与えられる目
的アドレスと記憶されている複数のパケットの伝送先情
報とが比較される。この比較を迅速に行うために、各入
力ユニットが複数の比較器を備え、これらの各比較器に
よって、記憶されているパケットの1つの伝送先情報が
カウンタから与えられた目的アドレスと比較される7 
このように平行して比較することにより、パケットの選
択たけでなく、伝送先の処理状態指示子の更新にも使用
される比較結果か与えられる、 パゲッI・を受信するパケット伝送先の個々の有効性を
示す状態指示子が、本発明の実施例の入力ユニツI・に
与えられる。各人カユニッI・の許可を与える装置は、
この状態指示子によって制御することができるので、各
入力手段から一度に1つの伝送先にのみ送るためのパク
ットを選択することが可能となろう 〔実施例〕 第1図は、16個の入力ボート102および16個の出
力ポー1” 1 0 3を有するパケット交換網10コ
を含む、本発明の実施例のブロック図である。交換網1
01は、ホワング池による米国特許第4、516、23
8号において説明された形式のものであり、交換網の各
出力ボートに向けられたパケットを1つずつしか含まな
いような入力パケッ1・の集合に用いられるノンプロッ
キング(非阻止)型である。各入力ポート102は、1
−ランク制御装置105によって入力パケット通信路1
04に接続され、1ヘランク制御装置105は、それに
接続された通信路104から到来するパケットを受信し
てハッファ108に記憶し、接続されている入力102
に送るパケットをバッファ108から選択する。
第1図のトラック制御装置105は、パケット期間の開
始時に交換網101にパケットを一斉に送るように、す
べて同期して動作する。パケット期間は、2ロック回路
106からの信号によって定義される繰り返し期間であ
り、後続のパケ・ソト期間が始まる前に1つのパケット
を完全に送れるだけの長さがある。
各1〜ランク制御装置105は、入力パケットを格納す
るバッファ108、交換網101に送るためにハッファ
に格納されているパケットを選択する選択器109、お
よび選択されたパクッ1〜を1云送するまで保持する出
力レジスタ110を備えている。パゲッ1への選択にお
いてトランク制御装置が協調し合うことにより、一パケ
ット期間の期間中に交換網101に送られるパクッ1・
が同一の網出力ボー1= 1 0 3に重複して向けら
れることがないようにしている,このような事前選択処
理によって、交換網101におけるパケット阻止を無く
し、交換網のスループッ1〜を改善する。
各パケット期間の期間中、各1へランク制御装置105
の選択器10つは、各出力ボート103のアドレスが与
えられるとともに、そのアドレスで表される出力ポート
の次のバゲット期間における有効性または無効性に関す
る処理状態指示子も与えられる。特定のアドレスの提示
は、一度に付きただ1つの選択器に対して行われるので
あり、また選択器がある特定の伝送先の出力に向けられ
たパケットを選択した場合には、その選択器は、そのア
ドレスがその出力ボートを無効として他の1・ランク制
御装置105に示すようにする。次のパケット期間かカ
台まる前に、各トランク制御装置は、それ自体が選択し
たパケットがある場合、それを次のパケット期間に交換
網101に送るために、そのパケットを出力レジスタ1
10に移すうパケッ1一選択動1ヤの一部として、選択
器109は、出力ポート103を表す与えられた目的ア
ドレスをバンファ108内の所定数のパケットの伝送先
情報と比較して、それらのバケツ1一の中に、その目的
アドレスによって表された出力ボートに送るべきパケッ
トか存在するかとうかを判定する。
比較する所定数のパケットの選択は、レジスタによって
行われる、その所定数を大きくすれば、スルーグッ1〜
は最も大きくなるが、結果として、選択器109は複雑
となり、遅くなる可能性がある。
所定数か小さければ、選択器109は簡単になるが、ス
ループッ1−の改善度が小さくなることがある。
第1表 8  ;     88 第1表は、1. 2 8 x 1 2 8スイッチにつ
いて、所定数に対づ−る最大スルーブッl・を模擬的に
求めた結果である。59%のスループッI・とけ、送信
パケットの59%が阻止されなかったということである
。現在の例ては、選択器109において、与えられた目
的アドレスは、バッファ内の4個のパクットの伝送先情
報と比較される、つまり、所定数は4に等しい。
各パケット期間は、パケット伝送先の数に等しい多くの
選択期間(第3図)に分割されている,本実施例では出
力ボートが16個あるので、パケット期間は、16の選
択期間に分割されている。
各選択期間の間に、選択器109は、1つの出力ボート
103の目的アドレス、および次のパケット期間中のそ
の出力ボートの有効性もしくは無効性を定義する導線1
20上の処理状態信号を受け取る7パケット期間の終わ
りには、各選択器は、すべての出力ボート103(こ向
けられたパケットに対する検査を終了している. 各1・ランク制御装置105は、そのトランク制御装置
に一連の目的ア}・レスを与えるために便用する2進カ
ウンタ115を備えている。カウンク115は、出力ボ
ート103全部のアドレスを表すのに充分な4つのビッ
ト位置で構成されている。
各パケット期間の初めに、各カウンタ115には、それ
を含むトランク制御装置105に特有な2進値がロード
される。この特有な値は、各トランク制御装置に予め割
り当てて識別子レジスク116に格納している特有のト
ランク制御装置識別子から取ったものである。第1図の
トランク制御装置105に割り当てられた識別子は、一
番上のトランク制御装置が「0000」、中間の14個
のトランク制御装置が順にr O O O ]. 」か
ら「1110Jまで、そして一番下のトランク制御装置
がrllllJである。
各パケット期間の最初に、加算器118において、乱数
発生器117からの乱数を各1−ランク制御装置の識別
子に(モジュロ16として)加算し、この結果を導線1
19を介してカウンタ115に送る。乱数を1・ランク
制御装置の識別子に加える二とにより、カウンタ115
f.こは「OOOO」からr 1 1 1 1 .jま
ての値が順に記憶されるが、力ウンタ115内部の実際
の値は、その乱数によって決まることになる。このよう
に、各パケット期間の最初に各選択器109に与えられ
る目的アドレスを無作為に変えることにより、パケッl
−選択の公平さが、改善される。比較器115に記憶さ
れている値は、出力ボー1〜103の目的アドレスを表
し、選択器109に入力と1−て与えられる6また、各
選択器109は、カウンタ115内のアドレスで表され
る出力ボートが次のパケット期間中に有効か無効かを明
示する、導線120上の処理状態信号も受け取る。選択
器109への処理状態信号は、隣の高い方のトランク制
御装置識別子を有するトランク制御装置の選択器によっ
て生成される。一番下のトランク制御装置(識別千一「
1111」)の選択器109への処理状態信号は、一番
上の1〜ランク制御装置(識別子一「OO00」)の選
択器によって生成されることに注意を要する。処理状態
信号は、通信路120を介して選択器から選択器へとデ
ィジー・チェーン式に送られる7本実施例における各パ
ケット期間は、第3図に示すように0から15までの番
号を付した16の選択期間に分割されている。第1の選
択期間の間に、すべての選択器109が、それそれに接
続されたカウンタ115からは特有の目的アドレスを、
そして通信路120からは伝送先か有効である(まだ選
択された伝送先はない)ことを明示する処理状態信号を
受け取る。カウンタ115内の目的アドレスは、バッフ
ァ108からの最大4個の目的アドレス情報と比較され
る。選択器109は、一致するものが無ければ何もしな
いが、一致するものがある場合は、その一致するパケッ
トをバッファ108から出力レジスタ110に移し、そ
の選択器の内部に禁止信号を発生し、さらに選択された
伝送先の無効性を明示する処理状態信号を生成する。禁
止信号は、選択器のうちで一致したパケン1・を検出し
たものか生成し、その生成中の選択器がそれ以上パケッ
トを選釈するのを次のバクッI〜期間まで禁止するため
に使用される。
クロック回路106は、導線121を介して各カウンタ
115に送られるカウンタ・インクリメント信号を発生
ずることによって第2の選択期間を開始させる7 カウ
ンタ1]5は、そのインクリ.メン1・信号に対し、そ
のカウンタ値に(モジュロ16として)1を加えること
によって応答し、各選択器に次に高い指定を行う。また
このとき、各選択器も、順序的に次の選択器に新たな処
理状態信号を送る。 この新たな処理状態信号は、その
生成中の選択器が前の(第1の)選択期間中にパケッl
・を選択しなかった場合は、有効性を示し、その生成中
の選択器か前の選択期間中にパケットを選択した場合は
、無効性を示す。
第2およびそれ以降の選択期間において、無効性を明示
する処理状態信号を受信している選択器109では、仮
にそれによって格納されているパケットのうちの1つの
伝送先情報がそのカウンク値に一致しても、パゲッ1〜
は選択されない。有効性を明示する処理状態信号を受信
している選択器は、 (一致が存在すれは)上記のよう
にしてパケットを選択する。
各カウンタ115が、第3のa択期間の始めに再びイン
クリメントされ、新たな処理状態信号が、選択器の間を
次々と順番に送られる。新たな処理状態信号か伝送先の
有効性を示すのは、 (その信号を発生している選択器
を含めて)前の何れの選択器も、その信号を受信中の選
択器109のカウンク115によって表される伝送先を
選択したことがない場合である。同様に、新たな処理状
態信号が伝送先の無効性を示すのは、 (その信号を発
生している選択器を含めて)前の何れかの選択器が、そ
の信号を受信中の選択器109のカウンタ115によっ
て表される伝送先を選択したことがある場合である。
選択期間は、前記のようにして第16期間の終わりまて
続き、そこで、目的アドレスとそれに関係付けられた処
理状態信号がすべて各選択器109に示されたことにな
る。このとき、1〜ランク制御装置105の出力レジス
タ110は、パケット期間の間に選択されたパケットを
すべて含んでいる。第16選択期間の終了時に、すべて
の選択器が再びパケットを選択できるように、すべての
処理状態信号を有効性を示すように再設定し、選択器1
09の内部への禁止信号を解除することによって、新た
な選択段階が開始される。選択期間の前記の過程は、次
のパケット期間の間に繰り返し、前のパケット期間の間
に選択されたパケッI・は、交換1i1101に送られ
る。
第3図に示したパケット期間は、パケット期間全体を占
めるOから15までのコ6個の等しい選択期間に分割さ
れている。第4図に、16番目の選択期間がパケット期
間の最後の1つ前で終わるような、パケット期間の別な
分割方法を示す6 これによって、パケットを選択した
後に、パケットを出力レジスタ110に移し、各j巽択
器内部て禁止信号と処理状態信号とをリセットする時間
を残している。
第2図は、トランク制御装置105の構造を表し、選択
器109の内部を示す。第2図において、処理状態信号
通信路120の入力部分は、1201と記し、この通信
路の出力部分は1 20−2と記してある。
選択器109には、4つのレジスタ126、およびバツ
ファ108から記憶されているパケ・ソトの情報を読み
出し、各レジスタ126にそれを置く制御器125が含
まれる。各レジスタ126には、バッファ108内のパ
ケッI・の目的アドレスを格納するアドレス部(ADD
R)、およびアドレス部に格納された目的アドレスを有
するパケットを格納するバッファ108における位置を
定義するポインタ(PTR)が含まれる。各レジスタ1
26のアドレス部は、4つの比較器128のうちの対応
する比較器へ1つの入力として加えられる。また、各比
較器は、伝送路129を介して力ウンタ115の現在の
数値も受け取る。カウンタ115の値が対応するレジス
タ126に格納されているアドレスと一致した場合、各
カウンタ128は、4つのフリップフロップ130のう
ち対応するものをr1jの状態に設定する。フリップフ
ロップ130の出力は、OR.ゲートに接続され、レシ
スタ126のアドレス部の何れかかカウンタ115の値
と一致した堝き、そのORゲー1〜132の出力が「1
」となるようにしてある。
ORゲー1〜132の出力は、導線133を介してAN
Dゲート134へ入力として与えられ、個のゲートのも
う一方の入力は禁止フリップフロップ13らに接続され
る7 禁止フリップフロップ135は、各パケット期間
の始めにANDゲー1− 134に「1」を与えるよう
にセ・ソトされ、その後、リセッI〜されると、禁止信
号「0」を発生して、1つのパケット期間の間にパケッ
トを2つ選択することを禁止する。  ANDゲート1
34の出力は、フリップフロップ135が「1」にセッ
トされている間はORゲート132の出力と同じであり
、フリップフロップ135が「O」にリセツ1〜されて
いる時はrQJである。ANDケ−1〜134の出力は
、ANDケート136およびOR.ケー1・の入力に与
えられる。
ORゲート137により、すぐ後の)X択期間中に次の
選択器に与えられる伝送先処理状態信号が制御される。
ORゲートコ−37は、ANDゲート134の出力およ
び導線120−1を介して先行の選択器から来る処理状
態信号を入力として受信する。ORケーh 1 3 7
の伝送先処理状態信号出力がr1,となるのは、先行の
選択器が、現在カウンタ11うに表されている目的アド
レスを選択した場合が、またはレジスタ126のアドレ
スの1つが、カウンタ115の値と一致する場合の何れ
かてある。ORケ−1− 1 3 7の出力は、フリッ
プフロップ138のデータ入力に与えられる。各選択期
間の力台めに、フリップフロップ138は、クロック回
路106からの導線上140の信号によって反転して、
そのデータ入力の処理状態信号を処理状態信号出力路1
20−2を介して次の選択器109に送って格納するよ
うにする。フリップフロップ138は、各パケツ1・期
間の始めに「OJにクリアされ、遊休状態を示す。
また、先行のj×択器109からの導線1201上の処
理状態信号は、インバータ13つを介してANDゲー1
’ 1 3 6の入力にも与えられる7 クロック回路
1. 0 6からのスl〜ローブ信号は、各選択期間の
序く了時に、ANDゲーl〜136の残りの入力143
に与えられる。このストローフ信号に従って、先行の選
択器109からの導線1201上の処理状態信号が有効
性を示し、かつANDゲート134の出力が「1」でパ
ケット伝送先の一致を示している場合に限り、ANDゲ
ート136の出力は「1」である。この入力の組み合わ
せが起こるのは、カウンタ115によって表される伝送
先が、有効で、かつレジスタ126に格納されているア
ドレスの1つに一致する場合である。
A N Dゲート136からの出力は、 「1」の場合
パケットが選択されたことを示すが、導線142を介し
てフリップフロップ135のリセット入力および制御器
125に与えられる。導線142の信号が[1」の場合
、フリップフロップ135は、ゼロ状態にリセットされ
、選択器109がそれ以上パケットを選択することを禁
止する。各パケット期間の最初には、フリップフロップ
135は、クロック106からの導線14]上の信号に
よって、すべて状態「1jにセットされる6また、A 
N Dゲート136の出力は、導線]42を介して制御
器125に送られ、一致し有効なパケッ1・か発見され
たことを知らせる。制御器125は、導線142上の「
1」に応じて、比較器128による以降の比較を禁止し
、通信路144によってフリップフロップ130の各々
に問い合わせる。フリップフロップ130が「1」の状
態にあることは、レジスタ126のうちの関係付けられ
た1つにあるアドレスが、カウンク115の値と一致す
ることを意味する。状態「1」にあるフリップフロツプ
130を検出すると、制御器125は、通信路145を
介して関係付けられたレジスタ126のポインタ部を読
み、そのポインタを用いてパケットをバッファ108か
ら出力レジスタコ,10へ移す。制御器110は、パケ
ッI・を出力レジスタ110に移すと、新たなアドレス
および“別なパケットを表すパケット・ポインタを、一
致した直後のレジスタ126に格納する。
制御器125は、同じ選択器内109のレジスクか同一
の伝送先を表すことかないように、パゲッ}へ表現をレ
ジスタ126に格納するので好都合である。このため、
パケット効率が向上する。そのようにする代わりに、制
御器125は、バッファ108がパケッ■・を受信した
順番にパケット表現をレジスタ126に配列することも
可能である。
このようにすると同じ伝送先はレジスタ126に同時に
表現できるので、制御器125には、2つ以上の一致パ
ケットが検出された場合、一致パケットを1つ選択する
能力が備わる。
前記の実施例の交換網は、トランク制御装置およびパケ
ット伝送先出力ボートを同数備えていた。
また、本発明により、入力および出力が同数の場合、パ
ケット効率も向上する7例えば、入力の数が8で、出力
の数が16である場合、選択器109は、パケットの選
択に関しては前記のように動1ヤする。しかし、カウン
ク115の値と処理状態信号との関係を維持するなめに
は、8選択期間と同等な遅延ユニットく第5図)を処理
状態信号路120に挿入する必要がある2本発明の実施
例では、一番上のトランク制御装置105と一番下の1
〜ランク制御装置105との間の導線120に直列に、
第5図の遅延ユニットを接続した。遅延ユニッ}〜は、
各選択器109におけるフリップフロップ138と同様
に制御された8個のフリップフロップから構成されてい
る。
前記の説明は、パクット交換網を介したパクツl〜伝送
に関する。本発明の原理は、伝送先である利用装置また
は利用資源に対する目的アドレスを含む任意のデータ・
メッセージの配分に等しく適用することができる。さら
に、「伝送先処理状態信号(指示子)」なる用語を用い
て、パケットの伝送先の有効性または無効性を識別する
信号を示した6 このような伝送先処理状態信号は、利
用装置の有効性を記述する任意のビジー/アイドル形式
の状態指示子で差し支えない6
【図面の簡単な説明】
第1図は、木発明を具体化するシステムのブロック図、 第2図は、第1図のトランク制御装置の図、第3図およ
び第4図は、本発明の実施例て使用された時間間隔の調
整を示す図、 第5図は、一実施例において使用された遅延ユニットの
ブロック図てある。

Claims (1)

  1. 【特許請求の範囲】 1、伝送先情報を含む複数のパケットを格納する複数の
    入力手段と、 各々が伝送先処理状態指示子に関係付けられた複数の伝
    送先アドレスを前記各入力手段に与える手段と、 前記の与えられた伝送先アドレスのうちの1つが前記入
    力手段に格納された前記パケットのうちの1つの前記伝
    送先情報と一致し、かつその一致した伝送先アドレスに
    関係付けられた前記伝送先処理状態指示子によって前記
    一致伝送先アドレスで表される伝送先が有効であること
    が示されている場合、前記の格納されたパケットのうち
    の1つを選択するために、前記入力手段の各々にある選
    択手段と、 前記選択手段によって選択されたパケットを前記入力手
    段から移す手段と、を備えたことを特徴とするパケット
    選択装置。 2、前記の与える手段が、前記複数の伝送先アドレスの
    うちの異なるアドレスとそれに関係付けられた前記処理
    状態指示子とを前記各入力手段に同時に与える手段を備
    えたことを特徴とする請求項1記載のパケット選択装置
    。 3、前記一致伝送先アドレスに関係付けられた前記処理
    状態指示子を、無効性を示すように変更する手段を備え
    たことを特徴とする請求項1記載のパケット選択装置。 4、与えられた伝送先アドレスに関係付けられた前記前
    記伝送先処理状態指示子が無効性を示す場合、前記選択
    手段が前記格納されたパケットのうちの1つを選択する
    ことを禁止する手段を備えたことを特徴とする請求項1
    記載のパケット選択装置。 5、前記の与える手段が、前記入力手段の各々に配され
    た計数レジスタと、 前記計数レジスタに異なる伝送先アドレスを設定する設
    定手段と、 複数の選択期間信号を発生する発生手段と、前記選択期
    間信号の各々に応じて、前記計数レジスタの各々に格納
    されている前記伝送先アドレスに同一の数値を加算する
    手段と、を備えたことを特徴とする請求項1記載のパケ
    ット選択装置。 6、前記入力手段の各々が、特有の識別番号を割り当て
    られ、さらに前記設定手段が、前記入力手段の各々にあ
    って、その入力手段に割り当てられた前記特有の識別番
    号から取った伝送先アドレスを前記入力手段に含まれる
    前記計数レジスタに格納する格納手段を備えたことを特
    徴とする請求項5記載のパケット選択装置。 7、乱数を発生する手段を備え、 前記格納手段の各々が、前記乱数を前記特有の識別番号
    に加算することによって得られる伝送先アドレスを格納
    する手段を備えたことを特徴とする請求項6記載のパケ
    ット選択装置。 8、前記発生手段が、前記パケット伝送先の数と同数の
    複数の前記選択期間信号を発生する手段からなることを
    特徴とする請求項5記載のパケット選択装置。 9、各入力手段が他の入力手段の1つからの前記伝送先
    処理状態指示子を受信するように接続されるように、前
    記入力手段どうしを閉ループに接続する接続手段を備え
    、さらに前記入力手段の各々が、それから前記伝送先処
    理状態指示子を受信するように前記接続手段によって接
    続された前記入力手段に前記伝送先処理状態指示子を送
    る手段を備えたことを特徴とする請求項5記載のパケッ
    ト選択装置。 10、前記の送る手段の各々が、前記接続手段からの伝
    送先処理状態指示子を受信する手段と、前記選択期間信
    号に応じて、前記の受信した前記伝送先処理状態指示子
    を前記接続手段に送る手段と、を備えたことを特徴とす
    る請求項9記載のパケット選択装置。 11、前記の送る手段の各々が、伝送先の有効性を示す
    前記伝送先処理状態指示子のうちの1つを前記接続手段
    から受信する手段と、 前記選択手段および前記選択期間信号の1つに応じて、
    前記伝送先のうちの1つが無効であることを識別する前
    記伝送先処理状態指示子を前記接続手段に送る手段と、
    を備えたことを特徴とする請求項10記載のパケット選
    択装置。 12、各々が複数のパケット伝送先の1つを識別する伝
    送先情報を含む複数のパケットを格納する格納手段と、 前記パケット伝送先の1つを表すアドレスを格納するレ
    ジスタ手段と、 前記レジスタ手段によって格納されたアドレスを周期的
    に変化させる手段と、 前記パケット伝送先のうち、前記格納手段によって格納
    されたアドレスによって表されるものと同じパケット伝
    送先を識別する伝送先情報を有する、前記格納されたパ
    ケットの1つを選択する選択手段と、 前記選択手段によって選択されたパケットを前記格納手
    段から移す手段と、を備えたことを特徴とするパケット
    選択装置、 13、前記レジスタ手段に格納されたアドレスによって
    表される伝送先の無効性を示す伝送先処理状態信号を受
    信する手段と、 前記伝送先処理状態信号に従って、前記選択手段が前記
    の格納されたパケットのうちの1つを選択することを禁
    止する手段と、を備えたことを特徴とする請求項12記
    載のパケット選択装置。 14、格納されたパケットの前記選択手段による選択に
    応じて、選択済み信号を発生する手段と、前記選択済み
    信号に応じて、前記選択手段が前記格納されたパケット
    からそれ以上のパケットを選択することを禁止する手段
    と、を備えたことを特徴とする請求項12記載のパケッ
    ト選択装置。 15、前記選択済み信号の発生を終了させる手段を備え
    たことを特徴とする請求項14記載のパケット選択装置
    。 16、前記選択手段が、前記レジスタ手段によって格納
    されたアドレスが前記複数のパケットのうちの1つの前
    記伝送先情報と同じ場合、一致信号を発生する比較手段
    と、 前記一致信号に応じて、前記の格納されたパケットの1
    つを出力手段に移す手段を備えたことを特徴とする請求
    項12記載のパケット選択装置。 17、前記レジスタ手段によって格納されたアドレスに
    よって表される伝送先の無効性を示す伝送先処理状態信
    号を受信する手段と、 前記一致信号に応じて、前記パケット伝送先のうちの1
    つの前記無効性を示す伝送先処理状態信号を送信する手
    段と、を備えたことを特徴とする請求項16記載のパケ
    ット選択装置。 18、各々が前記格納されたパケットのうちの異なる1
    つを前記レジスタ手段によって格納されたアドレスと比
    較する複数の比較器を、前記比較手段が備えたことを特
    徴とする請求項16記載のパケット選択装置。
JP33683789A 1988-12-29 1989-12-27 パケット選択装置 Expired - Lifetime JPH0779352B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/291,487 US4937817A (en) 1988-12-29 1988-12-29 Packet selection for packet distribution arrangements
US291487 1988-12-29

Publications (2)

Publication Number Publication Date
JPH02237337A true JPH02237337A (ja) 1990-09-19
JPH0779352B2 JPH0779352B2 (ja) 1995-08-23

Family

ID=23120501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33683789A Expired - Lifetime JPH0779352B2 (ja) 1988-12-29 1989-12-27 パケット選択装置

Country Status (4)

Country Link
US (1) US4937817A (ja)
EP (1) EP0376597B1 (ja)
JP (1) JPH0779352B2 (ja)
DE (1) DE68921864T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7058063B1 (en) 1999-06-18 2006-06-06 Nec Corporation Pipelined packet scheduler for high speed optical switches

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179558A (en) * 1989-06-22 1993-01-12 Digital Equipment Corporation Routing apparatus and method for high-speed mesh connected local area network
US5422881A (en) * 1989-06-30 1995-06-06 Inmos Limited Message encoding
GB8915137D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Message routing
GB8915135D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Message routing
JPH0828746B2 (ja) * 1989-08-23 1996-03-21 日本電気株式会社 パケット交換システムにおける端末収容回路のアドレス設定・フィルタリング方式
DE3942977A1 (de) * 1989-12-23 1991-06-27 Standard Elektrik Lorenz Ag Verfahren zum wiederherstellen der richtigen zellfolge, insbesondere in einer atm-vermittlungsstelle, sowie ausgangseinheit hierfuer
US5327534A (en) * 1990-07-30 1994-07-05 Digital Equipment Corporation Detection of duplicate alias addresses
US5267235A (en) * 1992-05-21 1993-11-30 Digital Equipment Corporation Method and apparatus for resource arbitration
US5590292A (en) * 1992-12-08 1996-12-31 Compaq Computer Corporation Scalable tree structured high speed input/output subsystem architecture
US6134218A (en) * 1994-04-28 2000-10-17 Pmc-Sierra (Maryland), Inc. Many dimensional congestion detection system and method
CA2281691A1 (en) * 1996-11-08 1998-05-14 Brian Alleyne Method and apparatus for detecting disabled physical devices and deleting undeliverable cells
US7743125B1 (en) * 2000-11-09 2010-06-22 General Electric Company Computer multiple communications port unit
US7103019B1 (en) * 2001-03-21 2006-09-05 Cisco Technology, Inc. Error correction using redundant packet streams in wireless communications systems
US20030076784A1 (en) * 2001-10-24 2003-04-24 Zarlink Semiconductor V.N. Inc. Methods of performance estimation in provisioning delay intolerant data services

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761780A (en) * 1986-12-22 1988-08-02 Bell Communications Research, Inc. Enhanced efficiency Batcher-Banyan packet switch

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4611322A (en) * 1984-08-03 1986-09-09 At&T Bell Laboratories Traffic load control arrangement and method for a packet switching system
EP0219049B1 (en) * 1985-10-07 1992-09-02 Nec Corporation High-speed packet-switched communications system with end-to-end flow control and retransmission
JPH0611139B2 (ja) * 1986-07-17 1994-02-09 株式会社富士通ゼネラル マルチアクセス方法
US4780870A (en) * 1986-09-05 1988-10-25 American Telephone And Telegraph Company, At&T Bell Laboratories Packet switch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761780A (en) * 1986-12-22 1988-08-02 Bell Communications Research, Inc. Enhanced efficiency Batcher-Banyan packet switch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7058063B1 (en) 1999-06-18 2006-06-06 Nec Corporation Pipelined packet scheduler for high speed optical switches

Also Published As

Publication number Publication date
JPH0779352B2 (ja) 1995-08-23
DE68921864D1 (de) 1995-04-27
EP0376597A3 (en) 1991-07-17
EP0376597B1 (en) 1995-03-22
US4937817A (en) 1990-06-26
DE68921864T2 (de) 1995-10-26
EP0376597A2 (en) 1990-07-04

Similar Documents

Publication Publication Date Title
JP3256456B2 (ja) データパケットルータ
CA1263729A (en) Delta network of a cross-point switch
KR100334922B1 (ko) 효율적인출력요구패킷스위치와방법
CN1689278B (zh) 网络拥塞控制方法和装置
EP0200780B1 (en) Packet switched multiple queue nxm switch node and processing method
JPH02237337A (ja) パケット選択装置
CA2098496C (en) Packet switch
US5164939A (en) Packet switching device
WO1993007699A2 (en) Broadband input buffered atm switch
US4707693A (en) Through-traffic priority protocol in a communications system
JP2000183884A (ja) スケジューリング制御装置および交換機
Sarkies The bypass queue in fast packet switching
Kim Design and performance of Multinet switch: A multistage ATM switch architecture with partially shared buffers
US6490640B1 (en) Packet data switching apparatus
KR100323276B1 (ko) N개의유닛중하나를무작위로선택하는방법및그장치
JP3594076B2 (ja) パケットスイッチ及びそのスケジュール方法
Lea Design and performance evaluation of unbuffered self-routing networks for wide-band packet switching
KR100368439B1 (ko) 이중 스위칭 평면을 갖는 패킷 스위치에서 전송 순서 보장 방법 및 장치
Awdeh et al. A fair and simple mechanism for contention resolution in Batcher-Banyan networks
Li Considerations of periodic traffic in packet switching
Awdeh et al. A contention resolution algorithm for input‐buffered batcher‐banyan networks
JP2001268082A (ja) 同一宛先セルの優先制御装置及びその方法
Ng et al. On improving the performance of shared buffered banyan networks
Teruya et al. Evaluation of transmission control method in a slotted ring network
KR20020054207A (ko) 분배결합 패킷 스위칭 장치

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 15