JPH0223716A - Integrated high breakdown voltage switch circuit - Google Patents

Integrated high breakdown voltage switch circuit

Info

Publication number
JPH0223716A
JPH0223716A JP17426188A JP17426188A JPH0223716A JP H0223716 A JPH0223716 A JP H0223716A JP 17426188 A JP17426188 A JP 17426188A JP 17426188 A JP17426188 A JP 17426188A JP H0223716 A JPH0223716 A JP H0223716A
Authority
JP
Japan
Prior art keywords
transistor
terminal
voltage
base
recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17426188A
Other languages
Japanese (ja)
Inventor
Ryoichi Yokoyama
良一 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17426188A priority Critical patent/JPH0223716A/en
Publication of JPH0223716A publication Critical patent/JPH0223716A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent a pulse voltage from occurring in a switching terminal by executing switching between the emitter of a prescribed transistor and a ground in correspondence with a control signal. CONSTITUTION:When a control voltage equivalent to a reproduction mode is given to a control terminal (k), a recording reproduction mode switching circuit RED/PB supplies a constant voltage to the bases of transistors Q7 and Q8. Q7 supplies driving signals to the base of Q1 through a current mirror circuit consisting of diodes D1-D3, Q4 and Q3, and Q8 to the base of Q2 through a current mirror circuit consisting of Q6 and Q5, whereby the switching terminal (a) is equivalently grounded. When a potential equivalent to a recording mode is given to the terminal (k), the driving current for the bases of Q1 and Q2 is interrupted and the terminal (a) is opened.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、集積化スイッチ回路に関し、特に、VTR等
の音声録音再生装置のヘッド切り換えに用いるのに適し
た集積化スイッチ高耐圧回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an integrated switch circuit, and more particularly to an integrated switch high-voltage circuit suitable for use in switching heads of an audio recording/reproducing device such as a VTR.

従来の技術 まず、集積化高耐圧スイッチ回路が音声録音再生装置の
ヘッド切り換えにどの様に用いられるかを第3図をもっ
て説明する。
2. Description of the Related Art First, how an integrated high-voltage switching circuit is used for head switching in an audio recording/reproducing device will be explained with reference to FIG.

第3図は音声信号録音再生回路(以下録再回路と略記す
る)のブロック図であり、破線内に示すブロックは半導
体集積回路として同一チップ上に形成される。この録再
回路はコントロール端子kに印加される電圧に応じて録
再モード切り換え制御回路REC/PBが、集積化スイ
ッチ回路(以下スイッチと略記する) SW1〜S胃、
を開閉して録音モードと再生モード切り換えを行う。第
3図に示す各スイッチの状態は録音モードであり、まず
このモードでの音声信号の流れを説明すると、ライン入
力端子りから入力された音声信号は、オートレベルコン
トロール回路^LCによってレベル制御を受け、スイッ
チSW4を介してライン増幅器A2に伝達され、ライン
増幅器A2により電圧増幅され、ライン出力端子1から
モニタ回路等の他ブロックに供給されると共に、コンデ
ンサC3、RFC入力端子j、スイッチSW3を介して
、レコーデング増幅器A3に入力され、レコーデンク増
幅器A3により電圧増力を受け、RFC出力端子m、抵
抗R9を介してバイアス発振回Ho5cからの交流バイ
アスと共に録再ヘッドHの一端N1に供給される。
FIG. 3 is a block diagram of an audio signal recording/reproducing circuit (hereinafter abbreviated as recording/reproducing circuit), and blocks shown within broken lines are formed on the same chip as a semiconductor integrated circuit. This recording/reproducing circuit has a recording/reproducing mode switching control circuit REC/PB in accordance with the voltage applied to the control terminal k, integrated switch circuits (hereinafter abbreviated as switches) SW1 to S,
Open and close to switch between recording mode and playback mode. The state of each switch shown in Figure 3 is the recording mode. First, to explain the flow of audio signals in this mode, the audio signal input from the line input terminal is level controlled by the auto level control circuit ^LC. is transmitted to the line amplifier A2 via the switch SW4, voltage amplified by the line amplifier A2, and supplied from the line output terminal 1 to other blocks such as the monitor circuit. The voltage is inputted to the recording amplifier A3 via the recording amplifier A3, receives voltage amplification by the recording amplifier A3, and is supplied to one end N1 of the recording/reproducing head H together with the AC bias from the bias oscillation circuit Ho5c via the RFC output terminal m and the resistor R9.

録再ヘッドHの残る一端N2はスイッチSW2によって
接地される。
The remaining end N2 of the recording/reproducing head H is grounded by a switch SW2.

以上の過程をもって録再ヘッドHに記録電流が流れ、磁
気テープに音声信号が記録される。
Through the above process, a recording current flows through the recording/reproducing head H, and an audio signal is recorded on the magnetic tape.

次に再生モードでの信号の流れを説明する。再生モード
ては、録再モート切り換え回路REC/PBはスイッチ
SWl〜SW4を第3図に示す状態の逆に切り換える。
Next, the flow of signals in playback mode will be explained. In the reproduction mode, the recording/reproducing mode switching circuit REC/PB switches the switches SW1 to SW4 to the opposite state to that shown in FIG.

録再ヘッドHの一端N、はスイッチSW1によって接地
され、残るーt4N 2に磁気テープから音声信号電圧
が誘起され、イコライザ増幅器A1に入力される。この
音声信号はイコライザ増幅器Alにより周波数応答補正
と電圧増幅が行われな後にコンデンサC2、可変抵抗器
VR、スイッチSW4を介してライン増幅器A2に供給
され、ライン増幅器A2によりさらに必要なレベルまで
電圧増幅されて、ライン出力端子iから電力増幅装置等
の外部回路に送られる。このとき、バイアス発振回路O
SCは動作を停止している。
One end N of the recording/reproducing head H is grounded by a switch SW1, and an audio signal voltage is induced from the magnetic tape at the remaining terminal -t4N2, and is input to an equalizer amplifier A1. This audio signal is subjected to frequency response correction and voltage amplification by the equalizer amplifier Al, and then supplied to the line amplifier A2 via the capacitor C2, variable resistor VR, and switch SW4, and the voltage is further amplified to the required level by the line amplifier A2. The signal is then sent from the line output terminal i to an external circuit such as a power amplifier. At this time, bias oscillation circuit O
SC has stopped operating.

以上の説明のとおり、スイッチSWIとSW2は録再ヘ
ッドI4の両端を各モードに応じて交互に接地する役割
をなしているが、ここでスイッチSW、についてさらに
詳しく説明する。録音モードにおいて、解放状態にある
スイッチSW1にはバイアス発振回路O8Cから、約1
5θVp−pの交流電圧が印加される。このために、ス
イッチSW1は±80V以上の耐圧を有することが必要
であり、特別な回路構成がなされ、これを特に高耐圧ス
イッチ回路と呼ぶ。
As explained above, the switches SWI and SW2 play the role of alternately grounding both ends of the recording/reproducing head I4 according to each mode, but the switch SW will now be explained in more detail. In the recording mode, the bias oscillator circuit O8C sends approximately 1
An AC voltage of 5θVp-p is applied. For this reason, the switch SW1 is required to have a withstand voltage of ±80 V or more, and a special circuit configuration is required, which is particularly referred to as a high-withstand voltage switch circuit.

第2図に従来からの高耐圧スィッチの回路構成を示す。FIG. 2 shows the circuit configuration of a conventional high voltage switch.

第2図において、aはスイッチとしての開閉端子、bは
電源端子、dは接地端子をそれぞれ示し、コントロール
端子kに再生モードに相当するコントロール電位が与え
られたときに、録再モード切り換え回路REC/PBが
1ヘランジスタQ6のベースに定電圧を供給すると、ト
ランジスタQ6、抵抗R6は定電流源として働き、トラ
ンジスタQ3〜Q5、抵抗R3〜R5からなるカレント
ミラー回路を介してトランジスタQ1.’Q2のベース
に駆動電流を供給する。このとき、トランジスタQ+。
In FIG. 2, a indicates an open/close terminal as a switch, b indicates a power supply terminal, and d indicates a ground terminal. When a control potential corresponding to the reproduction mode is applied to the control terminal k, the recording/reproduction mode switching circuit REC /PB supplies a constant voltage to the base of the transistor Q6, the transistor Q6 and the resistor R6 act as a constant current source, and the transistors Q1... ' Supply drive current to the base of Q2. At this time, transistor Q+.

Q2のコレクタ、エミッタ間はローインピーダンスとな
り、開閉端子aは等測的に接地された状態となる。コン
トロール端子kに録音モードに相当するコントロール電
位が与えられと、トランジスタQ6のベースにはほぼO
電位が与えられ、トランジスタQ1.Q2のベースへの
駆動電流はカットされ、トランジスタQl、Q2のコレ
クタ、エミッタ間はハイインピーダンスとなり、開閉端
子aは開放状態となる。開閉端子aと接地間の耐圧は±
80V以上必要とすることは前述の通りであるが、−a
的なP形すブストレートとN形エピタキシャル層の構造
をもつバイポーラ集積回路でも、接地から開閉端子aに
向かう順方向接合が形成されないようトランジスタQl
、Q2のコレクタを共通接続とし、トランジスタQ1は
エミッタを開閉端子aに接続して逆トランジスタとして
用いられる。そして開閉端子aの耐圧は+側がトランジ
スタQ2のCE間耐圧、−側がトランジスタQ1のCt
t間耐圧によって決定される様になる。さらに、LVC
ER> LVcioであることから、トランジスタQl
、Q2のベース、エミッタ間にそれぞれ抵抗R,,R2
が挿入され、開閉端子aには必要な耐圧が与えられる。
There is a low impedance between the collector and emitter of Q2, and the switching terminal a is isometrically grounded. When a control potential corresponding to the recording mode is applied to the control terminal k, the base of the transistor Q6 is approximately O.
A potential is applied to the transistor Q1. The drive current to the base of Q2 is cut off, high impedance exists between the collectors and emitters of transistors Ql and Q2, and the switching terminal a becomes open. The withstand voltage between switching terminal a and ground is ±
As mentioned above, 80V or more is required, but -a
Even in a bipolar integrated circuit having a structure of a P-type substrate and an N-type epitaxial layer, the transistor Ql is
, Q2 are commonly connected, and the emitter of the transistor Q1 is connected to the opening/closing terminal a to be used as a reverse transistor. As for the withstand voltage of the switching terminal a, the + side is the CE withstand voltage of the transistor Q2, and the - side is the Ct of the transistor Q1.
It is determined by the withstand voltage during t. Furthermore, L.V.C.
Since ER> LVcio, the transistor Ql
, Q2 between the base and emitter of resistors R, , R2, respectively.
is inserted, and the necessary withstand voltage is given to the opening/closing terminal a.

発明が解決しようとする課題 上述した従来の高耐圧スィッチは、再生状態において装
置の電源を誤って切断した場合には、電源の立ち下がり
の過程で、高耐圧スィッチの開閉端にパルス電圧が発生
し、これによる電流かヘッドに流れ、磁気テープに記録
された内容に損傷を与える欠点がある。この現象を第2
図、第4図を用いて説明する。
Problems to be Solved by the Invention In the conventional high-voltage switch described above, if the power to the device is accidentally turned off in the regeneration state, a pulse voltage is generated at the open/close ends of the high-voltage switch during the power down process. However, this has the disadvantage that current flows through the head and damages the content recorded on the magnetic tape. This phenomenon is explained in the second
This will be explained using FIG.

第4図は第2図での電源切断時の動作タイムチヤードで
、1は電源端子すの電位、2はトランジスタQ6のベー
ス電位、3はトランジスタQ3Q4のコレクタ電流、4
はトランジスタQ2のベース流入電流、5は開閉端子a
の電位である。時刻t1てスイッチSWoを“”OFF
”にして電源を切断すると、コンデンサC8が放電を始
め、電源端子すの電位1は降下を始める。時刻t2にお
いて電源端子すの電位が録再モード切り換え制御回路R
EC/PBの動作限界値以下になると、トランジスタQ
6のベース電位2が降下をはじめ、これに伴いトランジ
スタQ3.Q4のコレクタ電流3が減少を始める。時刻
t3において、トランジスタQ4のコレクタ電流かV 
BEQ 2 / R2(A)(Q 2はベース、エミッ
タ間順向電圧)以下となると、トランジスタのQ2のベ
ース電流4は0となり、トランジスタQ2はカットオフ
状態となる。そしてトランジスタQ1のベース→トラン
ジスタQ1のエミッタ→トランジスタQ2のコレクタ→
GNDにながれていたトランジスタQ3のコレクタ電流
3の経路が断たれ、トランジスタQ3のコレクタ電位は
電源端子すの電位近くまで上昇して、これが抵抗R1を
介して開閉端子aの電位5として現れる。
Figure 4 shows the operation time chart when the power is turned off in Figure 2, where 1 is the potential of the power supply terminal, 2 is the base potential of transistor Q6, 3 is the collector current of transistors Q3Q4, and 4
is the base inflow current of transistor Q2, and 5 is the opening/closing terminal a.
is the potential of At time t1, switch SWo is turned OFF.
When the power is turned off, the capacitor C8 starts discharging and the potential 1 of the power supply terminal S starts to drop.At time t2, the potential of the power supply terminal S changes to the recording/playback mode switching control circuit R.
When the operating limit value of EC/PB is below, the transistor Q
The base potential 2 of transistor Q3. Collector current 3 of Q4 begins to decrease. At time t3, the collector current of transistor Q4 is V
When BEQ 2 /R2(A) (Q 2 is the forward voltage between the base and emitter) or less, the base current 4 of the transistor Q 2 becomes 0, and the transistor Q 2 enters the cut-off state. And base of transistor Q1 → emitter of transistor Q1 → collector of transistor Q2 →
The path of the collector current 3 of the transistor Q3 that had been connected to GND is cut off, and the collector potential of the transistor Q3 rises to near the potential of the power supply terminal A, and this appears as the potential 5 of the switching terminal a via the resistor R1.

時刻t4においてトランジスタQ6のベース電位2が0
になるとトランジスタQ3.Q4はカットオフとなり、
開閉端子aの電位5もOにもどる。
At time t4, the base potential 2 of transistor Q6 becomes 0.
Then transistor Q3. Q4 will be the cutoff,
The potential 5 of the opening/closing terminal a also returns to O.

以上時刻t3からt4の間に開閉端子aにパルス状電圧
が発生する。
A pulse voltage is generated at the opening/closing terminal a between times t3 and t4.

本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記課題
を解決することを可能とした新規な集積化高耐圧スイッ
チ回路を提供することにある。
The present invention has been made in view of the above-mentioned conventional situation,
Accordingly, an object of the present invention is to provide a novel integrated high-voltage switch circuit that can solve the above-mentioned problems inherent in the conventional technology.

課題を解決するための手段 上記目的を達成する為に、本発明に係る集積化高耐圧ス
イッチ回路は、電源切断時において、第2図の従来例に
示すトランジスタQ1のベース電流がトランジスタQ2
のベース電流よりも先にカットオフする構成、即ち、ト
ランジスタQ3のコレクタ電流を発生し得る最低電源電
圧が、トランジスタQ2にベース電流を供給し得る最低
電源電圧よりも高くなる様に構成されている。
Means for Solving the Problems In order to achieve the above objects, the integrated high-voltage switch circuit according to the present invention is designed such that when the power is turned off, the base current of the transistor Q1 shown in the conventional example of FIG.
In other words, the lowest power supply voltage that can generate the collector current of transistor Q3 is higher than the lowest power supply voltage that can supply the base current to transistor Q2. .

即ち本発明によれば、エミッタが接地された第1のトラ
ンジスタと、コレクタが前記第1のトランジスタのコレ
クタに接続された第2のトランジスタと、第1の電流源
と、前記第1の電流源より動作開始最低電源電圧か高く
設定された第2の電流源と、制御信号に応じて前記第1
、第2の電流源のON、OFFを同時に制御する制御回
路とを備え、前記第1の電流源が前記第1のトランジス
タのベースと電源の間に、前記第2の電流源が前記第2
のトランジスタのベースと前記電源の間にそれぞれ接続
されて成り、前記制御信号に応じて前記第2のトランジ
スタのエミッタと接地間の開閉を行うことを特徴とする
集積化高耐圧スイッチ回路が得られる。
That is, according to the present invention, a first transistor whose emitter is grounded, a second transistor whose collector is connected to the collector of the first transistor, a first current source, and the first current source. a second current source set higher than the minimum power supply voltage for starting operation;
, a control circuit that simultaneously controls ON and OFF of a second current source, wherein the first current source is connected between the base of the first transistor and the power supply, and the second current source is connected between the base of the first transistor and the power source.
An integrated high-voltage switching circuit is obtained, characterized in that the second transistor is connected between the bases of the transistors and the power source, and the emitter of the second transistor and the ground are opened and closed according to the control signal. .

実施例 次に本発明をその好ましい一実施例について図面を参照
し、なから具体的に説明する。
Embodiment Next, a preferred embodiment of the present invention will be specifically explained with reference to the drawings.

第1図は本発明に係る高耐圧スイッチ回路の一実施例を
示す回路構成図である。
FIG. 1 is a circuit configuration diagram showing an embodiment of a high voltage switch circuit according to the present invention.

第1図を参照するに、aは開閉端子、bは電源端子、d
は接地端子をそれぞれ示し、コントロール端子kに再生
モードに相当するコントロール電位が与えられると、録
再モード切り換え回路RFC/PBがトランジスタQ7
.Q8のベースに定電圧を供給し、トランジスタQ7は
ダイオードD、〜D3とトランジスタQ4.Q3からな
るカレントミラー回路を介してトランジスタQ+のベー
スにトランジスタQ8はトランジスタQ6.Q5からな
るカレントミラー回路を介してトランジスタQ2のベー
スにそれぞれ駆動電流を供給して開閉端子aを等測的に
接地する。又、コントロール端子kに録音モード相当の
電位が与えられると、トランジスタQl、Q2のベース
への駆動電流はカットオフし、開閉端子aは開放される
Referring to Figure 1, a is an opening/closing terminal, b is a power supply terminal, and d
indicate the ground terminal, and when a control potential corresponding to the playback mode is applied to the control terminal k, the recording/playback mode switching circuit RFC/PB switches to the transistor Q7.
.. A constant voltage is supplied to the base of transistor Q8, and transistor Q7 connects diodes D, ~D3 and transistors Q4. Transistor Q8 connects to the base of transistor Q+ via a current mirror circuit consisting of transistors Q3 and Q6. Driving currents are supplied to the bases of the transistors Q2 through current mirror circuits formed by Q5, and the switching terminals a are grounded isometrically. Furthermore, when a potential corresponding to the recording mode is applied to the control terminal k, the drive currents to the bases of the transistors Ql and Q2 are cut off, and the open/close terminal a is opened.

次に電源切断時の各素子の動作過程を第5図の動作タイ
ムチャートをもって説明する。
Next, the operation process of each element when the power is turned off will be explained with reference to the operation time chart of FIG.

第5図は第1図に示された本発明による一実施例におけ
る電源切断時の動作チャー1・である。
FIG. 5 is an operation chart 1 when the power is cut off in one embodiment of the present invention shown in FIG.

第5図を参照するに、6は電源端子すの電位、1〇− 7はトランジスタQ7.Q8のベース電位、8は1〜ラ
ンシスタQ7.Q3のコレクタ電流、9はトランジスタ
Q8.Q5のコレクタ電流、lOはトランジスタQ2の
ベース流入電流、11は開閉端子aの電位をそれぞれ示
す。
Referring to FIG. 5, 6 is the potential of the power supply terminal S, 10-7 is the transistor Q7. The base potential of Q8, 8, is 1 to Lancistor Q7. The collector current of Q3, 9 is the transistor Q8. 10 indicates the collector current of Q5, 10 indicates the base inflow current of transistor Q2, and 11 indicates the potential of the open/close terminal a.

いま、時刻t1でスイッチSWoを’OFF”にすると
、コンデンサC6が放電を開始し、電源端子すの電位6
は降下を始め、これが時刻t2において録再モード切り
換え制御回路RFC/Pitの動作限界値以下となり、
トランジスタQ?、Q8のベース電位7が低下、トラン
ジスタQ7.QSのコレクタ電流8、トランジスタQ8
.Q5のコレクタ電流9が減少を始める。さらに、電源
端子すの電位6が低下して時刻t3においてトランジス
タQ4のベース、エミッタ電圧VBB、ダイオードD、
〜D、の順方向電圧の■、によってトランジスタQ7の
コレクタ、エミッタ電圧■。しがなくなると、トランジ
スタQ7のコレクタ電流及びトランジスタQ3のコレク
タ電流8が゛′オフ″となる。さらに、時刻t4でトラ
ンジスタQ5のコレクタ電流がV BEQ 5 / R
2以下になると、トランジスタロ2ベース流入電流IO
はカットオフとなる。ここで、第2図に示した従来例で
はトランジスタQ2がトランジスタQ3よりも先にカッ
トオフしたために、開閉端子aに1ヘランジスタQ、の
コレクタ電位がパルス状電圧として現れたが、本実施例
ではダイオードD、〜D3の挿入によって、トランジス
タQ3をトランジスタQ2より先にカットオフさせてい
るために開閉端子aにはパルス状電圧は発生しない。
Now, when the switch SWo is turned OFF at time t1, the capacitor C6 starts discharging and the potential 6 of the power supply terminal
starts to fall, and at time t2 it becomes below the operating limit value of the recording/playback mode switching control circuit RFC/Pit.
Transistor Q? , Q8's base potential 7 decreases, transistor Q7. QS collector current 8, transistor Q8
.. The collector current 9 of Q5 begins to decrease. Furthermore, the potential 6 of the power supply terminal S decreases, and at time t3, the base and emitter voltages VBB of the transistor Q4, the diode D,
The collector-emitter voltage of transistor Q7 is due to the forward voltage of ~D. When the voltage disappears, the collector current of the transistor Q7 and the collector current 8 of the transistor Q3 become "off".Furthermore, at time t4, the collector current of the transistor Q5 becomes V BEQ 5 /R.
When it becomes less than 2, the transistor 2 base inflow current IO
is the cutoff. Here, in the conventional example shown in FIG. 2, since the transistor Q2 was cut off before the transistor Q3, the collector potential of the 1 helang transistor Q appeared as a pulsed voltage at the opening/closing terminal a, but in this embodiment, By inserting the diodes D and D3, the transistor Q3 is cut off before the transistor Q2, so no pulse voltage is generated at the switching terminal a.

発明の詳細 な説明したように、本発明によれば、電源端子電位の立
ち下がりの過程でトランジスタQ+の駆動電流源である
トランジスタQ3をトランジスタQ2よりも先にカット
オフさせることによって。
As described in detail, according to the present invention, the transistor Q3, which is the drive current source for the transistor Q+, is cut off before the transistor Q2 in the process of falling of the power supply terminal potential.

開閉端子におけるパルス電圧の発生を防止出来るので、
VTR、テープレコーダ等の音声録音再生装置のヘッド
切り換えに、本発明の集積化高耐圧スィッチを用いれば
、再生中に誤って装置の電源を切断した場合でも、磁気
テープの記録内容に損傷を与えないという効果が得られ
る。
Since it is possible to prevent the generation of pulse voltage at the switching terminals,
If the integrated high-voltage switch of the present invention is used to switch the head of an audio recording/playback device such as a VTR or tape recorder, even if the device's power is accidentally turned off during playback, the recorded content on the magnetic tape will not be damaged. The effect is that there is no

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す回路構成図、第2図は
従来技術による回路図、第3図は音声信号録音再生回路
のブロック図、第4図は第2図の回路における電源切断
時の動作タイムチャート、第5図は第1図の回路におけ
る動作タイムチャートである。 Q1〜Q8・・1〜ランジスタ、D1〜D3・・・ダイ
オード、R1−R9・・抵抗、Co−C9・・・コンデ
ンサ、SWo ・・電源スィッチ、8w1〜SW4・・
集積化スイッチ回路、VCC・・・電源、REC/Pi
t・・録再モード切り換え制御回路、A1・・・イコラ
イザ増幅器、A2・・・ライン増幅器、A3・・・レコ
ーデング増幅器。
Fig. 1 is a circuit configuration diagram showing an embodiment of the present invention, Fig. 2 is a circuit diagram according to the prior art, Fig. 3 is a block diagram of an audio signal recording/reproducing circuit, and Fig. 4 is a power supply in the circuit of Fig. 2. FIG. 5 is an operation time chart for the circuit shown in FIG. 1. Q1-Q8...1-ransistor, D1-D3...diode, R1-R9...resistor, Co-C9...capacitor, SWo...power switch, 8w1-SW4...
Integrated switch circuit, VCC...power supply, REC/Pi
t... Recording/playback mode switching control circuit, A1... Equalizer amplifier, A2... Line amplifier, A3... Recording amplifier.

Claims (1)

【特許請求の範囲】[Claims] エミッタが接地された第1のトランジスタと、コレクタ
が前記第1のトランジスタのコレクタに接続された第2
のトランジスタと、第1の電流源と、前記第1の電流源
より動作開始最低電源電圧が高く設定された第2の電流
源と、制御信号に応じて前記第1、第2の電流源のON
、OFFを同時に制御する制御回路とを備え、前記第1
の電流源が前記第1のトランジスタのベースと電源の間
に、前記第2の電流源が前記第2のトランジスタのベー
スと前記電源の間にそれぞれ接続されて成り、前記制御
信号に応じて前記第2のトランジスタのエミッタと接地
間の開閉を行うことを特徴とする集積化高耐圧スイッチ
回路。
a first transistor whose emitter is grounded; and a second transistor whose collector is connected to the collector of the first transistor.
a transistor, a first current source, a second current source whose minimum power supply voltage for starting operation is set higher than that of the first current source, and the first and second current sources according to a control signal. ON
, and a control circuit that simultaneously controls OFF of the first
a current source is connected between the base of the first transistor and the power supply, and a second current source is connected between the base of the second transistor and the power supply, and the current source is connected between the base of the first transistor and the power supply, and An integrated high-voltage switch circuit characterized in that it opens and closes between the emitter of a second transistor and ground.
JP17426188A 1988-07-13 1988-07-13 Integrated high breakdown voltage switch circuit Pending JPH0223716A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17426188A JPH0223716A (en) 1988-07-13 1988-07-13 Integrated high breakdown voltage switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17426188A JPH0223716A (en) 1988-07-13 1988-07-13 Integrated high breakdown voltage switch circuit

Publications (1)

Publication Number Publication Date
JPH0223716A true JPH0223716A (en) 1990-01-25

Family

ID=15975544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17426188A Pending JPH0223716A (en) 1988-07-13 1988-07-13 Integrated high breakdown voltage switch circuit

Country Status (1)

Country Link
JP (1) JPH0223716A (en)

Similar Documents

Publication Publication Date Title
US5959798A (en) Reproducing circuit for a magnetic head having a variable gain amplifier with selective adjustment of the gain during recording and reproduction
US3959817A (en) Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus
US4631419A (en) Transistor switch and driver circuit
JPH0223716A (en) Integrated high breakdown voltage switch circuit
JPH0223501A (en) High-voltage withstanding head switch circuit
JPH0748649B2 (en) Switch circuit
JPH0223089B2 (en)
JP2001244749A (en) Mute circuit and audio amplifier circuit
JPS6020169Y2 (en) Recording/reproducing head switching circuit
JP3453638B2 (en) Low voltage loss driver
JPH0510241Y2 (en)
JPH0810975Y2 (en) Low frequency amplifier
JPH0896308A (en) Magnetic head driving device
JP2793071B2 (en) Pop noise prevention circuit
JPH03255684A (en) Drive circuit of light emitting element
JPS59163917A (en) Switching circuit
JPH0237829A (en) Current soft switch circuit
JPS6131372Y2 (en)
JPH0447362B2 (en)
KR200158912Y1 (en) Audio signal protecting circuit
JPH0548293Y2 (en)
JPH0538403Y2 (en)
JPS606896Y2 (en) Recording/playback switching device
JPH0119646B2 (en)
JP3033696B2 (en) Recording amplifier circuit