JPH0119646B2 - - Google Patents

Info

Publication number
JPH0119646B2
JPH0119646B2 JP56205759A JP20575981A JPH0119646B2 JP H0119646 B2 JPH0119646 B2 JP H0119646B2 JP 56205759 A JP56205759 A JP 56205759A JP 20575981 A JP20575981 A JP 20575981A JP H0119646 B2 JPH0119646 B2 JP H0119646B2
Authority
JP
Japan
Prior art keywords
control signal
transistor
voltage
base
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56205759A
Other languages
Japanese (ja)
Other versions
JPS58106906A (en
Inventor
Makoto Fukuyama
Satotoshi Goto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56205759A priority Critical patent/JPS58106906A/en
Publication of JPS58106906A publication Critical patent/JPS58106906A/en
Publication of JPH0119646B2 publication Critical patent/JPH0119646B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/348Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits

Description

【発明の詳細な説明】 この発明は音声増幅器とその増幅器の電源投入
時または例えば録音/再生などのモード切換え時
に発生する過渡音を軽減するための制御信号を発
生する回路とを一体に構成した半導体集積回路に
関するものである。
[Detailed Description of the Invention] This invention integrates an audio amplifier and a circuit that generates a control signal to reduce transient sounds that occur when the amplifier is turned on or when switching modes such as recording/playback. It relates to semiconductor integrated circuits.

テープレコーダなどに用いられる音声増幅器で
は、上述のようなモード切換えは機械的スイツチ
で行なわれ、各モードに必要な電気的特性を得て
いる。ところが、このモードの切換え時や電源の
投入時に不快な過渡音を発生する。従来は、この
過渡音を軽減するため、当該増幅器の立上り特性
を変えたり、ミユーテイング用トランジスタを接
続したりして対策しなければならず、そのための
制御回路を作るのに非常に苦労するなど種々問題
があつた。
In audio amplifiers used in tape recorders and the like, mode switching as described above is performed by a mechanical switch, and the electrical characteristics required for each mode are obtained. However, when switching modes or turning on the power, unpleasant transient sounds are generated. Conventionally, in order to reduce this transient noise, countermeasures had to be taken by changing the rise characteristics of the amplifier concerned or connecting a muting transistor, which required a lot of effort to create a control circuit. There was a problem.

この発明は以上のような点に鑑みてなされたも
ので、電源投入時やモード切換え時に増幅器から
発生する過渡音を簡単に抑制できる制御信号を供
給できる制御信号発生回路とその増幅器とを一体
に構成した半導体集積回路を提供することを目的
としている。
The present invention has been made in view of the above points, and is a method that integrates a control signal generation circuit that can supply a control signal that can easily suppress transient noise generated from an amplifier when turning on the power or switching modes, and an amplifier. The purpose of the present invention is to provide a semiconductor integrated circuit constructed using the following methods.

第1図はこの発明の一実施例に用いる過渡音制
御信号発生回路を示す回路図で、Vccは直流電源、
Vsはこの電源Vccから作られた安定化電源であ
る。S1は制御対象の増幅器(図示せず)のモード
切換えスイツチと連動する切換えスイツチで、切
換え接点は抵抗R1およびコンデンサC1を介して
接地され、録音時には接点イに切換えて電源Vcc
に、再生時には接点ロに切換えて接地点に接続さ
れる。Aは抵抗R1とコンデンサC1との接続点で
ある。一方、電源Vccと接地点との間には電源投
入時の時定数信号を得るための抵抗R2とコンデ
ンサC2とが直列に接続され、Bはこの抵抗R2
コンデンサC2との接続点である。接続点Aと接
地点との間にはダイオードD1,D2,D3,D4およ
びD5が順方向に直列に接続されている。安定化
電源Vsからは抵抗R3を介してダイオードD6,D7
およびD8が順方向に直列に接続され、ダイオー
ドD8のカソードはトランジスタQ1のコレクタ・
ベースおよび共通接続されたトランジスタQ2
Q3ベースに接続され、トランジスタQ1,Q2のエ
ミツタは接地されている。トランジスタQ3,Q4
のエミツタは共通にトランジスタQ2のコレクタ
に接続され、トランジスタQ3のコレクタは安定
化電源Vsに、トランジスタQ4のコレクタはトラ
ンジスタQ5のベース・コレクタおよびトランジ
スタQ6のベースに接続され、トランジスタQ4
ベースは接続点Aに接続されている。また、トラ
ンジスタQ5,Q6のエミツタはともに安定化電源
Vsに接続されている。トランジスタQ6のコレク
タはトランジスタQ7のコレクタ・ベースおよび
トランジスタQ8のベースに接続され、トランジ
スタQ7,Q8のエミツタはともに接地されている。
トランジスタQ9,Q10のエミツタは共通にトラン
ジスタQ8のコレクタに接続され、トランジスタ
Q9のベースは接続点Aに、コレクタは安定化電
源Vsに接続されている。トランジスタQ10のベー
スは抵抗R3とダイオードD6との接続点に、コレ
クタはトランジスタQ11のコレクタ・ベースおよ
びトランジスタQ12のベースに接続されている。
トランジスタQ11,Q12のエミツタはともに安定
化電源Vsに接続され、トランジスタQ12のコレク
タはトランジスタQ13のベースに接続され、さら
にトランジスタQ11,Q12のベースはトランジス
タQ14のコレクタに接続されている。トランジス
タQ13のコレクタは安定化電源Vsに接続され、エ
ミツタからは制御信号出力端子CONTが引出さ
れている。トランジスタQ14のベースはトランジ
スタQ10のベースに接続され、エミツタはトラン
ジスタQ15のエミツタとともにトランジスタQ16
のコレクタに接続されている。トランジスタQ15
のコレクタは電源Vccに、ベースは接続点Bに接
続されている。トランジスタQ16のエミツタは接
地され、ベースは共通に接続されたトランジスタ
Q1,Q2,Q3のベースに接続されている。トラン
ジスタQ3,Q4は第1の比較器1を、トランジス
タQ9,Q10は第2の比較器2を、トランジスタ
Q14,Q15は第3の比較器3を構成する。
FIG. 1 is a circuit diagram showing a transient sound control signal generation circuit used in an embodiment of the present invention, where V cc is a DC power supply,
V s is a stabilized power supply made from this power supply V cc . S1 is a changeover switch that works with the mode changeover switch of the amplifier to be controlled (not shown).The changeover contact is grounded through resistor R1 and capacitor C1 , and during recording, it is switched to contact A and connected to the power supply Vcc.
During playback, the contact is switched to contact RO and connected to the ground point. A is the connection point between resistor R1 and capacitor C1 . On the other hand, a resistor R 2 and a capacitor C 2 are connected in series between the power supply V cc and the ground point to obtain a time constant signal when the power is turned on. It is a connection point. Diodes D 1 , D 2 , D 3 , D 4 and D 5 are connected in series in the forward direction between the connection point A and the ground point. From the stabilized power supply V s , diodes D 6 and D 7 are connected via resistor R 3 .
and D 8 are connected in series in the forward direction, and the cathode of diode D 8 is connected to the collector of transistor Q 1 .
base and commonly connected transistor Q 2 ,
It is connected to the base of Q3 , and the emitters of transistors Q1 and Q2 are grounded. Transistors Q 3 , Q 4
The emitters of are commonly connected to the collector of transistor Q 2 , the collector of transistor Q 3 is connected to the regulated power supply V s , the collector of transistor Q 4 is connected to the base-collector of transistor Q 5 and the base of transistor Q 6 , The base of transistor Q4 is connected to node A. Also, the emitters of transistors Q 5 and Q 6 are both stabilized power supplies.
Connected to V s . The collector of transistor Q6 is connected to the collector/base of transistor Q7 and the base of transistor Q8 , and the emitters of transistors Q7 and Q8 are both grounded.
The emitters of transistors Q 9 and Q 10 are commonly connected to the collector of transistor Q 8 .
The base of Q9 is connected to connection point A, and the collector is connected to the stabilized power supply Vs. The base of the transistor Q 10 is connected to the connection point between the resistor R 3 and the diode D 6 , and the collector is connected to the collector-base of the transistor Q 11 and the base of the transistor Q 12 .
The emitters of transistors Q 11 and Q 12 are both connected to the stabilized power supply V s , the collector of transistor Q 12 is connected to the base of transistor Q 13 , and the bases of transistors Q 11 and Q 12 are connected to the collector of transistor Q 14 . It is connected. The collector of the transistor Q13 is connected to the stabilized power supply Vs , and the control signal output terminal CONT is drawn out from the emitter. The base of transistor Q 14 is connected to the base of transistor Q 10 and the emitter of transistor Q 16 along with the emitter of transistor Q 15
connected to the collector. transistor Q 15
The collector of is connected to the power supply V cc and the base to connection point B. The emitter of transistor Q16 is grounded and the base of the transistors connected in common
Connected to the bases of Q 1 , Q 2 , and Q 3 . Transistors Q 3 and Q 4 connect the first comparator 1, transistors Q 9 and Q 10 connect the second comparator 2, and transistors
Q 14 and Q 15 constitute the third comparator 3.

以下、この実施例回路の動作について説明す
る。接続点Aと制御信号出力端子CONTとの間
には2つの比較器1,2が接続されており、接続
点Aに生じる電圧によつてウインドコンパレータ
動作を行なつて、制御信号出力のオン・オフが行
なわれる。
The operation of this embodiment circuit will be explained below. Two comparators 1 and 2 are connected between the connection point A and the control signal output terminal CONT, and the voltage generated at the connection point A performs a window comparator operation to turn on/off the control signal output. Off is performed.

いま、切換えスイツチS1が接点ロから接点イ
へ、すなわち、再生モードから録音モードへ切換
わるときを考えると、接続点Aの電位は接地電位
から抵抗R1とコンデンサC1との時定数で電源電
圧Vccに向つて上昇する。第1の比較器1のトラ
ンジスタQ3のベース電位は常時、ダイオード接
続のトランジスタQ1の順方向電圧VBE≒0.7Vに保
たれており、トランジスタQ4のベース電位がこ
れより高くなるとトランジスタQ4が導通し、ト
ランジスタQ5,Q6,Q7,Q8からなるミラー回路
に電流が流れる。同時に、第2の比較器2のトラ
ンジスタQ10のベース電位は常時、ダイオード
D6,D7,D8およびトランジスタQ1の順方向電圧
4VBEに設定されており、トランジスタQ9のベー
ス電位が4VBEを越えるまではトランジスタQ10
電流が流れ、トランジスタQ11,Q12からなるミ
ラー回路に電流が流れ、これがトランジスタQ13
を駆動して、この期間制御信号出力端子CONT
から制御信号が出る。この状態から接続点の電位
が4VBEより高くなると、第2の比較器2のトラ
ンジスタQ9が導通し、トランジスタQ10はしや断
し、トランジスタQ11,Q12からなるミラー回路
に電流が流れなくなり、トランジスタQ13のベー
スは駆動されず、制御信号出力端子CONTから
の制御信号は消失し、再生モードから録音モード
への切換え時の制御信号発生動作は完了する。
Now, if we consider that the changeover switch S1 changes from contact RO to contact A, that is, from playback mode to recording mode, the potential at connection point A changes from ground potential to the time constant of resistor R1 and capacitor C1 . It increases towards the power supply voltage Vcc . The base potential of the transistor Q 3 of the first comparator 1 is always maintained at the forward voltage V BE of the diode-connected transistor Q 1 ≈0.7V, and when the base potential of the transistor Q 4 becomes higher than this, the transistor Q 4 becomes conductive, and current flows through the mirror circuit consisting of transistors Q 5 , Q 6 , Q 7 , and Q 8 . At the same time, the base potential of the transistor Q10 of the second comparator 2 is always
Forward voltage of D 6 , D 7 , D 8 and transistor Q 1
The current is set to 4V BE , and until the base potential of transistor Q9 exceeds 4V BE , current flows to transistor Q10 , current flows to the mirror circuit consisting of transistors Q11 and Q12 , and this flows to transistor Q13.
During this period, drive the control signal output terminal CONT.
A control signal is output from. In this state, when the potential at the connection point becomes higher than 4V BE , transistor Q 9 of the second comparator 2 becomes conductive, transistor Q 10 is immediately turned off, and current flows through the mirror circuit consisting of transistors Q 11 and Q 12 . The current stops, the base of transistor Q13 is not driven, the control signal from the control signal output terminal CONT disappears, and the control signal generation operation when switching from playback mode to recording mode is completed.

逆に、切換えスイツチS1が接点イから接点ロ
へ、すなわち、録音モードから再生モードへ切換
わるときには、ダイオードD1〜D5のために5VBE
に保たれていた接続点Aの電位は、切換えスイツ
チS1の切換えによつてコンデンサC1と抵抗R1
の時定数で低下する。そして、この電位が4VBE
以下になると、第2の比較器2のトランジスタ
Q10が導通するようになり、トランジスタQ11
Q12からなるミラー回路に電流が流れ、これがト
ランジスタQ13を駆動して制御信号出力端子
CONTに制御信号が出る。接続点Aの電位が更
に低下し、VBE以下になると第1の比較器1のト
ランジスタQ3が導通しトランジスタQ4がしや断
すると、トランジスタQ5,Q6およびQ7,Q8から
なるミラー回路の電流もしや断され、第2の比較
器2に電流は流れなくなり、トランジスタQ13
駆動されず、制御信号出力端子CONTからの制
御信号は消失し、録音モードから再生モードへの
切換え時の制御信号発生動作は完了する。
Conversely, when the changeover switch S 1 switches from contact A to contact B, i.e. from recording mode to playback mode, 5V BE is generated due to diodes D 1 to D 5 .
The potential at the connection point A, which has been maintained at , is reduced by the time constant of the capacitor C 1 and the resistor R 1 by switching the changeover switch S 1 . And this potential is 4V BE
When the transistor of the second comparator 2 becomes
Q 10 becomes conductive and transistors Q 11 ,
Current flows through the mirror circuit consisting of Q12 , which drives transistor Q13 and outputs the control signal output terminal.
A control signal is output to CONT. When the potential at the connection point A further decreases to below V BE , the transistor Q 3 of the first comparator 1 becomes conductive and the transistor Q 4 is soon turned off, and the transistors Q 5 , Q 6 and Q 7 , Q 8 The current in the mirror circuit is now cut off, the current no longer flows to the second comparator 2, the transistor Q13 is not driven, the control signal from the control signal output terminal CONT disappears, and the switching from recording mode to playback mode occurs. The control signal generation operation at the time is completed.

次に、電源投入時の制御信号発生動作を説明す
る。電源投入と同時に第3の比較器3を構成する
一方のトランジスタQ14のベースには4VBEの電位
が供給されるが、他方のトランジスタQ15のベー
スに接続されている接続点Bの電位は抵抗R2
コンデンサC2との時定数で上昇するので時間遅
れがあり、トランジスタQ14が導通して、トラン
ジスタQ11,Q12からなるミラー回路に電流が流
れトランジスタQ13を駆動して制御信号出力端子
CONTに制御信号が出る。接続点Bの電位が上
昇して4VBEを越えると、トランジスタQ15が導通
し、トランジスタQ14はしや断してトランジスタ
Q13は駆動されなくなり、制御信号出力端子
CONTからの制御信号は消失し、電源投入時の
制御信号発生動作は完了する。
Next, the control signal generation operation when the power is turned on will be explained. At the same time as the power is turned on, a potential of 4V BE is supplied to the base of one transistor Q14 constituting the third comparator 3, but the potential of the connection point B connected to the base of the other transistor Q15 is There is a time delay as the rise occurs due to the time constant of resistor R 2 and capacitor C 2 , transistor Q 14 becomes conductive, current flows through the mirror circuit consisting of transistors Q 11 and Q 12 , and drives transistor Q 13 for control. Signal output terminal
A control signal is output to CONT. When the potential at connection point B rises and exceeds 4V BE , transistor Q 15 becomes conductive, and transistor Q 14 quickly turns off.
Q13 is no longer driven and the control signal output terminal
The control signal from CONT disappears, and the control signal generation operation at power-on is completed.

以上のように、モード切換え時には接続点Aの
電位がVBEから4VBEに達する間、または4VBEから
VBEに達する間制御信号を出し、電源投入時には
接続点Bの電位が4VBEに達するまで制御信号を
出すもので、その制御信号の発生期間はそれぞれ
R1C1およびR2C2の時定数を制御することによつ
て、調整することができる。
As mentioned above, when switching modes, the potential at connection point A reaches from V BE to 4V BE , or from 4V BE to
It outputs a control signal while it reaches V BE , and when the power is turned on, it outputs a control signal until the potential at connection point B reaches 4V BE , and the generation period of the control signal is
It can be adjusted by controlling the time constants of R 1 C 1 and R 2 C 2 .

第2図は録音/再生切換え時に音声増幅器から
発生する過渡音と、この実施例回路から出力され
る制御信号との波形をそれぞれaおよびbに示
す。図示のように過渡音発生時には制御信号がで
ており、この制御信号を利用して過渡音を軽減で
きる。
In FIG. 2, the waveforms of the transient sound generated from the audio amplifier during recording/reproduction switching and the control signal output from this embodiment circuit are shown in a and b, respectively. As shown in the figure, a control signal is output when a transient sound occurs, and this control signal can be used to reduce the transient sound.

第3図は電源投入時の音声増幅器の立上り特性
と、この実施例回路から出力される制御信号との
波形をそれぞれ破線および実線に示す。これ
も出力の立上り時には制御信号がでており、この
制御信号を用いて不快出力音を抑制できる。
In FIG. 3, the rise characteristics of the audio amplifier when the power is turned on and the waveforms of the control signal output from this embodiment circuit are shown by broken lines and solid lines, respectively. A control signal is also output when the output rises, and this control signal can be used to suppress unpleasant output sound.

第4図はこの発明の一実施例の構成を示すブロ
ツク回路図で、11は録音入力端子、12は再生
入力端子、13は録音用増幅器、14は再生用増
幅器、15は録音/再生切換えスイツチ、16は
出力用コンデンサ、17は出力端子、18は第1
図で示した制御信号発生回路、19はその制御信
号出力端子CONTからの制御信号で開閉動作を
するトランジスタであつて、制御信号発生回路1
8は両増幅器13,14の電源Vccと同一電源で
動作するように構成されるとともに、その内部の
切換えスイツチS1は録音/再生切換えスイツチ1
5と連動させるようにしているので、この回路1
8から得られる制御信号はトランジスタ19を導
通させ、電源投入時およびモード切換え時の過渡
音出力を抑制できることは前述の説明から明らか
である。そして、この発明では制御信号発生回路
を増幅器と一体に一つの半導体基体内に構成した
ので、装置の小形化が可能である。
FIG. 4 is a block circuit diagram showing the configuration of an embodiment of the present invention, in which 11 is a recording input terminal, 12 is a playback input terminal, 13 is a recording amplifier, 14 is a playback amplifier, and 15 is a recording/playback switch. , 16 is an output capacitor, 17 is an output terminal, 18 is a first
The control signal generation circuit 19 shown in the figure is a transistor that opens and closes according to a control signal from its control signal output terminal CONT, and the control signal generation circuit 1
8 is configured to operate with the same power supply Vcc as the power supply for both amplifiers 13 and 14, and the internal changeover switch S1 is the recording/playback changeover switch 1.
5, so this circuit 1
It is clear from the above description that the control signal obtained from the transistor 8 makes the transistor 19 conductive, thereby suppressing the transient sound output at power-on and mode switching. Further, in the present invention, since the control signal generation circuit and the amplifier are integrated into one semiconductor substrate, it is possible to downsize the device.

第5図はこの発明の他の実施例を示すブロツク
構成図で、20−1,……,20−nは信号入力
端子、21−1,……,21−nは増幅器、22
−1,……22−nは出力用コンデンサ、23−
1,……,23−nは出力端子、19−1,…
…,19−nは制御信号発生回路18から端子
CONTを通して供給される制御信号の期間だけ
導通してそれぞれ増幅器出力端子23−1,…
…,23−nを接地するトランジスタである。こ
の実施例では各増幅器21−1,……,21−n
と制御信号発生回路18とは同一半導体チツプ内
に形成されている。すなわち、電源が制御信号発
生回路18と共通であり、モード切換えがすべて
共通に行なわれる増幅器であれば、複数の増幅器
21−1,……,21−nについて過渡音の軽減
が可能である。
FIG. 5 is a block configuration diagram showing another embodiment of the present invention, in which 20-1, . . . , 20-n are signal input terminals, 21-1, .
-1,...22-n is an output capacitor, 23-
1,...,23-n are output terminals, 19-1,...
..., 19-n are terminals from the control signal generation circuit 18.
The amplifier output terminals 23-1, . . . are conductive only during the period of the control signal supplied through CONT.
..., 23-n are grounded. In this embodiment, each amplifier 21-1, ..., 21-n
and control signal generating circuit 18 are formed within the same semiconductor chip. That is, as long as the power source is common to the control signal generation circuit 18 and the mode switching is performed in common for all amplifiers, it is possible to reduce transient noise for the plurality of amplifiers 21-1, . . . , 21-n.

以上説明したように、この発明では音声増幅器
の動作モード切換え時または電源投入時に制御信
号を発生させ、これによつて過渡音を抑制できる
制御信号発生回路をその音声増幅器と一体に一つ
の半導体基体内に構成したので、上記過渡時の不
快音出力がなくなり、快適な音声出力が得られる
とともに装置の小形化が可能になる。
As explained above, in the present invention, a control signal generation circuit that generates a control signal when switching the operating mode of an audio amplifier or when turning on the power, thereby suppressing transient noise, is integrated with the audio amplifier into a single semiconductor substrate. Since it is configured inside the body, the unpleasant sound output during the above transition is eliminated, comfortable sound output can be obtained, and the device can be made smaller.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明に用いる過渡音制御信号発生
回路の一例を示す回路図、第2図は動作モード切
換え時の過渡音出力と上記回路で得られる制御信
号とを示す波形図、第3図は電源投入時の音声増
幅器の立上り特性と上記回路で得られる制御信号
とを示す波形図、第4図はこの発明の一実施例の
構成を示すブロツク図、第5図はこの発明の他の
実施例の構成を示すブロツク図である。 図において、1,2,3は電圧比較器、R1
C1およびR2,C2はそれぞれ時定数回路を構成す
る抵抗とコンデンサ、CONTは制御信号出力端
子、13,14,21−1,……,21−nは音
声増幅器、18は過渡音制御信号発生回路であ
る。なお、図中同一符号は同一または相当部分を
示す。
Fig. 1 is a circuit diagram showing an example of a transient sound control signal generation circuit used in the present invention, Fig. 2 is a waveform diagram showing the transient sound output when switching the operation mode and the control signal obtained by the above circuit, and Fig. 3 4 is a waveform diagram showing the rise characteristics of the audio amplifier when the power is turned on and the control signal obtained by the above circuit, FIG. 4 is a block diagram showing the configuration of one embodiment of the present invention, and FIG. FIG. 2 is a block diagram showing the configuration of an embodiment. In the figure, 1, 2, 3 are voltage comparators, R 1 ,
C 1 , R 2 , C 2 are the resistors and capacitors that constitute the time constant circuit, CONT is the control signal output terminal, 13, 14, 21-1, ..., 21-n are the audio amplifiers, and 18 is the transient sound control This is a signal generation circuit. Note that the same reference numerals in the figures indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 1 音声増幅器と、該音声増幅器の電源投入時に
所定時定数で変化する第1の直流変化電圧を発生
し、上記第1の直流変化電圧の値が所定範囲にあ
る間制御信号を出力するとともに動作モード切換
え時に所定時定数で変化する第2の直流変化電圧
を発生し、2つの電圧比較器を用いたウインドコ
ンパレータ方式により上記第2の直流変化電圧が
所定範囲にある間制御信号を出力し、該制御信号
によつて上記音声増幅器の上記電源投入時または
動作モード切換え時に発生する過渡出力音を抑制
する過渡出力音抑制回路とを同一半導体基体内に
内蔵したことを特徴とする半導体集積回路。
1. An audio amplifier, which generates a first variable DC voltage that changes with a predetermined time constant when the audio amplifier is powered on, outputs a control signal and operates while the value of the first variable DC voltage is within a predetermined range. Generates a second variable DC voltage that changes with a predetermined time constant when switching modes, and outputs a control signal while the second variable DC voltage is within a predetermined range using a window comparator method using two voltage comparators; A semiconductor integrated circuit characterized in that a transient output sound suppressing circuit for suppressing transient output sound generated when the power of the audio amplifier is turned on or the operating mode is switched by the control signal is built in the same semiconductor substrate.
JP56205759A 1981-12-18 1981-12-18 Semiconductor integrated circuit Granted JPS58106906A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56205759A JPS58106906A (en) 1981-12-18 1981-12-18 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56205759A JPS58106906A (en) 1981-12-18 1981-12-18 Semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JPS58106906A JPS58106906A (en) 1983-06-25
JPH0119646B2 true JPH0119646B2 (en) 1989-04-12

Family

ID=16512188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56205759A Granted JPS58106906A (en) 1981-12-18 1981-12-18 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPS58106906A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0622294B2 (en) * 1986-10-07 1994-03-23 新日本無線株式会社 Current source circuit with monitoring function

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5454252U (en) * 1977-09-19 1979-04-14

Also Published As

Publication number Publication date
JPS58106906A (en) 1983-06-25

Similar Documents

Publication Publication Date Title
US3959817A (en) Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus
US4631419A (en) Transistor switch and driver circuit
JPH08275577A (en) Current mirror circuit for use in coil driver circuit of brushless d.c.motor
JPH0119646B2 (en)
JPH0117605B2 (en)
JPH0519323B2 (en)
JPS6127927B2 (en)
JP3157461B2 (en) Smoothing circuit
JPH0810975Y2 (en) Low frequency amplifier
JPH0743807Y2 (en) Tape player
JP2623954B2 (en) Variable gain amplifier
JPS6239498B2 (en)
JPH0161247B2 (en)
JPH0878979A (en) Signal processor
JPS5930212A (en) Magnetic recording and reproducing device
JP2732672B2 (en) Amplifier circuit
JPS6327354Y2 (en)
JPH0727836Y2 (en) Motor drive circuit
JPH0115227Y2 (en)
JPH0226808B2 (en)
JPH0447362B2 (en)
JPH0421940B2 (en)
JPH09214261A (en) Power amplifier circuit
JPH01211201A (en) Switching circuit
JPH0543210B2 (en)