JP2001244749A - Mute circuit and audio amplifier circuit - Google Patents

Mute circuit and audio amplifier circuit

Info

Publication number
JP2001244749A
JP2001244749A JP2000051634A JP2000051634A JP2001244749A JP 2001244749 A JP2001244749 A JP 2001244749A JP 2000051634 A JP2000051634 A JP 2000051634A JP 2000051634 A JP2000051634 A JP 2000051634A JP 2001244749 A JP2001244749 A JP 2001244749A
Authority
JP
Japan
Prior art keywords
mute
transistor
circuit
signal
switch circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000051634A
Other languages
Japanese (ja)
Other versions
JP3814118B2 (en
Inventor
Masanori Fujisawa
雅憲 藤澤
Shinichi Yoda
真一 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000051634A priority Critical patent/JP3814118B2/en
Publication of JP2001244749A publication Critical patent/JP2001244749A/en
Application granted granted Critical
Publication of JP3814118B2 publication Critical patent/JP3814118B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a mute circuit, that is suitable for an audio circuit where malfunctions hardly takes place, even if an output voltage of a preamplifier is increased in the case of adopting an IC for a mute switching transistor(TR) and high dynamic range can be adopted and to provide an audio amplifier circuit. SOLUTION: The mute circuit is provided with an integrated circuit, where an amplifier and a mute switch circuit inserted between an output line of the amplifier and a reference voltage line are integrated, and a mute signal generating circuit that generates a mute signal. The mute switch circuit has 1st and 2nd NPN transistors(TRs), the emitter of the 1st TR is connected to the output line, the collectors of the 1st and 2nd TRs are connected, the emitter of the 2nd TR is connected to the reference voltage line and a mute signal turns on the 1st and 2nd TRs.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、ミュート回路お
よびオーディオ増幅回路に関し、詳しくは、デジタルオ
ーディオ機器やテレビ,VTR等におけるオーディオ信
号処理回路に用いられるミュート回路において、ミュー
ト用のスイッチングトランジスタをIC化した場合にプ
リアンプの出力電圧が大きくなっても誤動作が発生し難
く、ダイナミックレンジを大きく採ることができ、ミュ
ートスイッチがON/OFFしたときにボス音が発生し
難いようなミュート回路およびオーディオ増幅回路に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mute circuit and an audio amplifier circuit. In this case, even if the output voltage of the preamplifier becomes large, a malfunction does not easily occur, a large dynamic range can be obtained, and a boss sound is hardly generated when the mute switch is turned ON / OFF. About.

【0002】[0002]

【従来の技術】トランジスタ等を用いるオーディオ信号
処理回路では、パワースイッチの“ON”時に、いわゆ
るポップ音等の不快な異常音を伴い、最悪の場合にはパ
ワーアンプを介してスピーカを破損することもある。そ
こで、一般的には、ミュート回路を挿入してパワーアン
プ等が定常の安定状態に達するまで、オーディオ信号の
経路を強制的に遮断又は接地する。あるいはまた、装置
の動作中に無音状態を選択するときに、ミュート回路を
動作させる。
2. Description of the Related Art An audio signal processing circuit using a transistor or the like is accompanied by an unpleasant abnormal sound such as a so-called pop sound when a power switch is turned on, and in the worst case, a speaker is damaged via a power amplifier. There is also. Therefore, generally, a mute circuit is inserted to forcibly cut off or ground the audio signal path until the power amplifier or the like reaches a steady state. Alternatively, when a silent state is selected during operation of the device, the mute circuit is operated.

【0003】図4は、この種のミュート回路を有するア
ナログ増幅のオーディオ増幅回路1であって、2は、プ
リアンプIC部であって、IC化されており、プリアン
プ3,ミュート信号発生回路7,ミュートのスイッチ回
路SW1,SW2等を有している。そして、6は、テープ
に録音されたオーディオ信号を読み取る磁気ヘッドであ
り、4はパワーアンプ、5はスピーカである。なお、ミ
ュート回路は、ミュート信号発生回路7そのものを指す
こともあるが、この明細書では、ミュート信号発生回路
7とミュートのスイッチ回路SW1,SW2とからなるも
のとする。スイッチ回路SW1は、プリアンプ3とパワ
ーアンプ4の間の出力ラインとグランドGNDとの間に
挿入され、スイッチ回路SW2は、入力ラインに直列に
挿入されている。この例のプリアンプIC部2の構成
は、正負の両電源で動作するものであり、グランド電位
を信号基準としている。また、スイッチ回路SW1がI
Cに内蔵され、ミュート信号はM1,M2の2つが生成さ
れて、ミュート信号M1がミュートのスイッチ回路SW1
の制御に用いられ、ミュート信号M2がスイッチ回路S
W2の制御に用いられている。
FIG. 4 shows an analog amplifying audio amplifier circuit 1 having a mute circuit of this kind. Reference numeral 2 denotes a preamplifier IC unit, which is formed as an IC, and includes a preamplifier 3, a mute signal generation circuit 7, Mute switch circuits SW1 and SW2 are provided. Reference numeral 6 denotes a magnetic head for reading an audio signal recorded on a tape, 4 denotes a power amplifier, and 5 denotes a speaker. Although the mute circuit may refer to the mute signal generation circuit 7 itself, in this specification, it is assumed that the mute circuit includes the mute signal generation circuit 7 and the mute switch circuits SW1 and SW2. The switch circuit SW1 is inserted between an output line between the preamplifier 3 and the power amplifier 4 and the ground GND, and the switch circuit SW2 is inserted in series with the input line. The configuration of the preamplifier IC unit 2 in this example operates with both positive and negative power supplies, and uses the ground potential as a signal reference. Also, the switch circuit SW1 is I
C, two mute signals M1 and M2 are generated, and the mute signal M1 is a switch circuit SW1 for muting.
, And the mute signal M2 is supplied to the switch circuit S
It is used for controlling W2.

【0004】[0004]

【発明が解決しようとする課題】オーディオ増幅回路で
は、ドライブ段の飽和を防止し、高い出力電圧を発生さ
せるためにブートストラップ回路が用いられ、あるい
は、電源電圧を昇圧したりしている。また、ゲーム機や
CD再生等のデジタルオーディオ増幅回路では、デジタ
ル値をD/A変換した後のアナログ信号をプリアンプで
増幅することになるが、この場合にダイナミックレンジ
を大きく採るためにプリアンプの出力電圧がアナログオ
ーディオ信号の出力より大きく、正負の両極性の電圧に
なる場合が多い。このような信号レベルの大きい出力を
発生する回路において、出力段のメインアンプ入力の手
前でミュートをかける場合には、ミュート期間以外では
ON動作をしない、高い耐圧のミュートスイッチ回路が
要求される。前記の図4の場合のスイッチ回路SW1
は、NPNとPNPトランジスタを背中合わせに並列接
続したものであるが、デジタルオーディオ増幅回路をは
じめとして、ダイナミックレンジを大きく採るオーディ
オ増幅回路にあっては、そのためにプリアンプの出力電
圧が大きくなり、例えば、出力信号の電圧がサブストレ
ートの基準電圧である負側電源電圧に対してこれよりも
振られると、トランジスタを並列接続したスイッチ回路
SW1では、サブストレートをコレクタとする寄生トラ
ンジスタがプリアンプの負電圧の出力信号によりONす
ることになり、スイッチ回路SW1がONする誤動作が
発生し易い。また、正側の電源だけの動作でVcc/2を
基準とするものでは、通常、サブストレートの基準電圧
がグランドGNDに設定されるが、プリアンプの出力信
号を正側に維持しなければならず、ダイナミックレンジ
が大きく採れない欠点がある。
In an audio amplifier circuit, a bootstrap circuit is used to prevent saturation of a drive stage and generate a high output voltage, or a power supply voltage is boosted. In a digital audio amplifier circuit for a game machine, a CD player, or the like, an analog signal after digital-to-analog conversion of a digital value is amplified by a preamplifier. In this case, the output of the preamplifier is increased to obtain a large dynamic range. In many cases, the voltage is higher than the output of the analog audio signal and becomes a voltage of both positive and negative polarities. In a circuit that generates an output having such a high signal level, when muting is performed before the input of the main amplifier at the output stage, a high-withstand-voltage mute switch circuit that does not perform an ON operation except during the mute period is required. The switch circuit SW1 in the case of FIG.
Is an NPN and PNP transistor connected in parallel back-to-back, but in an audio amplifier circuit that adopts a large dynamic range, such as a digital audio amplifier circuit, the output voltage of the preamplifier becomes large. When the voltage of the output signal is shifted more than the negative power supply voltage, which is the reference voltage of the substrate, in the switch circuit SW1 in which the transistors are connected in parallel, the parasitic transistor whose collector is the substrate is connected to the negative voltage of the preamplifier. Since it is turned on by the output signal, a malfunction in which the switch circuit SW1 is turned on easily occurs. In the case where only the power supply on the positive side is operated and Vcc / 2 is used as a reference, the reference voltage of the substrate is usually set to the ground GND, but the output signal of the preamplifier must be maintained on the positive side. However, there is a disadvantage that a large dynamic range cannot be obtained.

【0005】さらに、前記のように、グランドGNDと
アンプの出力との間にスイッチ回路SW1を接続した場
合には、スイッチ回路SW1のミュートによるON/O
FF動作時にこれによるポップ音が発生し易い欠点があ
る。この発明の目的は、このような従来技術の問題点を
解決するものであり、ミュート用のスイッチングトラン
ジスタをIC化した場合にプリアンプの出力電圧が大き
くなっても誤動作が発生し難く、ダイナミックレンジを
大きく採ることができるミュート回路およびオーディオ
増幅回路を提供することにある。この発明の他の目的
は、ダイナミックレンジを大きく採ることができ、ミュ
ートスイッチがON/OFFしたときにポップ音が発生
し難いミュート回路およびオーディオ増幅回路を提供す
ることにある。
Further, as described above, when the switch circuit SW1 is connected between the ground GND and the output of the amplifier, the ON / O of the switch circuit SW1 is muted.
There is a disadvantage that a pop sound is likely to be generated during the FF operation. SUMMARY OF THE INVENTION An object of the present invention is to solve such a problem of the prior art. When an IC is used as a mute switching transistor, a malfunction does not easily occur even if the output voltage of a preamplifier becomes large, and the dynamic range is reduced. An object of the present invention is to provide a mute circuit and an audio amplifier circuit which can be widely adopted. Another object of the present invention is to provide a mute circuit and an audio amplifier circuit which can take a large dynamic range and hardly generate a pop sound when a mute switch is turned ON / OFF.

【0006】[0006]

【課題を解決するための手段】このような目的を達成す
るための第1の発明のミュート回路およびオーディオ増
幅回路の特徴は、アンプと、このアンプの出力ラインと
基準電圧ラインとの間に挿入されたミュートスイッチ回
路とが集積化された集積回路と、ミュート信号を発生す
るミュート信号発生回路とを備え、ミュートスイッチ回
路がNPN型の第1および第2のトランジスタを有して
いて、第1のトランジスタのエミッタが出力ラインに接
続され、第1および第2のトランジスタのコレクタ同士
が接続され、第2のトランジスタのエミッタが基準電圧
ラインに接続され、ミュート信号に応じて第1および第
2のトランジスタがONになるものである。また、前記
の他の目的を達成するための第2の発明のミュート回路
およびオーディオ増幅回路の特徴は、アンプと、このア
ンプの出力ラインと基準電圧ラインとの間に挿入された
ミュートスイッチ回路とが集積化された集積回路と、ミ
ュート信号を発生するミュート信号発生回路と、ミュー
ト信号を受けてミュートスイッチ回路をONにするミュ
ート制御回路とを備え、ミュートスイッチ回路がNPN
型の第1および第2のトランジスタを有していて、第1
のトランジスタのエミッタが出力ラインに接続され、第
1および第2のトランジスタのコレクタ同士が接続さ
れ、第2のトランジスタのエミッタが基準電圧ラインに
接続され、ミュート信号発生回路が、ミュート信号を受
けて第2のトランジスタをONした後にトランジスタを
ONにし、ミュート信号が停止したときには第2のトラ
ンジスタをOFFした後にトランジスタをOFFにする
制御信号を第1および第2のトランジスタのベースに加
えるものである。
The first aspect of the present invention for achieving the above object is a mute circuit and an audio amplifier circuit, which are characterized in that an amplifier is inserted between an output line of the amplifier and a reference voltage line. And a mute signal generation circuit for generating a mute signal, wherein the mute switch circuit has first and second NPN transistors and a first mute switch circuit. Are connected to the output line, the collectors of the first and second transistors are connected to each other, the emitter of the second transistor is connected to the reference voltage line, and the first and second transistors are connected according to the mute signal. The transistor is turned on. Further, a feature of the mute circuit and the audio amplifier circuit of the second invention for achieving the other object is that an amplifier, a mute switch circuit inserted between an output line of the amplifier and a reference voltage line, and , An mute signal generation circuit for generating a mute signal, and a mute control circuit for receiving the mute signal and turning on the mute switch circuit.
A first and a second transistor of the type
Are connected to the output line, the collectors of the first and second transistors are connected to each other, the emitter of the second transistor is connected to the reference voltage line, and the mute signal generation circuit receives the mute signal. A control signal for turning on the transistor after turning on the second transistor and for turning off the transistor after turning off the second transistor when the mute signal is stopped is applied to the bases of the first and second transistors.

【0007】さらに、前記の他の目的を達成するための
第3の発明の特徴は、アンプと、このアンプの出力ライ
ンと基準電圧ラインとの間に挿入されたミュートスイッ
チ回路と、ミュート信号を発生するミュート信号発生回
路と、ミュート信号を受けてミュートスイッチ回路をO
N/OFFにするミュート制御回路とを備えていて、ミ
ュートスイッチ回路が、出力ラインと基準ラインとの間
に出力側(例えば、コレクタ−エミッタ)が直列に第1
のトランジスタを上流側とし第2のトランジスタを下流
側として順次接続された第1および第2のトランジスタ
を有するものであり、ミュート信号発生回路が、ミュー
ト信号を受けて第2のトランジスタをONした後に前記
第1のトランジスタをONにし、ミュート信号が停止し
たときには第2のトランジスタをOFFした後に第1の
トランジスタをOFFにする制御信号を第1および第2
のトランジスタのベースに加えるものである。
Further, a third aspect of the present invention for achieving the other object is that an amplifier, a mute switch circuit inserted between an output line of the amplifier and a reference voltage line, and a mute signal are provided. The generated mute signal generation circuit and the mute switch circuit
A mute control circuit for N / OFF, wherein the mute switch circuit includes an output side (for example, a collector-emitter) connected in series between the output line and the reference line.
The first and second transistors are sequentially connected such that the first transistor is the upstream side and the second transistor is the downstream side, and after the mute signal generation circuit receives the mute signal and turns on the second transistor, When the first transistor is turned on, and when the mute signal is stopped, the first and second control signals for turning off the first transistor after turning off the second transistor are transmitted.
To the base of the transistor.

【0008】[0008]

【発明の実施の形態】このように、第1の発明では、ミ
ュートスイッチ回路がNPN型の第1および第2のトラ
ンジスタを有していて、第1のトランジスタのエミッタ
が出力ラインに接続され、第1および第2のトランジス
タのコレクタ同士が接続され、第2のトランジスタのエ
ミッタが基準電圧ラインに接続されている。これによ
り、ミュート動作していない、ミュートスイッチ回路が
OFF状態のときにおいて、アンプの出力ラインがたと
え負側に振られても下流の第2のトランジスタがOFF
状態となっているので、エミッタが出力ラインに接続さ
れた上流の第1のトランジスタのコレクタがフローティ
ング状態となっているのでこのトランジスタと寄生トラ
ンジスタとがONすることはほとんどなくなり、ダイナ
ミックレンジを大きく採ることができる。また、第2お
よび第3の発明では、さらに、第1のトランジスタと第
2のトランジスタのON/OFF動作を同時に行わない
ようにしているので、ミュートスイッチ回路のミュート
動作時のON/OFFの過渡状態におけるアンプの出力
ラインからみたインピーダンスが高くなるので、ミュー
トスイッチ回路のミュート動作時に流れる過渡電流値が
微少となり、これによるホップONが発生が抑制され
る。その結果、ミュート用のスイッチングトランジスタ
をIC化した場合にプリアンプの出力電圧が大きくなっ
ても負側に振られても誤動作が発生し難く、ダイナミッ
クレンジを大きく採ることができるオーディオ増幅回路
を実現することができる。
As described above, in the first invention, the mute switch circuit has the first and second NPN transistors, and the emitter of the first transistor is connected to the output line; The collectors of the first and second transistors are connected to each other, and the emitter of the second transistor is connected to a reference voltage line. Thereby, when the mute switch circuit is not in the mute operation state and the mute switch circuit is in the OFF state, the second transistor on the downstream side is turned off even if the output line of the amplifier is swung to the negative side.
In this state, the collector of the upstream first transistor whose emitter is connected to the output line is in a floating state, so that this transistor and the parasitic transistor hardly turn on, and a large dynamic range is taken. be able to. Further, in the second and third inventions, the ON / OFF operation of the first transistor and the second transistor is not performed simultaneously, so that the ON / OFF transition at the time of the mute operation of the mute switch circuit is performed. Since the impedance seen from the output line of the amplifier in the state becomes high, the transient current value flowing at the time of the mute operation of the mute switch circuit becomes very small, thereby suppressing occurrence of hop-on. As a result, when the switching transistor for mute is formed into an IC, an audio amplifier circuit which does not easily malfunction even when the output voltage of the preamplifier becomes large or swings to the negative side and which can take a large dynamic range is realized. be able to.

【0009】[0009]

【実施例】図1は、この発明のミュート回路を適用した
一実施例のブロック図、図2は、ミュートスイッチの動
作のタイミング説明図、図3は、ミュートスイッチ回路
部分の半導体構造の概要断面図である。図1と図4との
相違は、図4に対して図1のオーディオ増幅回路10
は、デジタルオーディオ増幅回路であって、ゲーム機や
CD再生等のデジタル信号再生回路8から再生されたデ
ジタル入力信号をプリアンプIC部11に内蔵されたD
/A変換回路(D/A)12で受けてそれをD/A変換
し、その変換アナログ信号をプリアンプ13が受ける点
と、ミュートのスイッチ回路が図4のスイッチ回路SW
1に換えてスイッチ回路SWとなっていて、スイッチ回
路SWがパワーアンプ4の手前に設けられ、ミュート信
号制御回路14が図4のミュート信号発生回路7との間
に設けられている点である。なお、ミュート信号発生回
路7が発生するミュート信号M2はこの実施例の回路で
は不要であるので割愛する。ここで、プリアンプ13
は、正側の電源で動作し、グランドGNDレベルを基準
とする出力信号を発生してダイナミックレンジを大きく
採る回路である。そのために、+Vcc/2を基準として
動作するアンプに対して、図示するように、コンデンサ
C1,抵抗R、コンデンサC2の直列回路とを介して交流
結合によりパワーアンプ4に接続されている。
FIG. 1 is a block diagram of an embodiment to which a mute circuit according to the present invention is applied, FIG. 2 is a timing chart for explaining the operation of a mute switch, and FIG. FIG. The difference between FIG. 1 and FIG. 4 is that the audio amplifier circuit 10 of FIG.
Is a digital audio amplifying circuit, which converts a digital input signal reproduced from a digital signal reproducing circuit 8 such as a game machine or a CD reproducing circuit into a D
A / A conversion circuit (D / A) 12 receives the converted analog signal, and converts the converted analog signal to a preamplifier 13. The mute switch circuit is a switch circuit SW shown in FIG.
1 in that a switch circuit SW is provided, the switch circuit SW is provided before the power amplifier 4, and the mute signal control circuit 14 is provided between the mute signal generation circuit 7 and FIG. . The mute signal M2 generated by the mute signal generation circuit 7 is unnecessary in the circuit of this embodiment and will not be described. Here, the preamplifier 13
Is a circuit that operates with a positive power supply, generates an output signal based on the ground GND level, and takes a large dynamic range. To this end, an amplifier operating on the basis of + Vcc / 2 is connected to the power amplifier 4 by AC coupling via a series circuit of a capacitor C1, a resistor R, and a capacitor C2, as shown in the figure.

【0010】先のミュートのスイッチ回路SWは、抵抗
RとコンデンサC2との接続点NとグランドGNDとの
間に接続されたNPNトランジスタQ1とNPNトラン
ジスタQ2の直列回路からなる。トランジスタQ1のエミ
ッタが接続点Nに接続され、そのコレクタがトランジス
タQ2のコレクタに接続され、トランジスタQ2のエミッ
タがグランドGNDに接続されている。トランジスタQ
1のベースには、グランドGNDとの間にミュート信号
制御回路14においてコンデンサC3が接続され、この
ベースは、ミュート信号制御回路14のカレントミラー
接続の出力側トランジスタQ5のコレクタに接続されて
これの出力電流を受けてONにされる。また、トランジ
スタQ2のベースは、ミュート信号制御回路14のカレ
ントミラー接続の出力側トランジスタQ4のコレクタに
接続されてこれの出力電流を受けてONにされる。
The above-mentioned mute switch circuit SW comprises a series circuit of an NPN transistor Q1 and an NPN transistor Q2 connected between a connection point N between a resistor R and a capacitor C2 and a ground GND. The emitter of the transistor Q1 is connected to the connection point N, the collector is connected to the collector of the transistor Q2, and the emitter of the transistor Q2 is connected to the ground GND. Transistor Q
A capacitor C3 is connected to the base of the mute signal control circuit 14 between the base and the ground GND, and this base is connected to the collector of the output-side transistor Q5 connected to the current mirror of the mute signal control circuit 14 and connected thereto. The output current is turned on. Further, the base of the transistor Q2 is connected to the collector of the output-side transistor Q4 connected to the current mirror of the mute signal control circuit 14, and is turned on in response to the output current.

【0011】ミュート信号制御回路14は、入力側のト
ランジスタをトランジスタQ3として出力側のトランジ
スタをトランジスタQ4,Q5とし、各トランジスタのエ
ミッタ側が電源ライン+Vccに接続されたカレントミラ
ー接続のPNPのトランジスタとNPNトランジスタQ
6、そして前記のコンデンサC3とからなる。NPNトラ
ンジスタQ6は、トランジスタQ3のエミッタに抵抗R1
を介してそのコレクタが接続され、エミッタがグランド
GNDに接続されている。そして、NPNトランジスタ
Q6のベースにミュート信号M1を受ける。トランジスタ
Q6がミュート信号M1(トランジスタQ6をONさせる
所定の電圧レベルの信号)を受けたときには、トランジ
スタQ6がONになり、トランジスタQ3がONとなっ
て、このときトランジスタQ3に流れる電流がトランジ
スタQ4,Q5から出力されて、トランジスタQ1のベー
スとトランジスタQ2のベースに供給される。トランジ
スタQ1のベースにはコンデンサC3がグランドGNDと
の間に挿入されているので、このとき、トランジスタQ
2が先にONとなり、その後にトランジスタQ1がONと
なる。そして、ミュート信号M1がOFF(グランドレ
ベル)になったときには、トランジスタQ6がOFFと
なり、トランジスタQ2がOFFしてからトランジスタ
Q1が少し遅れてOFFになる。このON/OFFの状
態を示すのが図2である。
The mute signal control circuit 14 has a transistor Q3 on the input side, transistors Q4 and Q5 on the output side, and an NPN transistor connected to a current mirror PNP transistor whose emitter side is connected to the power supply line + Vcc. Transistor Q
6, and the above-mentioned capacitor C3. The NPN transistor Q6 has a resistor R1 connected to the emitter of the transistor Q3.
, The collector of which is connected, and the emitter of which is connected to ground GND. Then, the mute signal M1 is received at the base of the NPN transistor Q6. When the transistor Q6 receives the mute signal M1 (a signal of a predetermined voltage level for turning on the transistor Q6), the transistor Q6 is turned on, and the transistor Q3 is turned on. The output from Q5 is supplied to the base of transistor Q1 and the base of transistor Q2. At this time, the capacitor C3 is inserted between the base of the transistor Q1 and the ground GND.
2 is turned on first, and then the transistor Q1 is turned on. When the mute signal M1 turns off (ground level), the transistor Q6 turns off, and the transistor Q1 turns off with a slight delay after the transistor Q2 turns off. FIG. 2 shows this ON / OFF state.

【0012】図2は、ミュート信号M1とトランジスタ
Q1、トランジスタQ2との動作タイミングを示すもので
あり、トランジスタQ1とトランジスタQ2のON動作
は、トランジスタQ2に対してトランジスタQ1がΔtだ
け遅れる。また、OFFにおいてはトランジスタQ2に
対してトランジスタQ1がΔdだけ遅れる。これにより
プリアンプ13の出力からみたミュート動作時のスイッ
チ回路SWのインピーダンスは、過渡状態ではそれぞれ
のスイッチトランジスタがON/OFFするときよりも
高い値となる。すなわち、スイッチ回路SWがOFFか
らONへあるいはONからOFFへと移行する過渡状態
の動作のときには、いずれか一方がOFF状態あって他
方がONになることにより直列接続されたトランジスタ
Q1とトランジスタQ2のインピーダンスが高いものとな
る。スイッチ回路SWのインピーダンスが過渡状態で高
い値になると、ミュート動作時のスイッチ回路SWによ
り発生するボス音の波形は非常に低いレベルに抑えるこ
とができる。これについてさらに説明すると、ここで、
トランジスタQ1のベース電圧をVBとし、コンデンサC
3の容量をC、駆動電流値をiとすると、 VB=∫idt/C Δt≦VB・C/i VB=0.7とすれば、Δt≦0.7×C/iとなる。こ
のΔtの時間が可聴周波数以下の20Hz以下では(あ
るいは可聴周波数以上20kHzを越えていれば)、ボ
ス音は人に聞こえない。トランジスタQ1,Q2のベース
に加えられる駆動電流値iとしては、5mA〜10mA
程度で、コンデンサC3の容量としては、数十pF〜数
百pFとすれば、スイッチ回路SWにより発生するボス
音の波形が非常に低いレベルでかつ20Hz以下に抑え
ることができる。
FIG. 2 shows the operation timing of the mute signal M1, the transistor Q1, and the transistor Q2. The ON operation of the transistor Q1 and the transistor Q2 lags behind the transistor Q2 by Δt. In the OFF state, the transistor Q1 lags behind the transistor Q2 by Δd. As a result, the impedance of the switch circuit SW at the time of the mute operation as seen from the output of the preamplifier 13 has a higher value in a transient state than when each switch transistor is turned on / off. That is, when the switch circuit SW is in a transitional state operation in which the transition is made from OFF to ON or from ON to OFF, one of the transistors Q1 and Q2 connected in series by turning off one and turning on the other. The impedance becomes high. When the impedance of the switch circuit SW becomes a high value in the transient state, the waveform of the boss sound generated by the switch circuit SW during the mute operation can be suppressed to a very low level. To explain this further, here:
The base voltage of the transistor Q1 is set to VB, and the capacitor C
Assuming that the capacity of C is C and the drive current value is i, if VB = ∫idt / C Δt ≦ VB · C / i VB = 0.7, then Δt ≦ 0.7 × C / i. When the time Δt is equal to or lower than the audio frequency and equal to or lower than 20 Hz (or equal to or higher than the audio frequency and equal to or higher than 20 kHz), the boss sound is inaudible to humans. The drive current value i applied to the bases of the transistors Q1 and Q2 is 5 mA to 10 mA.
If the capacitance of the capacitor C3 is set to several tens pF to several hundred pF, the waveform of the boss sound generated by the switch circuit SW can be suppressed to a very low level and 20 Hz or less.

【0013】次に、スイッチ回路SWのミュート期間以
外(ミュートOFF状態のとき)のON誤動作とダイナ
ミックレンジとの関係を説明する。プリアンプ13は、
ダイナミックレンジを大きく採るために、+Vcc/2を
基準として動作するアンプであり、コンデンサC1を介
することにより、それがグランドGNDレベルを基準と
するオーディオ信号となり、ここでは、出力が正負に振
幅が大きく変化する。この信号がスイッチ回路SWに加
えられることになる。このような回路にあっても、スイ
ッチ回路SWは、プリアンプ13の負側の出力電圧で誤
動作することはほとんどない。それは、スイッチ回路S
WがトランジスタQ1とトランジスタQ2との直列回路で
構成され、ミュート期間以外は下流のトランジスタQ2
がOFFになっているので、この状態にある限り、上流
のトランジスタQ1のコレクタ側はフローテング状態に
なっている。この状態で上流のトランジスタQ1のエミ
ッタ側がプリアンプ13の出力電圧を受け、それが負の
大きな電圧であったときに、このトランジスタQ1のベ
ース(グランド電位)とエミッタ間が0.7V以上とな
り、ON状態に駆動されることがある。このような状態
になっても下流のトランジスタQ2がOFFになってい
るのでトランジスタQ1のコレクタ側からの電流供給は
されない。したがって、スイッチ回路SWは全体として
ONにはならない。もちろん、スイッチ回路SWがOF
F状態のときに上流のトランジスタQ1のエミッタ側が
大きな正側の電圧を受けているときにはトランジスタQ
1のベース−エミッタ間が逆バイアスになっているので
ONすることはない。
Next, the relationship between the ON malfunction and the dynamic range of the switch circuit SW during periods other than the mute period (when the mute is OFF) will be described. The preamplifier 13
An amplifier that operates on the basis of + Vcc / 2 in order to obtain a large dynamic range. By passing through the capacitor C1, it becomes an audio signal based on the ground GND level. Here, the output has a large positive and negative amplitude. Change. This signal is applied to the switch circuit SW. Even in such a circuit, the switch circuit SW rarely malfunctions with the negative output voltage of the preamplifier 13. It is a switch circuit S
W is composed of a series circuit of a transistor Q1 and a transistor Q2.
Is turned off, so long as this state is maintained, the collector side of the upstream transistor Q1 is in a floating state. In this state, the emitter side of the upstream transistor Q1 receives the output voltage of the preamplifier 13, and when the output voltage is a large negative voltage, the voltage between the base (ground potential) and the emitter of the transistor Q1 becomes 0.7 V or more, and the transistor Q1 is turned on. May be driven to state. Even in such a state, no current is supplied from the collector side of the transistor Q1 because the downstream transistor Q2 is OFF. Therefore, the switch circuit SW is not turned ON as a whole. Of course, the switch circuit SW is OF
When the emitter side of the upstream transistor Q1 receives a large positive voltage in the F state, the transistor Q1
Since there is a reverse bias between the base and the emitter of No. 1, it does not turn on.

【0014】この場合に誤動作の要因となる寄生トラン
ジスタの動作について図3を用いて説明する。図3は、
スイッチ回路SW部分の半導体構造の概要断面図であ
る。図示するように、P−sub(P型サブストレート)
15の表面において隣接してNPNトランジスタQ1と
Q2とが集積され、トランジスタQ1のエミッタがプリア
ンプ13の出力ライン13A側に接続され、トランジス
タQ2のエミッタがグランドGNDに接続されいる。そ
して、トランジスタQ1、Q2のコレクタ同士が配線ライ
ン16により接続され、トランジスタQ1、Q2のベース
がそれぞれトランジスタQ5,Q4の電流源から電流値i
で駆動される。この場合、エミッタ側がプリアンプ13
の出力電圧を受けるトランジスタQ1には、P−sub15
に形成されている点線で示すPNPの寄生トランジスタ
Q7がある。寄生トランジスタQ7は、トランジスタQ1
のベースBをエミッタとし、トランジスタQ1のコレク
タをベースとし、P−sub15の部分をコレクタとする
トランジスタになる。また、トランジスタQ2には、P
−sub15に形成されている点線で示すPNPの寄生ト
ランジスタQ8がある。これは、トランジスタQ2のベー
スBをエミッタとし、トランジスタQ2のコレクタをベ
ースとし、P−sub15の部分をコレクタとするトラン
ジスタになる。
The operation of the parasitic transistor which causes a malfunction in this case will be described with reference to FIG. FIG.
FIG. 3 is a schematic sectional view of a semiconductor structure of a switch circuit SW part. As shown, P-sub (P-type substrate)
The NPN transistors Q1 and Q2 are integrated adjacent to each other on the surface of the transistor 15, the emitter of the transistor Q1 is connected to the output line 13A of the preamplifier 13, and the emitter of the transistor Q2 is connected to the ground GND. The collectors of the transistors Q1 and Q2 are connected to each other via a wiring line 16, and the bases of the transistors Q1 and Q2 are connected to the current source i of the transistors Q5 and Q4, respectively.
Driven by In this case, the emitter side is the preamplifier 13
The transistor Q1 receiving the output voltage of the
There is a PNP parasitic transistor Q7 shown by a dotted line. The parasitic transistor Q7 is connected to the transistor Q1.
The transistor has a base B as an emitter, a collector of the transistor Q1 as a base, and a P-sub 15 portion as a collector. The transistor Q2 has a P
There is a parasitic transistor Q8 of PNP indicated by a dotted line formed in -sub15. This is a transistor having the base B of the transistor Q2 as the emitter, the collector of the transistor Q2 as the base, and the P-sub 15 portion as the collector.

【0015】ここで、プリアンプ13からトランジスタ
Q1のエミッタE側に負の大きな電圧を受けた場合に
は、トランジスタQ1のベースB−エミッタE間が順方
向となるので寄生トランジスタQ7,Q8がONに駆動さ
れる問題が生じる。このとき、寄生トランジスタQ7
は、トランジスタQ2のコレクタC側と接続されてい
て、これがOFF状態にあることから、高い抵抗値でグ
ランドGNDに接続されたフローティングバイアスとな
り、トランジスタQ1のコレクタC−ベースB間が逆バ
イアスとなっているので、寄生トランジスタQ7はOF
F状態が維持され、寄生トランジスタQ7のベース−エ
ミッタ間が逆バイアスされて動作することはない。寄生
トランジスタQ8のベースは、トランジスタQ2のコレク
タC側と接続され、トランジスタQ2がOFF状態とな
っていて、トランジスタQ2のエミッタEあるいはベー
スBがグランドGND電位になっているので、ONする
ことはない。ここで、トランジスタQ1のエミッタE側
に正の大きな電圧を受けた場合にはトランジスタQ1の
ベースB−エミッタE間が逆方向となるのでOFF状態
に維持され、寄生トランジスタQ7,Q8のON動作はな
く、問題は生じない。
Here, when a large negative voltage is applied from the preamplifier 13 to the emitter E side of the transistor Q1, the potential between the base B and the emitter E of the transistor Q1 becomes forward, so that the parasitic transistors Q7 and Q8 are turned on. There is a problem of being driven. At this time, the parasitic transistor Q7
Is connected to the collector C side of the transistor Q2 and is in the OFF state, so that it becomes a floating bias connected to the ground GND with a high resistance value, and becomes a reverse bias between the collector C and the base B of the transistor Q1. The parasitic transistor Q7 is OF
The F state is maintained, and the base transistor and the emitter of the parasitic transistor Q7 do not operate with a reverse bias. The base of the parasitic transistor Q8 is connected to the collector C side of the transistor Q2, and is not turned on because the transistor Q2 is in the OFF state and the emitter E or the base B of the transistor Q2 is at the ground GND potential. . Here, when a large positive voltage is applied to the emitter E side of the transistor Q1, the direction between the base B and the emitter E of the transistor Q1 is reversed, so that the transistor Q1 is maintained in the OFF state, and the ON operation of the parasitic transistors Q7 and Q8 is not performed. No problem.

【0016】以上説明してきたが、実施例では、ミュー
ト動作のためにグランドGND(あるいは基準電位)に
落とすラインとして正負両極性の出力を持つプリアンプ
の出力ラインの例を挙げているが、この発明は、負の極
性においてONし難いミュートスイッチ回路を実現する
ものであって、たとえ、正側の出力信号のラインに接続
されて使用されても、ノイズ等により負に駆動されたと
きにこのミュートスイッチ回路を有するミュート回路が
誤動作しないので、これによりダイナミックレンジをグ
ランドGND側近傍まで拡大できる効果が得られる。し
たがって、この発明は、前記した実施例に限定されない
ことはもちろんである。
As described above, in the embodiment, an example of an output line of a preamplifier having both positive and negative polarities is given as a line to be dropped to the ground GND (or a reference potential) for a mute operation. Realizes a mute switch circuit which is hard to be turned on in a negative polarity. Even if the mute switch circuit is used by being connected to the line of the positive output signal, the mute switch circuit is driven when it is driven negative by noise or the like. Since the mute circuit having the switch circuit does not malfunction, the dynamic range can be extended to the vicinity of the ground GND. Therefore, it is needless to say that the present invention is not limited to the above-described embodiment.

【0017】[0017]

【発明の効果】以上の説明から理解できるように、第1
の発明にあっては、第1の発明では、ミュートスイッチ
回路がNPN型の第1および第2のトランジスタを有し
ていて、第1のトランジスタのエミッタが出力ラインに
接続され、第1および第2のトランジスタのコレクタ同
士が接続され、第2のトランジスタのエミッタが基準電
圧ラインに接続されている。これにより、ミュート動作
していない、ミュートスイッチ回路がOFF状態のとき
において、アンプの出力ラインがたとえ負側に振られて
も下流の第2のトランジスタがOFF状態となっている
ので、エミッタが出力ラインに接続された上流の第1の
トランジスタのコレクタがフローティング状態となって
いるのでこのトランジスタと寄生トランジスタとがON
することはほとんどなくなり、ダイナミックレンジを大
きく採ることができる。また、第2の発明では、さら
に、第1のトランジスタと第2のトランジスタのON/
OFF動作を同時に行わないようにしているので、ミュ
ートスイッチ回路のミュート動作時のON/OFFの過
渡状態におけるアンプの出力ラインからみたインピーダ
ンスが高くなるので、ミュートスイッチ回路のミュート
動作時にながれる過渡電流値が微少となり、これによる
ホップONが発生が抑制される。その結果、ミュート用
のスイッチングトランジスタをIC化した場合にプリア
ンプの出力電圧が大きくなっても負側に振られても誤動
作が発生し難く、ダイナミックレンジを大きく採ること
ができるオーディオ増幅回路を実現することができる。
As can be understood from the above description, the first
In the first invention, in the first invention, the mute switch circuit has first and second transistors of NPN type, and the emitter of the first transistor is connected to the output line, and the first and second transistors are connected to the output line. The collectors of the two transistors are connected to each other, and the emitter of the second transistor is connected to the reference voltage line. Accordingly, when the mute switch circuit is not in the mute operation state and the mute switch circuit is in the OFF state, the emitter of the output transistor is turned off because the second transistor downstream is in the OFF state even if the output line of the amplifier is swung to the negative side. Since the collector of the upstream first transistor connected to the line is in a floating state, this transistor and the parasitic transistor are turned on.
And the dynamic range can be increased. In the second invention, the ON / OFF state of the first transistor and the second transistor is further increased.
Since the OFF operation is not performed at the same time, the impedance seen from the output line of the amplifier in the transient state of ON / OFF at the time of the mute operation of the mute switch circuit becomes high, so the transient current value flowing at the time of the mute operation of the mute switch circuit Is small, thereby suppressing the occurrence of hop-on. As a result, when the switching transistor for mute is formed into an IC, an audio amplifier circuit which does not easily malfunction even when the output voltage of the preamplifier becomes large or swings to the negative side and which can take a large dynamic range is realized. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、この発明のミュート回路を適用した一
実施例のブロック図である。
FIG. 1 is a block diagram of one embodiment to which a mute circuit of the present invention is applied.

【図2】、図2は、ミュートスイッチの動作のタイミン
グ説明図である。
FIG. 2 is a timing diagram illustrating the operation of a mute switch.

【図3】図3は、ミュートスイッチ回路部分の半導体構
造の概要断面図である。
FIG. 3 is a schematic sectional view of a semiconductor structure of a mute switch circuit part.

【図4】図4は、従来のミュート回路の一例を説明する
ブロック図である。
FIG. 4 is a block diagram illustrating an example of a conventional mute circuit.

【符号の説明】[Explanation of symbols]

1,10…オーディオ増幅回路、 2,11…プリアンプIC部、 3,13…プリアンプ、 4…パワーアンプ、5…スピーカ、 6…磁気ヘッド、 7…ミュート信号発生回路、 8…デジタル信号再生回路、 12…D/A変換回路(D/A)、 14…ミュート信号制御回路、 15…P−sub(P型サブストレート), 16…配線ライン、 SW,SW1,SW2…スイッチ回路、 M1,M2…ミュート信号、 Q1〜Q7…トランジスタ。 1, 10: audio amplifier circuit, 2, 11: preamplifier IC section, 3, 13: preamplifier, 4: power amplifier, 5: speaker, 6: magnetic head, 7: mute signal generation circuit, 8: digital signal reproduction circuit, 12: D / A conversion circuit (D / A), 14: Mute signal control circuit, 15: P-sub (P type substrate), 16: Wiring line, SW, SW1, SW2: Switch circuit, M1, M2 ... Mute signal, Q1 to Q7 ... transistors.

フロントページの続き Fターム(参考) 5D020 AA01 AC02 5J092 AA02 AA41 AA51 CA32 CA48 CA49 FA20 FR02 HA08 HA25 HA29 HA32 HA33 HA38 HA39 KA00 KA34 KA62 MA00 MA21 QA02 SA05 TA01 TA06 Continued on the front page F term (reference) 5D020 AA01 AC02 5J092 AA02 AA41 AA51 CA32 CA48 CA49 FA20 FR02 HA08 HA25 HA29 HA32 HA33 HA38 HA39 KA00 KA34 KA62 MA00 MA21 QA02 SA05 TA01 TA06

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】アンプと、このアンプの出力ラインと基準
電圧ラインとの間に挿入されたミュートスイッチ回路と
が集積化された集積回路と、 ミュート信号を発生するミュート信号発生回路とを備
え、 前記ミュートスイッチ回路は、NPN型の第1および第
2のトランジスタを有し、前記第1のトランジスタのエ
ミッタが前記出力ラインに接続され、前記第1および第
2のトランジスタのコレクタ同士が接続され、前記第2
のトランジスタのエミッタが前記基準電圧ラインに接続
され、前記ミュート信号に応じて前記第1および第2の
トランジスタがONになることを特徴とするミュート回
路。
An integrated circuit in which an amplifier, a mute switch circuit inserted between an output line of the amplifier and a reference voltage line are integrated, and a mute signal generation circuit for generating a mute signal, The mute switch circuit has first and second NPN transistors, an emitter of the first transistor is connected to the output line, and collectors of the first and second transistors are connected to each other. The second
Wherein the emitter of the transistor is connected to the reference voltage line, and the first and second transistors are turned on in response to the mute signal.
【請求項2】アンプと、このアンプの出力ラインと基準
電圧ラインとの間に挿入されたミュートスイッチ回路と
が集積化された集積回路と、 ミュート信号を発生するミュート信号発生回路と、 前記ミュート信号を受けて前記ミュートスイッチ回路を
ON/OFFにするミュート制御回路とを備え、 前記ミュートスイッチ回路は、NPN型の第1および第
2のトランジスタを有し、前記第1のトランジスタのエ
ミッタが前記出力ラインに接続され、前記第1および第
2のトランジスタのコレクタ同士が接続され、前記第2
のトランジスタのエミッタが前記基準電圧ラインに接続
され、 前記ミュート信号発生回路は、前記ミュート信号を受け
て前記第2のトランジスタをONした後に前記第1のト
ランジスタをONにし、前記ミュート信号が停止したと
きには前記第2のトランジスタをOFFした後に前記第
1のトランジスタをOFFにする制御信号を前記第1お
よび第2のトランジスタのベースに加えることを特徴と
するミュート回路。
2. An integrated circuit in which an amplifier, a mute switch circuit inserted between an output line of the amplifier and a reference voltage line are integrated, a mute signal generating circuit for generating a mute signal, and the mute A mute control circuit for turning on / off the mute switch circuit in response to a signal, wherein the mute switch circuit has first and second NPN-type transistors, and the emitter of the first transistor is an emitter. Connected to the output line, the collectors of the first and second transistors are connected to each other, and the second
The mute signal generation circuit receives the mute signal, turns on the second transistor, turns on the first transistor, and stops the mute signal. A mute circuit, wherein a control signal for turning off the first transistor after turning off the second transistor is applied to the bases of the first and second transistors.
【請求項3】前記基準ラインはグランドラインであり、
前記アンプはプリアンプであり、前記出力ラインにはコ
ンデンサが直列に挿入され、このコンデンサの後に前記
第1のトランジスタのエミッタが接続されている請求項
2記載のミュート回路。
3. The reference line is a ground line,
3. The mute circuit according to claim 2, wherein the amplifier is a preamplifier, and a capacitor is inserted in series with the output line, and an emitter of the first transistor is connected after the capacitor.
【請求項4】アンプと、このアンプの出力ラインと基準
電圧ラインとの間に挿入されたミュートスイッチ回路と
が集積化された集積回路と、 ミュート信号を発生するミュート信号発生回路とを備
え、 前記ミュートスイッチ回路は、NPN型の第1および第
2のトランジスタを有し、前記第1のトランジスタのエ
ミッタが前記出力ラインに接続され、前記第1および第
2のトランジスタのコレクタ同士が接続され、前記第2
のトランジスタのエミッタが前記基準電圧ラインに接続
されていることを特徴とするオーディオ増幅回路。
4. An integrated circuit in which an amplifier, a mute switch circuit inserted between an output line of the amplifier and a reference voltage line are integrated, and a mute signal generation circuit for generating a mute signal, The mute switch circuit has first and second NPN transistors, an emitter of the first transistor is connected to the output line, and collectors of the first and second transistors are connected to each other. The second
Wherein the emitter of the transistor is connected to the reference voltage line.
【請求項5】アンプと、このアンプの出力ラインと基準
電圧ラインとの間に挿入されたミュートスイッチ回路と
が集積化された集積回路と、 ミュート信号を発生するミュート信号発生回路と、 前記ミュート信号を受けて前記ミュートスイッチ回路を
ON/OFFにするミュート制御回路とを備え、 前記ミュートスイッチ回路は、NPN型の第1および第
2のトランジスタを有し、前記第1のトランジスタのエ
ミッタが前記出力ラインに接続され、前記第1および第
2のトランジスタのコレクタ同士が接続され、前記第2
のトランジスタのエミッタが前記基準電圧ラインに接続
されていて、 前記ミュート信号発生回路は、前記ミュート信号を受け
て前記第2のトランジスタをONした後に前記第1のト
ランジスタをONにし、前記ミュート信号が停止したと
きには前記第2のトランジスタをOFFした後に前記第
1のトランジスタをOFFにする制御信号を前記第1お
よび第2のトランジスタのベースに加えることを特徴と
するオーディオ増幅回路。
5. An integrated circuit in which an amplifier, a mute switch circuit inserted between an output line of the amplifier and a reference voltage line are integrated, a mute signal generation circuit for generating a mute signal, and the mute A mute control circuit for turning on / off the mute switch circuit in response to a signal, wherein the mute switch circuit has first and second NPN-type transistors, and the emitter of the first transistor is an emitter. Connected to the output line, the collectors of the first and second transistors are connected to each other, and the second
The emitter of the transistor is connected to the reference voltage line, and the mute signal generation circuit receives the mute signal, turns on the second transistor, turns on the first transistor, and turns on the mute signal. An audio amplifier circuit, wherein when stopped, a control signal for turning off the first transistor after turning off the second transistor is applied to the bases of the first and second transistors.
【請求項6】前記基準ラインは、グランドラインであ
り、前記アンプはプリアンプであり、前記出力ラインに
はコンデンサが挿入され、このコンデンサの後に前記第
1のトランジスタのエミッタが接続されている請求項5
記載のオーディオ増幅回路。
6. The reference line is a ground line, the amplifier is a preamplifier, a capacitor is inserted in the output line, and an emitter of the first transistor is connected after the capacitor. 5
An audio amplifier circuit as described.
【請求項7】アンプと、このアンプの出力ラインと基準
電圧ラインとの間に挿入されたミュートスイッチ回路
と、 ミュート信号を発生するミュート信号発生回路と、 前記ミュート信号を受けて前記ミュートスイッチ回路を
ON/OFFにするミュート制御回路とを備え、 前記ミュートスイッチ回路は、前記出力ラインと基準ラ
インとの間に出力側が直列に第1のトランジスタを上流
側とし第2のトランジスタを下流側として順次接続され
た第1および第2のトランジスタを有するものであり、 前記ミュート信号発生回路は、前記ミュート信号を受け
て前記第2のトランジスタをONした後に前記第1のト
ランジスタをONにし、前記ミュート信号が停止したと
きには前記第2のトランジスタをOFFした後に前記第
1のトランジスタをOFFにする制御信号を前記第1お
よび第2のトランジスタのベースに加えることを特徴と
するミュート回路。
7. An amplifier, a mute switch circuit inserted between an output line of the amplifier and a reference voltage line, a mute signal generation circuit for generating a mute signal, and the mute switch circuit receiving the mute signal And a mute control circuit for turning on / off the mute switch circuit, wherein the mute switch circuit sequentially includes an output side in series between the output line and the reference line, with a first transistor being an upstream side and a second transistor being a downstream side. A first transistor and a second transistor connected to the first transistor, wherein the mute signal generation circuit receives the mute signal, turns on the second transistor, turns on the first transistor, and turns on the mute signal. Is stopped, the first transistor is turned off after the second transistor is turned off. A mute circuit, wherein a control signal for setting to F is applied to bases of the first and second transistors.
【請求項8】アンプと、このアンプの出力ラインと基準
電圧ラインとの間に挿入されたミュートスイッチ回路
と、 ミュート信号を発生するミュート信号発生回路と、 前記ミュート信号を受けて前記ミュートスイッチ回路を
ON/OFFにするミュート制御回路とを備え、 前記ミュートスイッチ回路は、前記出力ラインと基準ラ
インとの間に出力側が直列に第1のトランジスタを上流
側とし第2のトランジスタを下流側として順次接続され
た第1および第2のトランジスタを有するものであり、 前記ミュート信号発生回路は、前記ミュート信号を受け
て前記第2のトランジスタをONした後に前記第1のト
ランジスタをONにし、前記ミュート信号が停止したと
きには前記第2のトランジスタをOFFした後に前記第
1のトランジスタをOFFにする制御信号を前記第1お
よび第2のトランジスタのベースに加えることを特徴と
するオーディオ増幅回路。
8. An amplifier, a mute switch circuit inserted between an output line of the amplifier and a reference voltage line, a mute signal generation circuit for generating a mute signal, and the mute switch circuit receiving the mute signal And a mute control circuit for turning on / off the mute switch circuit, wherein the mute switch circuit sequentially includes an output side in series between the output line and the reference line, with a first transistor being an upstream side and a second transistor being a downstream side. A first transistor and a second transistor connected to the first transistor, wherein the mute signal generation circuit receives the mute signal, turns on the second transistor, turns on the first transistor, and turns on the mute signal. Is stopped, the first transistor is turned off after the second transistor is turned off. An audio amplifier circuit, wherein a control signal for setting to F is applied to the bases of the first and second transistors.
JP2000051634A 2000-02-28 2000-02-28 Mute circuit and audio amplifier circuit Expired - Fee Related JP3814118B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000051634A JP3814118B2 (en) 2000-02-28 2000-02-28 Mute circuit and audio amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000051634A JP3814118B2 (en) 2000-02-28 2000-02-28 Mute circuit and audio amplifier circuit

Publications (2)

Publication Number Publication Date
JP2001244749A true JP2001244749A (en) 2001-09-07
JP3814118B2 JP3814118B2 (en) 2006-08-23

Family

ID=18573262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000051634A Expired - Fee Related JP3814118B2 (en) 2000-02-28 2000-02-28 Mute circuit and audio amplifier circuit

Country Status (1)

Country Link
JP (1) JP3814118B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006238285A (en) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd Muting circuit
US7142048B2 (en) 2001-09-26 2006-11-28 Kabushiki Kaisha Toshiba Pop sound reduction circuit and voice output amplification device
JP2007019948A (en) * 2005-07-08 2007-01-25 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit provided with muting circuit
US7522159B2 (en) 2002-11-08 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display appliance
WO2012003113A3 (en) * 2010-07-01 2012-02-23 Conexant Systems, Inc., A Delaware Corporation Grounding switch method and apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7142048B2 (en) 2001-09-26 2006-11-28 Kabushiki Kaisha Toshiba Pop sound reduction circuit and voice output amplification device
US7522159B2 (en) 2002-11-08 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display appliance
JP2006238285A (en) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd Muting circuit
JP4622582B2 (en) * 2005-02-28 2011-02-02 パナソニック株式会社 Muting circuit
JP2007019948A (en) * 2005-07-08 2007-01-25 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit provided with muting circuit
US7940940B2 (en) 2005-07-08 2011-05-10 Panasonic Corporation Muting circuit and semiconductor integrated circuit
WO2012003113A3 (en) * 2010-07-01 2012-02-23 Conexant Systems, Inc., A Delaware Corporation Grounding switch method and apparatus
US8526635B2 (en) 2010-07-01 2013-09-03 Conexant Systems, Inc. Grounding switch method and apparatus
US9515646B2 (en) 2010-07-01 2016-12-06 Conexant Systems, Inc. Grounding switch method and apparatus

Also Published As

Publication number Publication date
JP3814118B2 (en) 2006-08-23

Similar Documents

Publication Publication Date Title
JP2749729B2 (en) Magnetic recording / reproducing circuit
CN101010873A (en) Audio signal amplifying circuit and electronic device using the same
JP3814118B2 (en) Mute circuit and audio amplifier circuit
US5300892A (en) Audio signal amplifier circuit
KR100421077B1 (en) Audio Signal Amplifier
JP3163408B2 (en) Audio signal power amplifier circuit and audio device using the same
JPH06243585A (en) Digital noise removal circuit for cd rom system
US3995315A (en) Audio circuit with noise muting feature
JP2923830B2 (en) Recording and playback device
JPH0645838A (en) Light receiving amplifier
JP3223048B2 (en) Audio signal power amplifier circuit and audio device using the same
JP3512654B2 (en) Amplifier driving piezoelectric speaker
JP2009141697A (en) Class d amplifier
JPH08222976A (en) Audio signal amplifier
US5367412A (en) Recording/reproducing circuit and recording/reproducing apparatus having the same circuit
JP2003258559A (en) Mute circuit for preventing pop noise and speaker drive circuit
JPH0447362B2 (en)
JP2793071B2 (en) Pop noise prevention circuit
JP2000174560A (en) Audio signal power amplifier circuit and audio device using the circuit
JP2583916B2 (en) Recording / playback circuit
JPS6221162B2 (en)
JP3152377B2 (en) Audio signal power amplifier circuit and audio device using the same
JP2001053551A (en) Amplifier circuit
JPS6042644B2 (en) power amplifier
JPH0810975Y2 (en) Low frequency amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060127

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060428

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees